DE4015067C2 - Transistor mit permeabler Basis - Google Patents

Transistor mit permeabler Basis

Info

Publication number
DE4015067C2
DE4015067C2 DE4015067A DE4015067A DE4015067C2 DE 4015067 C2 DE4015067 C2 DE 4015067C2 DE 4015067 A DE4015067 A DE 4015067A DE 4015067 A DE4015067 A DE 4015067A DE 4015067 C2 DE4015067 C2 DE 4015067C2
Authority
DE
Germany
Prior art keywords
gate
semi
transistor according
buried
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4015067A
Other languages
English (en)
Other versions
DE4015067A1 (de
Inventor
Minoru Noda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4015067A1 publication Critical patent/DE4015067A1/de
Application granted granted Critical
Publication of DE4015067C2 publication Critical patent/DE4015067C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66454—Static induction transistors [SIT], e.g. permeable base transistors [PBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung bezieht sich auf einen Transistor mit permeabler Basis (nachfol­ gend als PBT bezeichnet (permeable base transistor)) gemäß dem Oberbegriff des Patentanspruchs 1.
Die Fig. 2(a) zeigt einen Querschnitt durch einen herkömmlichen Begrabungs­ typ PBT. In Fig. 2(a) ist mit dem Bezugszeichen 3 eine n⁺-Source-(Emitter)-Halb­ leiterschicht bezeichnet. Für diese Sourceschicht 3 werden ein n⁺-Substrat oder eine epitaktisch gewachsene Schicht verwendet. Auf der n⁺-Source-Halbleiter­ schicht 3 liegt eine Kanalschicht 1, die epitaktisch aufgewachsen ist. Auf der Kanalschicht 1 befindet sich ferner eine n⁺-Drain-(Kollektor)-Halbleiter­ schicht 4. Im Zentralbereich der Kanalschicht 1 befinden sich Gase-(Basis) Strukturen 2 mit einem gitterartigen Schottky-Metalldünnfilm. Gate-Verar­ mungsschichten sind während des Transistorbetriebs in einem Bereich in der Nachbarschaft der Gates 2 verbreitert.
Die Fig. 2(b) und 2(c) zeigen jeweils eine Querschnittsansicht eines gattungsgemäßen und durch Abtragung erhaltenen PBTs vom Seitenwand-Typ sowie einen durch Abtragung erhaltenen PBT vom Kanten-Typ. Bei dem durch Abtragung erhaltenen PBT vom Seitenwand-Typ gemäß Fig. 2(b) werden Furchen erzeugt, die von der Oberfläche der Drainschicht 4 bis herab zum Zentralteil der Kanal­ schicht 1 reichen. Innerhalb der Furchen werden dann die Gates 2 gebildet. Bei dem durch Abtragung gebildeten PBT vom Kanten-Typ gemäß Fig. 2(c) liegen die Gates 2 ebenfalls in derartigen Furchen, wobei die Kantenbereiche der Gates 2 so bearbeitet sind, daß die Gates selbst einen trapezförmigen Querschnitt auf­ weisen. Transistoren der beiden zuletzt genannten Typen sind bereits aus IEEE Trans. o. El. Dev., Vol. ED-34, No.10, Oct. 1987, pp. 2153-2155 bekannt.
Obwohl sich die Querschnittsstrukturen der oben beschriebenen PBTs vonein­ ander unterscheiden, wird in allen PBTs der Basisbereich durch Dünnfilm- Schottky-Metallgittergates gebildet sowie durch einen stromdurchlässigen Ka­ nalbereich, so daß der Betriebsstrom (Kanalstrom) in Vertikalrichtung fließt, also in Substratdickenrichtung.
Der Hauptbetrieb wird nachfolgend beschrieben. Wird ein Eingangssteuersignal an das Schottky-Metallgate angelegt das als Basis arbeitet, so wird die Gate- Verarmungsschicht moduliert. Demzufolge wird auch der Gatestrom am Kanal moduliert.
Diese herkömmlichen PBTs weisen folgende Betriebseigenschaften auf:
  • 1) Da der Basisbereich durch eine longitudinale Struktur gebildet ist, in der der Kanalstrom in Substratdickenrichtung fließt, entspricht die Dicke des Gatemetalls der Gatelänge, so daß sich ganz kurze Gatelängen von etwa 0,1 µm in einfacher Weise realisieren lassen. Eine Einrichtung mit einer derartigen longitudinalen Struktur weist ein Ultrahoch-Frequenzverhalten auf.
  • 2) Da die aktive Schicht zwischen der Drainschicht und der Sourceschicht durch epitaktisches Aufwachsen gebildet worden ist, kann die Filmdicke dünn sein und etwa 0,2 bis 0,5 µm betragen. In Verbundhalbleitern mit kleiner effek­ tiver Masse, beispielsweise in GaAs, entsteht in einer solchen dünnen aktiven Schicht eine ballistische, elektronische Leitung (ballistic electronic conducti­ on), wodurch es möglich wird, die Gate-Ausbreitungsverzögerung bzw. Gate- Übertragungsverzögerung zu reduzieren. Hierdurch läßt sich ein Betrieb mit ul­ trahoher Geschwindigkeit realisieren.
  • 3) Da das Eingangssteuersignal über das Gatemetall an die Gateverar­ mungsschicht-Kapazität gelangt, ist der Verlust aufgrund parasitärer Wider­ stände im Vergleich zu bipolaren Transistoren klein, bei denen das Eingangs­ steuersignal über die Basis-Halbleiterschicht angelegt wird.
  • 4) Bei einer Struktur, bei der ein n⁺-Substrat für die n⁺-Sourceschicht verwendet wird, läßt sich die Erdung eines ganz kleinen Anteils an Induktivität realisieren, wodurch ein Transistor erhalten wird, der sowohl im Hochfre­ quenz- als auch im Hochleistungsbereich arbeiten kann.
Da bei der herkömmlichen PBT-Struktur vom Longitudinal-Typ die Gateelek­ trode 2 im Zentralbereich der Kanalschicht 1 liegt, die eine epitaktisch aufge­ wachsene Schicht ist, wie in Fig. 2(a) gezeigt, wird eine verschlechterte Qualität des Halbleiterkristalls im oberen Halbbereich der Kanalschicht 1 erhalten, was zu Schwierigkeiten bei der Verbesserung der Durchschlagspannung führt. Bei den PBT-Strukturen nach den Fig. 2(b) und 2(c) stellt die Verschlechterung der Kristallinität kein so großes Problem dar, da keine Halbleiterschicht auf der Gateelektrode 2 existiert. Allerdings tritt hier das Problem auf, daß die Tren­ nung zwischen Gateelektrode 2 und Drainelektrode 4 nur schwer zu bewerkstel­ ligen ist.
Der Erfindung liegt die Aufgabe zugrunde, einen Transistor mit permeabler bzw. durchlässiger Basis zu schaffen, bei dem keine Verschlechterung der Quali­ tät des Halbleiterkristalls in der Nachbarschaft der Gate-(Basis-)Elektrode auf­ tritt. Ferner soll durch die Erfindung eine Transistorstruktur geschaffen wer­ den, die sich mit guter Beherrschbarkelt und hoher Reproduzierbarkeit herstel­ len läßt.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentan­ spruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Un­ teransprüchen zu entnehmen.
Ein Transistor nach der Erfindung mit permeabler bzw. durchlässiger Basis enthält eine n⁺-Sourceschicht und eine n⁺-Drainschicht, die in einer halbiso­ lierenden bzw. Halbleiterschicht in einer Richtung senkrecht zur Dickenrichtung dieser Halbleiterschicht einander gegenüberliegend angeordnet sind. Eine git­ ter- bzw. kammartige Gateelektrodenanordnung liegt zwischen der n⁺-Source­ schicht und der n⁺-Drainschicht, so daß ein Betriebsstrom (Kanalstrom) in Querrichtung fließen kann, also in einer Richtung senkrecht zur Substrat­ dickenrichtung. Eine Kanalschicht kann daher anders als bei der herkömmli­ chen PBT-Struktur vom Longitudinal-Typ und nicht durch Aufwachsen einer Epitaxieschicht auf der Gateelektrode hergestellt werden, so daß keine Ver­ schlechterung der Kristallinität einer epitaktisch aufgewachsenen Kanal­ schicht in der Nachbarschaft der Gateelektrode mehr befürchtet zu werden braucht.
Da die Drainschicht und die Gateelektrode in Horizontalrichtung mit vorbe­ stimmtem Abstand zwischen ihnen angeordnet sind, besteht ferner keine Not­ wendigkeit mehr, die Gateelektrode und die Drainelektrode in Vertikalrichtung voneinander zu trennen. Das Problem, daß die Trennung zwischen Gateelektro­ de und Drainelektrode nicht vollständig durchgeführt werden kann, tritt somit nicht mehr auf. Dies führt zu einer Verbesserung des Transistorverhaltens und zu einer Erhöhung der Herstellungsrate.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher be­ schrieben. Es zeigen:
Fig. 1(a) bis 1(c) eine Draufsicht und Querschnittsansichten eines PBTs in Über­ einstimmung mit einem ersten Ausführungsbeispiel der Erfindung,
Fig. 2(a) bis 2(c) Querschnittsansichten von herkömmlichen PBT-Strukturen,
Fig. 3(a) bis 3(i) Querschnittsansichten und eine Draufsicht von Strukturen in verschiedenen Herstellungsschritten zur Erzeugung eines PBTs nach Fig. 1, und
Fig. 4 eine Draufsicht auf einen PBT in Übereinstimmung mit einem zweiten Ausführungsbeispiel der Erfindung.
Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen beschrieben.
Die Fig. 1 zeigt einen PBT in Übereinstimmung mit einem ersten Ausführungsbeispiel der Erfindung. Dabei stellt die Fig. 1(a) eine ebene Musterstruktur des PBTs dar, während die Fig. 1(b) einen Querschnitt entlang der Linie Ib-Ib′ darstellt, die pa­ rallel zur Kanalrichtung von Fig. 1(a) verläuft. Die Fig. 1(c) zeigt dagegen einen Querschnitt entlang der Linie Ic-Ic′, die senkrecht zur Kanalrichtung von Fig. 1(a) liegt. In Fig. 1 kennzeichnet das Bezugszeichen 100 eine Halb­ leiterschicht bzw. ein halbisolierendes GaAs-Substrat mit einer Dotierungskonzentration, die höchstens bei 1014 bis 1016 cm-3 liegt. Innerhalb des Substrats 100 befinden sich einander gegenüber­ liegend ein n⁺-Sourcebereich 3 und ein n⁺-Drainbereich 4. Eine begrabene Ga­ te-(Basis-)Elektrode 2 mit einem finger- bzw. kammartigen Aufbau, die Metall oder eine Halbleiterschicht mit niedrigem Widerstand enthält, liegt in einem Gebiet zwischen dem n⁺-Sourcebereich 3 und dem n⁺-Drainbereich 4. Ferner befinden sich eine Sourceelektrode 5 auf dem n⁺-Sourcebereich 3 und eine Drainelektrode 6 auf dem n⁺-Drainbereich 4. Eine Gateabgriffelektrode 7 ist auf dem Substrat 100 angeordnet und mit der begrabe­ nen Gateelektrode 2 verbunden. In Bereichen zwischen benachbart begrabenen Gateelektroden 2 befinden sich Abstandsstücke 8, so daß die Elektrode 7 nicht in Kontakt mit dem Substrat 100 kommt. Diese Abstandsstücke 8 sind aller­ dings nicht unbedlngt erforderlich.
Die begrabenen Gateelektroden 2 sind so angeordnet, daß sie in Longitudinal­ richtung von Source- und Drainbereich über eine Länge von mehreren 100 µm zu liegen kommen, wobei zwischen benachbarten Elektroden Intervalle von et­ wa 0,1 bis 10 µm vorhanden sind. Die Gatelänge ist kleiner als 0,5 µm (5000 Å). Die Tiefe der n⁺-Sourceschicht 3 und die der n⁺-Drainschicht 4 liegt jeweils oberhalb von mehreren µm, so daß der Treiberstrom äquivalent zu demjenigen bei der herkömmlichen longitudinalen PBT-Struktur ist.
Bei der PBT-Struktur nach diesem Ausführungsbeispiel, die sich im Hauptbe­ trieb nicht von der herkömmlichen PBT-Struktur unterscheidet, fließt der Ka­ nalstrom zwischen der n⁺-Sourceschicht 3 und der n⁺-Drainschicht 4 In einer Richtung vertikal zur Substratdickenrichtung.
Ein Verfahren zur Herstellung des PBTs nach diesem Ausführungsbeispiel wird nachfolgend unter Bezugnahme auf die Fig. 3 im einzelnen beschrieben.
Entsprechend der Fig. 3(a) wird zunächst ein erster Isolationsfilm 10 auf der ge­ samten Oberfläche eines halbisolierenden GaAs-Substrats 100 erzeugt und mit Hilfe eines ersten Photoresistfilms 9 strukturiert, um ein Isolationsmuster zu erhalten, das zur Erzeugung der n⁺-Source- und -Drainschichten dient. Die Breite des Isolationsmuster ist so eingestellt, daß das Intervall zwischen der n⁺-Sour­ ceschicht 3 und der n⁺-Drainschicht 4 etwa unterhalb 0,5 µm liegt.
Wie die Fig. 3(b) zeigt, wird als nächstes das GaAs-Substrat 100 selektiv wegge­ ätzt, und zwar bis herauf zu mehreren µm, wobei das Isolationsmuster als Maske verwendet wird. Anschließend wachsen gemäß Fig. 3(c) die n⁺- Sourceschicht 3 und die n⁺-Drainschicht 4 epitaktisch auf, und zwar in den ge­ ätzten Gebieten 1a.
Sodann wird gemäß Fig. 3(d) ein zweiter Isolationsfilm 12, der sich vom Isolati­ onsfilm 10 unterscheidet, auf der gesamten Oberfläche hergestellt. Im Anschluß daran wird der Isolationsfilm 10 und mit ihm derjenige Teil des Isolations­ films 12 entfernt, der auf dem Isolationsfilm 10 liegt. Es verbleibt dann nur noch der zweite Isolationsfilm 12 selektiv und selbstausrichtend auf der n⁺-Epitaxie­ schicht 3 und der n⁺-Epitaxieschicht 4.
In Übereinstimmung mit der Fig. 3(e) wird im nächsten Schritt auf der gesam­ ten Oberfläche ein dritter Isolationsfilm 20 gebildet, der von derselben Art wie der Isolationsfilm 10 ist. Danach wird gemäß Fig. 3(f) der Isolationsfilm 20 zurückgeätzt, um Seitenwände 20a zu erhalten, die an den Seitenwänden der Isolationsfilme 12 liegen, welche sich auf den epitaktischen Schichten 3 und 4 befinden. Ferner werden dabei freiliegende GaAs-Oberflächenbereiche 1b in selbstausrichtender Weise zwischen den Seltenwänden 20a erzeugt, wobei diese Bereiche 1b eine Breite unterhalb von 0,5 µm aufweisen (typischerweise unter­ halb von 0,1 µm). Im weiteren wird ein zweiter Photoresistfilm 13 auf der ge­ samten Oberfläche hergestellt. Er wird so strukturiert, daß eine Öffnung 13a er­ halten wird, deren Breite größer ist als diejenige der freiliegenden Oberflächen­ bereiche 1b. Dieses Photoresistmuster 13 enthält Musterbereiche 13b zur Her­ stellung von Abstandsstücken 8, wie in Fig. 3(i) gezeigt ist.
Im nachfolgenden Schritt gemäß Fig. 3(g) werden die freiliegenden GaAs-Berei­ che 1b, die Bereiche zum Begraben von Gateelektrodenmaterial sind, bis herauf zu mehreren µm Tiefe weggeätzt, um Schächte 1c zu erzeugen. Diese Schächte 1c werden selektiv mit Gatemetall gefüllt, und zwar durch epitaktisches Aufwach­ sen, Sputtern oder durch Niederschlag im Vakuum. Sodann wird ein Gateab­ griffelektrodenmetall 7 aufgebracht, und zwar durch Sputtern oder Nieder­ schlag im Vakuum, wobei der Photoresistfilm 13 als Maske verwendet wird. Zu­ letzt werden gemäß Fig. 3(h) der zweite Isolationsfilm 12 und die Seitenwände 20a entfernt, um anschließend eine Sourceelektrode 5 und eine Drainelektrode 6 in selbstausrichtender Weise mit Hilfe eines Aufdampfverfahrens zu erzeu­ gen.
Der PBT nach dem vorliegenden Ausführungsbeispiel unterscheidet sich im we­ sentlichen vom herkömmlichen PBT darin, daß der Sourcebereich 3, der Drainbereich 4 und die begrabenen Gateelektroden 2 so angeordnet sind, daß der Kanalstrom in einer Richtung vertikal zur Substratdickenrichtung fließt. Aufgrund der gewählten Anordnung lassen sich die begrabenen Gateelektroden 2 in den Schächten 1c des Substrats 100 herstellen. Darüber hinaus wird eine Kanalschicht nicht durch eine epitaktische Schicht auf der begrabenen Gatee­ lektrode, sondern durch ein großes, halbisolierendes Kristallsubstrat erhalten. Es besteht daher keine Notwendigkeit, auf einem Gate eine epitaktisch aufge­ wachsene Kanalschicht zu erzeugen, so daß eine Verschlechterung der Kristalli­ nität in der Nachbarschaft des Gates und somit eine Verschlechterung der Ei­ genschaften infolge des epitaktischen Aufwachsens nicht mehr auftreten kann. Dies führt zu einer höheren Betriebszuverlässigkeit des PBTs, der eine höhere Durchschlagspannung und eine verbesserte Fähigkeit aufweist, ein ballisti­ sches Leitungsverhalten zu zeigen.
Da die Drainschicht und die Gateelektrode in Horizontalrichtung angeordnet sind, und zwar mit einem vorbestimmten Abstand zwischen ihnen, läßt sich auch eine fehlerhafte Separierung zwischen Gateelektrode und Drainelektrode vermeiden, so daß sich der Prozeß zur Herstellung des PBTs in besserer Weise steuern läßt.
Da ferner dieser PBT eine Struktur vom Quertyp aufweist, kann sein Herstellungsprozeß gemeinsam mit demjenigen zur Herstellung ei­ nes FETs ablaufen. Das bedeutet, daß sich mit guter Ausbeute ein IC herstellen läßt, auf welchem sowohl PBTs als auch FETs vorhanden sind.
Beim zuvor beschriebenen Ausführungsbeispiel wird die Gateabgriffelektrode nach Einbringung des begrabenen Gatemetalls hergestellt. Es ist aber auch möglich, die Gateabgriffelektrode und das begrabene Gatemetall zur selben Zelt durch einen epitaktischen Aufwachsvorgang zu bilden. Andererseits ist das Substrat zur Bildung eines Transistors nicht auf GaAs beschränkt. Auch andere Verbindungen der Gruppen III-V lassen sich wählen, z. B. InP oder InGaAs mit hoher Beweglichkeit, oder aber auch Si. Anstelle des oben beschriebenen Sub­ strats kann als Halbleiterschicht zur Bildung eines Transistors auch eine epit­ aktisch aufgewachsene Schicht heranbewegen werden, die eine Dotierungskon­ zentration unterhalb von 1014 cm-3 aufweist. Diese Schicht wird auf dem Sub­ strat gebildet.
Das in der Ebene angeordnete Muster aus Source/Drainschichten und Gateelek­ trode ist nicht auf das in Fig. 1(a) gezeigte Muster beschränkt. Es kann auch ein Muster in Übereinstimmung mit Fig. 4 gewählt werden. In der Fig. 4 ist mit dem Bezugszeichen 3 ein schleifenartiger n⁺-Sourcebereich bezeichnet, der in einem Halbleitersubstrat 100 gebildet ist. Begrabene Gateelektroden 2 sind entlang der inneren Linie des n⁺-Sourcebereichs 3 angeordnet. Ein rund ausgebildeter n⁺-Drainbereich 4 befindet sich in einem Gebiet, das von den be­ grabenen Gateelektroden 2 eingeschlossen wird. Mit den Bezugszeichen 5 und 6 sind jeweils eine Sourceelektrode und eine Drainelektrode bezeichnet. Bei die­ sem zweiten Ausführungsbeispiel werden dieselben Effekte erzielt wie bei dem bereits zuvor beschriebenen ersten Ausführungsbeispiel.

Claims (11)

1. Transistor mit permeabler Basis, bei dem zwischen einem Sourcebereich (3) und einem Drainbereich (4) halbisolierendes Material vorhanden ist und zwischen dem Sourcebereich (3) und dem Drainbereich (4) eine Gateelektro­ denanordnung (2) mit stromdurchlässiger Apertur liegt, durch die ein Kanal­ strom hindurchfließt, dadurch gekennzeichnet, daß sich Sourcebereich (3) und Drainbereich (4) in einer Halbleiterschicht (100) gegenüberliegen und der Sourcebereich (3), der Drainbereich (4) und die Gäteelektrodenanordnung (2) so zueinander positioniert sind, daß der Kanalstrom in Richtung senk­ recht zur Dickenrichtung der Halbleiterschicht (100) fließt.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (100) ein halbisolierendes Kristallsubstrat (Festkörpersubstrat) ist, in welchem sich eine Mehrzahl von wahlweise und tief hineingeätzten Schächten (1c) befindet, und daß die Gateelektrodenanordnung (2) durch Metall oder durch Halbleitermaterial mit niedrigem Widerstand gebil­ det ist, welches in den Schächten (1c) begraben ist.
3. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß die Gateelek­ trodenanordnung (2) durch eine Mehrzahl von im halbisolierenden Kristall­ substrat (100) begrabenen Gateelektroden gebildet ist, die entlang einer gera­ den Linie angeordnet sind und zwischen sich vorbestimmte Abstände aufwei­ sen, und daß der Source- und Drainbereich hochkonzentrierte Bereiche mit ebener, rechteckförmiger Konfiguration sind, die an beiden Seiten der Gatee­ lektrodenanordnung jeweils entlang einer geraden Linie zu liegen kommen.
4. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß die Gateelek­ trodenanordnung (2) durch eine Mehrzahl von im halbisolierenden Kristallsubstrat (100) begrabenen Gateelektroden gebildet ist, die in Form einer Schleife angeordnet sind und zwischen sich vorbestimmte Abstände auf­ weisen, der Drain- oder Sourcebereich ein runder Bereich mit hoher Konzentra­ tion ist, der von den begrabenen Gateelektroden umgeben wird, und der Source- oder Drainbereich ein schleifenartiger Bereich hoher Konzentration ist, der re­ lativ zu den begrabenen Gateelektroden außen liegt und diese umgibt.
5. Transistor nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß sich die Gatee­ lektrodenanordnung (2), die durch eine Mehrzahl begrabener Gateelektroden gebildet ist, über eine Länge von mehreren 100 µm erstreckt, der vorbestimmte Abstand zwischen benachbarten Elektroden etwa 0,1 bis 10 µm beträgt und die Gatelänge kleiner als 0,5 µm ist.
6. Transistor nach Anspruch 3, 4 oder 5, dadurch gekennzeichnet, daß eine Gatezu­ griffselektrode (7), die mit den mehreren begrabenen Gateelektroden verbunden ist, auf dem halbisolierenden Kristallsubstrat (100) gebildet ist.
7. Transistor nach Anspruch 6, dadurch gekennzeichnet, daß Abstands­ stücke (8) auf Teilen des Kristallsubstrats (100) zwischen den begrabenen Gateelektro­ den vorhanden sind, so daß die Gatezugriffselektrode (7) nicht mit dem Kristallsub­ strat (100) in Kontakt kommt.
8 Transistor nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Gatezu­ griffselektrode (7) und die begrabenen Gateelektrode zur selben Zeit durch epitak­ tisches Aufwachsen gebildet sind.
9. Transistor nach Anspruch 2 oder einem der folgenden, dadurch gekennzeichnet, daß das halbiso­ lierende Kristallsubstrat (100) ein halbisolierendes GaAs-Substrat ist.
10. Transistor nach Anspruch 2 oder einem der folgenden, dadurch gekennzeichnet, daß das halbiso­ lierende Kristallsubstrat (100) III-V Verbindungen und/oder Si aufweist.
11. Transistor nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß die Halbleiterschicht (100) eine epitaktische Schicht mit einer Dotierungskonzen­ tration unterhalb von 1014 cm-3 ist, die auf einem halbisolierenden GaAs-Substrat liegt.
DE4015067A 1989-05-10 1990-05-10 Transistor mit permeabler Basis Expired - Fee Related DE4015067C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1117694A JPH02296372A (ja) 1989-05-10 1989-05-10 透過ベーストランジスタ

Publications (2)

Publication Number Publication Date
DE4015067A1 DE4015067A1 (de) 1990-11-22
DE4015067C2 true DE4015067C2 (de) 1994-06-09

Family

ID=14717988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4015067A Expired - Fee Related DE4015067C2 (de) 1989-05-10 1990-05-10 Transistor mit permeabler Basis

Country Status (4)

Country Link
US (1) US5057883A (de)
JP (1) JPH02296372A (de)
DE (1) DE4015067C2 (de)
FR (1) FR2646963B1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223342A (ja) * 1990-12-26 1992-08-13 Mitsubishi Electric Corp 半導体装置のゲート電極とその製造方法
JPH0575139A (ja) * 1991-09-12 1993-03-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE4311388B4 (de) * 1993-04-07 2005-07-28 Forschungszentrum Jülich GmbH Schichtsystem mit elektrisch aktivierbarer Schicht
JP2713205B2 (ja) * 1995-02-21 1998-02-16 日本電気株式会社 半導体装置
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
US7566478B2 (en) 2001-07-25 2009-07-28 Nantero, Inc. Methods of making carbon nanotube films, layers, fabrics, ribbons, elements and articles
US6835591B2 (en) 2001-07-25 2004-12-28 Nantero, Inc. Methods of nanotube films and articles
US6574130B2 (en) 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory
US6911682B2 (en) 2001-12-28 2005-06-28 Nantero, Inc. Electromechanical three-trace junction devices
US7259410B2 (en) 2001-07-25 2007-08-21 Nantero, Inc. Devices having horizontally-disposed nanofabric articles and methods of making the same
US6924538B2 (en) 2001-07-25 2005-08-02 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
US6919592B2 (en) 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6784028B2 (en) 2001-12-28 2004-08-31 Nantero, Inc. Methods of making electromechanical three-trace junction devices
US7176505B2 (en) 2001-12-28 2007-02-13 Nantero, Inc. Electromechanical three-trace junction devices
US7335395B2 (en) 2002-04-23 2008-02-26 Nantero, Inc. Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US6774052B2 (en) * 2002-06-19 2004-08-10 Nantero, Inc. Method of making nanotube permeable base transistor
US6759693B2 (en) 2002-06-19 2004-07-06 Nantero, Inc. Nanotube permeable base transistor
US7560136B2 (en) 2003-01-13 2009-07-14 Nantero, Inc. Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4463366A (en) * 1980-06-20 1984-07-31 Nippon Telegraph & Telephone Public Corp. Field effect transistor with combination Schottky-junction gate
FR2501913A1 (fr) * 1981-03-10 1982-09-17 Thomson Csf Transistor a effet de champ de type planar comportant des electrodes a puits metallises et procede de fabrication de ce transistor
US4583107A (en) * 1983-08-15 1986-04-15 Westinghouse Electric Corp. Castellated gate field effect transistor
JPS622666A (ja) * 1985-06-28 1987-01-08 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US4724223A (en) * 1986-12-11 1988-02-09 Gte Laboratories Incorporated Method of making electrical contacts

Also Published As

Publication number Publication date
US5057883A (en) 1991-10-15
DE4015067A1 (de) 1990-11-22
FR2646963B1 (fr) 1992-05-15
JPH02296372A (ja) 1990-12-06
FR2646963A1 (fr) 1990-11-16

Similar Documents

Publication Publication Date Title
DE4015067C2 (de) Transistor mit permeabler Basis
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69126463T2 (de) Verfahren zur Herstellung eines leitenden Elements
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE3885375T2 (de) Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter.
DE2242026A1 (de) Mis-feldeffekttransistor
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3043289C2 (de)
DE2363384A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2833068C2 (de)
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE69113725T2 (de) Leistungstransistor und Verfahren zur Herstellung.
DE2545513A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE4400233C2 (de) Feldeffekttransistor
DE68925092T2 (de) MOS-Feldeffekttransistor
DE3538855C2 (de)
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee