DE68925092T2 - MOS-Feldeffekttransistor - Google Patents

MOS-Feldeffekttransistor

Info

Publication number
DE68925092T2
DE68925092T2 DE68925092T DE68925092T DE68925092T2 DE 68925092 T2 DE68925092 T2 DE 68925092T2 DE 68925092 T DE68925092 T DE 68925092T DE 68925092 T DE68925092 T DE 68925092T DE 68925092 T2 DE68925092 T2 DE 68925092T2
Authority
DE
Germany
Prior art keywords
film
substrate
protrusion
region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68925092T
Other languages
English (en)
Other versions
DE68925092D1 (de
Inventor
Yuuichi C O Intellectua Mikata
Toshiro C O Intellectual Usami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE68925092D1 publication Critical patent/DE68925092D1/de
Publication of DE68925092T2 publication Critical patent/DE68925092T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die MOS-Feldeffekttransistoren aufweist (nachfolgend als MOSFETs bezeichnet) und die sich insbesondere auf eine Struktur und ein Material des MOSFET bezieht.
    • Beschreibung des Standes der Technik
  • Fig. 8 zeigt einen MOSFET des Standes der Technik. Wie in Fig. 8 gezeigt, ist ein Oxidfilm 2 auf einem Halbleitersubstrat 1 gebildet, und weiter ist eine Gatterelektrode 3 auf dem Film 2 gebildet. Zu beiden Seiten der Gatterelektrode 3 sind Fremdatome, wie etwa Bor oder Arsen, in das Substrat 1 eindiffundiert, so daß P-N-Übergänge zwischen den Schichten gebildet sind. Danach sind Source- und Drainbereiche 4 und 5 gebildet. Üblicherweise wird für das Substrat der MOSFETs ein Silizium-Einkristall verwendet.
  • Fig. 9 zeigt einen anderen MOSFET einer zweiten bekannten Art. Wie in Fig. 9 gezeigt, ist eine Polysiliziumschicht 7 auf einem isolierenden Substrat 6 gebildet, und weiter ist die in Fig. 8 dargestellte MOSFET-Struktur auf der Polysiliziumschicht 7 gebildet. Eine solche Struktur kann an eine Flüssigkristall-Anzeigevorrichtung oder dgl. angepaßt werden.
  • Gemäß Fig. 9 ist eine Polysiliziumschicht 7 auf einem isolierenden Substrat 6 aufgebracht. Ein Gatteroxidfilm 8 und eine Gatterelektrode 9 sind nacheinander auf die Polysiliziumschicht 7 aufgeschichtet. Danach sind Fremdatome, wie etwa Bor oder Arsen, an beiden Seiten der Stapelschicht eindiffundiert, so daß Source- und Drainbereiche 10 bzw. 11 gebildet sind. Dann wird eine MOSFET-Struktur gebildet, bei der ein einen leitenden Kanal bildender Bereich durch die Polysiliziumschicht gebildet wird, welche parallel zur Hauptebene des Substrats verläuft.
  • Wenn der MOSFET gemäß Fig. 9 als Schaltungselement in einem LSI-Baustein verwendet wird, tritt ein Problem auf.
  • Genauer gesagt werden, wenn der MOSFET gebildet werden muß, die Source- und Drainbereiche durch thermische Diffusion von P- und N-leitenden Fremdatomen oder durch eine Ionenimplantation solcher Störatome erhalten. Danach wird zur Herstellung eines LSI-Bausteins normalerweise ein Wärmebehandlungsprozeß durchgeführt, wie etwa ein Prozeß zur Bildung eines Passivierungsfilms. Ein solcher Wärmebehandlungsprozeß gibt jedoch Anlaß zu einer unbeabsichtigten Diffusion von Fremdatomen bei den Source- und Drainbereichen.
  • Üblicherweise weist Polysilizium Korngrenzen auf, bei denen viele Schlenkerbindungen und/oder viele Leerstellen bestehen. Diese Schlenkerbindungen und/oder Leerstellen beschleunigen die Geschwindigkeit der thermischen Diffusion. (Grob gesprochen ist der thermische Diffusionskoeffizient von Störatomen in Polysilizium mehrere Male bis zu mehreren 10 Malen so groß wie die Größe des thermischen Diffusionskoeffizienten von Störatomen im Einkristallsilizium.) Aus diesem Grunde kann im Falle der Fig. 9, wenn der Abstand zwischen der Source und dem Drain klein wird, die Source durch die thermische Diffusion mit dem Drain kurzgeschlossen werden, selbst wenn das Herstellungsverfahren im Falle der Fig. 8 sicherstellt, daß kein Kurzschließen auftritt.
  • Gemäß einem gängigen LSI-Verfahren liegt die Länge der Störatomdiffusion im Falle der Fig. 8 in der Größenordnung von etwa 10&supmin;&sup4; mm (etwa 1000 Å) . Infolgedessen tritt kein Problem auf, wenn der Abstand zwischen der Source und dem Drain etwa 1 um beträgt. Im Falle der Fig. 8 liegt jedoch die Länge einer Störstellendiffusion in der Größenordnung von etwa 1 um, wodurch das Problem der genannten Kurzschlußbildung hervorgerufen wird. Dieses Problem kann selbst dann nicht vermieden werden, wenn das isolierende Substrat 6 der Fig. 9 aus Einkristallsilizium hergestellt wird.
  • Wie oben erwähnt, ist es schwierig, die Länge eines einen leitenden Kanal bildenden Bereiches zu verkürzen, der im Polysilizium eines MOSFET gebildet ist, weil die thermische Diffusion von Störatomen der Source- und Drainbereiche in der den leitenden Kanal bildenden Fläche so groß ist. Mit anderen Worten ist es bei der üblicherweise verfügbaren LSI-Technik sehr schwierig, die Größe eines MOSFET entlang seiner Seitenrichtung zu minimieren.
  • Die Druckschrift EP-A-0 020 929 offenbart einen Feldeffekttransistor mit Vertikalstruktur, der einen aus NPN- Schichten bestehenden polykristallinen Siliziumvorsprung aufweist, der durch Aufdampfen bzw. Aufbringen auf ein isolierendes Substrat gebildet ist. Eine Oxidschicht ist auf die Seitenwände des Vorsprunges aufgewachsen, und nachdem Kontaktlöcher für die Source- und Drainbereiche geätzt worden sind, wird eine Kontaktmetallisierung für die Source, den Drain und das Gatter über der Oxidschicht gebildet.
  • In ähnlicher Weise offenbaren die Patent Abstracts of Japan, Bd. 10, Nr. 340 einen MOS-Transistor, der aufeinanderfolgende NPN-leitende Siliziumschichten auf einem SiO&sub2;-Oxidfilm aufweist, der sich auf einem Si-Substrat befindet, wobei ein Gatteroxidfilm auf einem senkrechten Rand der NPN-Schicht sowie eine Gatterelektrode auf dem Gatteroxidfilm gebildet sind.
  • Gemäß den Patent Abstracts of Japan, Bd. 7, Nr. 200 weist eine Halbleitervorrichtung, bei der die Träger in senkrechter Richtung relativ zum Substrat wandern, nacheinander auf: einen Drain, ein Gatter und eine Source, die auf dem Substrat mit einer senkrechten Gatterelektrode gebildet sind.
  • Schließlich ist in der Druckschrift US-A-4,470,060 ein Feldeffekttransistor offenbart, der auf einem Substrat aufeinanderfolgend geschichtete Halbleiterlagen aufweist, die eine Source, ein Gatter und einen Drain bilden. An einer senkrechten Seite des Stapels ist eine Gatterelektrode vorgesehen, die von der senkrechten Seite durch eine Isolierschicht getrennt ist.
  • Es ist demgemäß ein Ziel der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem MOSFET zu schaffen, der einen einen leitenden Kanal bildenden Bereich aufweist, welcher in einem halbleitenden Material, z.B. Polysilizium, gebildet ist, wobei die Größe des MOSFET entlang seiner Seitenrichtung wirksam verringert werden kann.
  • Die vorliegende Erfindung schafft eine Halbleitervorrichtung mit einer MOS-Transistorstruktur, die aufweist: ein Substrat mit einer Oberfläche, auf der die MOS-Transistorstruktur gebildet ist; einen Film, der auf der Oberfläche des Substrats gebildet ist; einen Vorsprung aus Polysilizium des ersten Leitfähigkeitstyps, der Korngrenzen aufweist und auf dem Film gebildet ist, wobei der Vorsprung eine Seitenwand, die sich in einer Richtung im wesentlichen senkrecht zur Oberfläche des Substrats erstreckt, einen Bodenabschnitt in Berührung mit dem Film und einen oberen Abschnitt aufweist, der gegenüber dem Bodenabschnitt angebracht ist; einen ersten Halbleiterbereich des zweiten Leitfähigkeitstyps, der auf dem Film gebildet und in Berührung mit dem Bodenabschnitt des Vorsprunges angebracht ist, wobei dieser erste Bereich den Drain der Transistorstruktur bildet; einen Gatterbereich, der entlang der Erstreckungsrichtung der Seitenwand des Vorsprunges angeordnet ist; einen zweiten Halbleiterbereich des zweiten Leitfähigkeitstyps, der auf dem oberen Abschnitt des Vorsprunges und in Berührung mit demselben angeordnet ist und die Source der Transistorstruktur bildet; und einen Isolierfilm, der zwischen der Seitenwand des Vorsprungs und dem Gatterbereich vorgesehen ist.
  • Weitere Merkmale der Erfindung gehen aus den abhängigen Ansprüchen 2 bis 4 hervor.
  • Die Halbleitervorrichtung kann ein Halbleitersubstrat oder ein isolierenden Substrat aufweisen, auf dem über einen vorhandenen Film ein Vorsprung gebildet ist. Bei einer bevorzugten Ausführungsform ist ein Paar von Elektroden vorgesehen, so daß die eine der Gatterelektroden der anderen über Seitenwände des Vorsprunges und Gatteroxidfilme gegenüberliegt. Ein einen leitenden Kanal bildender Bereich ist auf den Seitenwänden des Vorsprunges gebildet, so daß die Erstreckungsrichtung des Kanals parallel zur Dickenrichtung des Substrats verläuft.
  • Der obenerwähnte vorhandene Film zwischen dem Vorsprung und dem Substrat kann aus einem Halbleiterfilm oder einer Laminatschicht eines Halbleiterfilms und einem Isolierfilm bestehen, wenn ein Halbleitersubstrat angewandt wird. Wenn ein isolierendes Substrat angewandt wird, kann der Film aus einem Halbleiterfilm hergestellt werden.
  • Das obenerwähnte Polysilizium mit Korngrenzen kann herkömmliches Polysilizium sein, dessen Korngröße nicht auf einen spezifischen Wert beschränkt ist.
  • Bei einem MOSFET mit der obenerwähnten Konfiguration ist der den leitenden Kanal bildende Bereich entlang einer Richtung der Dicke des Substrats oder entlang einer senkrechten Richtung orthogonal zum Substrat vorgesehen. Dadurch kann die Kanallänge des MOSFET wirksam vergrößert werden, wobei gleichzeitig eine Zunahme der Größe entlang einer Seitenrichtung parallel zur Hauptoberfläche des Substrats vermieden wird.
  • Selbst wenn die thermische Diffusion von Fremdatomen des Source- und Drainbereichs in der den leitenden Kanal bildenden Fläche relativ größer als diejenige im Falle von Einkristallsilizium ist, wenn die senkrechte Länge (Höhe des Vorsprunges), d.h., die Länge des Kanals, so vorgewählt ist, daß sie groß sein soll, ist es möglich, das Auftreten eines Kurzschlusses zwischen dem Source- und dem Drainbereich aufgrund der thermischen Diffusion zu vermeiden. Die Größe des MOSFET entlang seiner Seitenrichtung kann also ohne weiteres verkürzt werden. Der MOSFET der vorliegenden Erfindung kann mit einem Paar von Gatterelektroden versehen werden, zwischen die der Vorsprung eingefügt ist.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung können zwei einander gegenüberliegende, leitende Kanäle bildende Bereiche innerhalb eines einzelnen Vorsprunges ausgebildet werden (gemeinsamer Basisbereich). An den Rändern des Vorsprunges sind jeweils entsprechend Source- und Drainbereiche gebildet, so daß ein einzelner MOSFET oder mehrere davon aufgebaut werden. In diesem Falle können entweder die Sourcebereiche oder die Drainbereiche als ein gemeinsamer Bereich aufgebaut werden. Die Sourcebereiche und die Drainbereiche können aber auch voneinander getrennt werden. Mit der obigen Konfiguration kann die wirksame Fläche zur Bildung aktiver Schaltungselemente auf der Hauptebene des Substrats wesentlich vergrößert werden, um so eine Halbleitervorrichtung mit hoher Integrationsdichte zu erhalten.
  • Nachfolgend werden die Zeichnungen kurz beschrieben.
  • Fig. 1 ist eine Schnittansicht eines MOSFET gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 2 ist eine Draufsicht auf den in Fig. 1 dargestellten MOSFET;
  • Fig. 3-6 sind Schnittansichten, die den Herstellungsprozeß des in den Fig. 1 und 2 dargestellten MOSFET veranschaulichen;
  • Fig. 7 ist eine Draufsicht auf den in Fig. 6 dargestellten MOSFET;
  • Fig. 8 zeigt einen MOSFET des Standes der Technik; und
  • Fig. 9 zeigt einen MOSFET einer anderen bekannten Art.
  • Nachfolgend werden bevorzugte Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In der Beschreibung sind gleiche oder funktional äquivalente Elemente mit den gleichen oder ähnlichen Bezugszeichen gekennzeichnet, um dadurch die Beschreibung zu vereinfachen.
  • Fig. 1 ist eine Schnittansicht eines MOSFETs gemäß einer Ausführungsform der vorliegenden Erfindung. Fig. 2 ist eine Draufsicht auf den in Fig. 1 dargestellten MOSFET. Die Fig. 3 bis 7 zeigen, wie der MOSFET der obigen Ausführungsform hergestellt wird.
  • Wie in Fig. 3 dargestellt, wird ein Einkristall- Siliziumsubstrat 21 mit den Miller-Indices (0 1 1) und dem spezifischen Widerstand 10 Ω cm hergestellt. Auf dem Substrat 21 wird ein Oxidfilm 22 mit einer Dicke von 0,5 um durch thermische Oxidation gebildet. Auf dem Film 22 wird durch das LPCVD-Verfahren (chemische Niederdruck- Dampfabscheidung) bei 700ºC eine Polysiliziumschicht 23 mit einer Dicke von 2 um aufgedampft.
  • Wie in Fig. 4 dargestellt, wird Bor (B) durch Ionenimplantation in die Polysiliziumschicht 23 mit 100 kV und 1 x 10¹¹ Atomen/cm² eingebracht. Dann werden auf Elementisolationsbereichen Oxidfilme 24 selektiv gebildet. Danach werden auf einer elementbildenden Fläche Gräben durch selektives Atzen gebildet, und zwar unter Benutzung des Verfahrens des reaktiven Ionenätzens, so daß der Querschnitt der Polysiliziumschicht im elementbildenden Bereich die in Fig. 4 dargestellte Form besitzt.
  • Der Mittelabschnitt des Querschnittes der Polysiliziumschicht bildet einen Vorsprung 23a (in Fig. 4 von einer gestrichelten Linie umgeben). Der Bodenteil des Querschnittes bildet einen Polysiliziumfilm 23b. Der Vorsprung 23a besitzt eine rechteckige Form mit einer Breite von 1 um.
  • Wie in Fig. 5 dargestellt, wird ein Gatteroxidfilm 25 mit einer Dicke von 200 Å unter Benutzung eines trockenen Oxidgases bei 900ºC gebildet.
  • Wie in den Fig. 6 und 7 dargestellt, wird eine Polysiliziumschicht 26, in welche Fremdatome mit einem LPCVD- Verfahren eindotiert wurden, auf dem Film 25 aufgebracht, um dadurch die Schicht 26 mit einer Dicke von 2 x 10&supmin;&sup4; mm (2000 Å) zu bilden. Die Seitenwand des Vorsprunges 23a sowie ein vorbestimmter Bereich, auf welchem eine Gatterelektrode gebildet werden soll, werden mit einem Abdeckmittel überzogen. Dann wird unter Anwendung des reaktiven Ionenätzens die Atzung durchgeführt, so daß ein Polysiliziumfilm 26a für die Gatterelektrode an der Seite des Vorsprunges 23a, und eine Polysiliziumfilm 26b für eine Gatterverdrahtungselektrode auf dem Oxidfilm 24 stehenbleibt.
  • Wie in den Fig. 1 und 2 dargestellt, wird Arsen (As) zur Bildung des Sourebereichs 27 und des Drainbereichs 28 selektiv durch Ionenimplantation mit 20 kV und 1 x 10¹&sup5; Atome/cm² eingebracht. (Beiläufig bemerkt, können die Bereiche 27 und 28 jeweils entsprechend Drain- und Sourcebereiche sein.)
  • Danach wird die Oxidation durchgeführt, und es werden Kontaktlöcher über den Plätzen des Sourcebereichs 27 und des Drainbereichs 28 geöffnet. In die Gräben, die durch Eindotieren von Fremdatomen erhalten wurden, wird Polysilizium 29 mit niedrigem spezifischen Widerstand, unter Benutzung des LPCVD-Verfahrens eingebracht. Die Verdrahtung erfolgt durch Aluminium (Al) 30, so daß die Sourceelektrode 30A und die Drainelektroden 30D&sub1; und 30D&sub2; gebildet werden.
  • Die vorliegende Erfindung ist auf die in Fig. 1 dargestellte Struktur des MOSFET gerichtet. Auf der Hauptebene des Halbleitersubstrats 21 ist über den Oxidfilm 22 und den Polysiliziumfilm 23b der Polysiliziumvorsprung 23a gebildet. Ein Paar von Gatterelektroden 26a ist über die Gatteroxidfilme 25 auf die beiden Seiten des Vorsprunges 23a gerichtet. Der obere und der untere Abschnitt des Vorsprunges 23a sind jeweils entsprechend mit Source- und Drainbereichen 27 und 28 versehen. Da die Seitenwand des Vorsprunges 23a im wesentlichen senkrecht zur Hauptebene des Substrats verläuft, wird ein einen leitenden Kanal bildender Bereich an der Seitenwand des Vorsprunges 23a entlang der Richtung der Dicke des Substrates gebildet. Somit kann eine MOSFET-Struktur mit einer Gatterelektrode 26a, einem Gatteroxidfilm 25 und der Vorsprungsseitenwand gebildet werden, wodurch zwei vertikale MOSFETs mit einer gemeinsamen Sourceelektrode erhalten werden können.
  • Gemäß der obenerwähnten MOS-Struktur ist es möglich, einen einen leitenden Kanal bildenden Bereich mit einer gewünschten Länge durch Anpassen der Höhe des Vorsprunges zu erhalten, ohne die Größe in der Seitenrichtung des elementbildenden Bereiches zu ändern.
  • Weiter kann bei dem obigen MOSFET das Problem einer Kurzschlußbildung zwischen dem Sourcebereich und dem Drainbereich vermieden werden, selbst wenn eine thermische Diffusion von Fremdatomen des Source- und des Drainbereichs während der verschiedenen Wärmebehandlungen auftritt, welche nach der Bildung des Source- und des Drainbereichs und vor der Beendigung der Herstellung des LSI-Bauteils durchgeführt werden, weil der Abstand zwischen dem Source- und dem Drainbereich ohne Verringerung der Integrationsdichte des LSI-Bausteins groß gemacht werden kann. Somit können praktische Einschränkungen in Bezug auf die Anforderung an die Wärmebehandlungen verringert werden, während gleichzeitig die Minimierung der Vorrichtung entlang der Seitenrichtung erzielt wird. (Beispielsweise kann im Falle der Fig. 9, wenn die Untergrenze der seitlichen Größe 10 mm beträgt, die untere Grenze derselben bei der Konfiguration der Fig. 1 kleiner als 5 um sein.)
  • Bei der obigen Ausführungsform sind der Oxidfilm 22 und der Polyoxidfilm 23b in diesem Falle zwischen das Einkristall- Siliziumsubstrat 21 und den Polysiliziumvorsprung 23a eingefügt. Das Herstellungsverfahren der Ausführungsform ist so getroffen, daß nach dem Aufbringen des Polysiliziumfilms 23 Gräben durch reaktiven Ionenätzen gebildet werden, so daß der Vorsprung 23a und der Polysiliziumfilm 23b gleichzeitig gebildet werden.

Claims (4)

1. Halbleitervorrichtung mit einer MOS-Transistorstruktur, aufweisend:
- ein Substrat (21) mit einer Oberfläche, auf der die MOS-Transistorstruktur gebildet ist;
- einen Film (22), der auf der Oberfläche des Substrats (21) gebildet ist;
- einen Vorsprung (23a) aus Polysilizium des ersten Leitfähigkeitstyps, der Korngrenzen aufweist und auf dem Film (22) gebildet ist, wobei der Vorsprung eine Seitenwand, die sich in einer Richtung im wesentlichen senkrecht zur Oberfläche des Substrats (21) erstreckt, einen Bodenabschnitt (23b) in Berührung mit dem Film (22) und einen oberen Abschnitt aufweist, der gegenüber dem Bodenabschnitt angebracht ist;
- einen ersten Halbleiterbereich (28) des zweiten Leitfähigkeitstyps, der auf dem Film (22) gebildet und in Berührung mit dem Bodenabschnitt (23b) des Vorsprunges (23a) angebracht ist, wobei dieser erste Bereich den Drain der Transistorstruktur bildet;
- einen Gatterbereich (26a), der entlang der Erstreckungsrichtung der Seitenwand des Vorsprunges (23a) angeordnet ist,
- einen zweiten Halbleiterbereich (27) des zweiten Leitfähigkeitstyps, der auf dem oberen Abschnitt des Vorsprunges (23a) und in Berührung mit demselben angeordnet ist und die Source der Transistorstruktur bildet; und
- einen Isolierfilm (25), der zwischen der Seitenwand des Vorsprungs (23a) und dem Gatterbereich (26a) vorgesehen ist.
2. Halbleitervorrichtung nach Anspruch 1, bei der der Vorsprung (23a) zwei Seitenwände besitzt, die sich in Richtung im wesentlichen senkrecht zur Oberfläche des Substrats (21) erstrecken, und wobei der Gatterbereich (26a) ein Paar von Gatterelektroden (26a, 26a) aufweist, die durch den Isolierfilm (25) jeweils die Seitenwände des Vorsprungs (23a) zwischen sich bedecken.
3. Halbleitervorrichtung nach Anspruch 2, bei der der erste Bereich (28) die Drainelektroden (30D&sub1;, 30D&sub2;) berührt, die auf beiden Seiten des Vorsprunges (23a) angeordnet sind.
4. Halbleitervorrichtung nach Anspruch 2 oder 3, bei der der zweite Bereich (27) eine Sourceelektrode (30S) berührt, die auf dem oberen Abschnitt des Vorsprunges (23a) angeordnet ist, wobei die Sourceelektrode (30S) zwischen dem Paar der Gatterelektroden(26a, 26a) angebracht ist.
DE68925092T 1988-09-14 1989-09-14 MOS-Feldeffekttransistor Expired - Fee Related DE68925092T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63231058A JP2667465B2 (ja) 1988-09-14 1988-09-14 半導体装置

Publications (2)

Publication Number Publication Date
DE68925092D1 DE68925092D1 (de) 1996-01-25
DE68925092T2 true DE68925092T2 (de) 1996-05-30

Family

ID=16917627

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68925092T Expired - Fee Related DE68925092T2 (de) 1988-09-14 1989-09-14 MOS-Feldeffekttransistor

Country Status (4)

Country Link
EP (1) EP0363670B1 (de)
JP (1) JP2667465B2 (de)
KR (1) KR940001505B1 (de)
DE (1) DE68925092T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112067B2 (ja) * 1990-01-24 1995-11-29 株式会社東芝 半導体装置
EP0468758B1 (de) * 1990-07-24 1997-03-26 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
US7335570B1 (en) 1990-07-24 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US5302843A (en) * 1990-07-26 1994-04-12 Semiconductor Energy Laboratory Co., Ltd. Improved vertical channel transistor
US5214301A (en) * 1991-09-30 1993-05-25 Motorola, Inc. Field effect transistor having control and current electrodes positioned at a planar elevated surface
JPH05206394A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5324673A (en) * 1992-11-19 1994-06-28 Motorola, Inc. Method of formation of vertical transistor
US6118149A (en) * 1997-03-17 2000-09-12 Kabushiki Kaisha Toshiba Trench gate MOSFET
JP5701477B2 (ja) * 2008-09-18 2015-04-15 マイクロンメモリジャパン株式会社 電界効果トランジスタ、メモリセル、および電界効果トランジスタの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2052853A (en) * 1979-06-29 1981-01-28 Ibm Vertical fet on an insulating substrate
US4470060A (en) * 1981-01-09 1984-09-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with vertical non-single crystal semiconductor field effect transistors
JPS5897868A (ja) * 1981-12-08 1983-06-10 Canon Inc 多結晶薄膜トランジスタ
JPS61144875A (ja) * 1984-12-18 1986-07-02 Mitsubishi Electric Corp Ｍｏｓ集積回路

Also Published As

Publication number Publication date
EP0363670A2 (de) 1990-04-18
KR940001505B1 (ko) 1994-02-23
DE68925092D1 (de) 1996-01-25
JP2667465B2 (ja) 1997-10-27
KR910017673A (ko) 1991-11-05
EP0363670B1 (de) 1995-12-13
JPH0279475A (ja) 1990-03-20
EP0363670A3 (en) 1990-11-22

Similar Documents

Publication Publication Date Title
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE3525396C2 (de)
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE3789416T2 (de) Dynamische RAM-Zelle mit einem gemeinsamen Grabenspeicherkondensator, welcher durch die Seitenwände definierte Brückenkontakte und Torelektroden aufweist.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3873839T2 (de) Mos-leistungstransistoranordnung.
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE4224793A1 (de) Duennfilmfeldeffektelement und herstellungsverfahren dafuer
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE69120689T2 (de) Feldeffekttransistor mit vertikaler Struktur und Verfahren zur Herstellung
DE68925092T2 (de) MOS-Feldeffekttransistor
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
EP0019722B1 (de) Integrierte Ladungsverschiebe-Mikroschaltung
DE3650573T2 (de) Leitfähigkeitsmodulations-Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee