DE3650573T2 - Leitfähigkeitsmodulations-Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Leitfähigkeitsmodulations-Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE3650573T2
DE3650573T2 DE3650573T DE3650573T DE3650573T2 DE 3650573 T2 DE3650573 T2 DE 3650573T2 DE 3650573 T DE3650573 T DE 3650573T DE 3650573 T DE3650573 T DE 3650573T DE 3650573 T2 DE3650573 T2 DE 3650573T2
Authority
DE
Germany
Prior art keywords
semiconductor
region
layer
exposed
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3650573T
Other languages
English (en)
Other versions
DE3650573D1 (de
Inventor
Makoto C O Patent Di Hideshima
Masashi C O Patent Di Kuwahara
Wataru C O Patent Di Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3650573D1 publication Critical patent/DE3650573D1/de
Application granted granted Critical
Publication of DE3650573T2 publication Critical patent/DE3650573T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Diese Erfindung bezieht sich auf eine Haibleitervorrichtung vom Leitfähigkeitsmodulationstyp gemäß dem Oberbegriff Patentanspruch 1.
  • Eine solche Vorrichtung besteht aus einer vierlagigen Struktur mit, auf der Seite der Drain-Elektrode, einem Bereich eines vertikalen doppelt diffundierten Metalloxidhalbleiter- Feldeffekttransistors (VDMOSFET) mit isoliertem Gate, dessen Leitfähigkeitstyp entgegengesetzt zu dem des Drain-Bereichs ist.
  • Man erhält eine Halbleitervorrichtung dieses Typs durch Bilden eines N&supmin; Typ Drain-Bereichs durch ein Dampfphasenzüchtungsverfahren auf einer P Typ Halbleiterschicht und durch Bilden eines Bereichs von einem Leitfähigkeitstyp (hiernach als P Typ Körperbereich bezeichnet) durch ein Diffusionsverfahren in dem Drain-Bereich und eines Bereichs mit einem Leitfähigkeitstyp entgegengesetzt zu dem besagten einen Leitfähigkeitstyp, die als Source- Bereich wirkt.
  • Es ist weiterhin auch bekannt, daß eine N&spplus; Typ Dünnschicht zwischen der P Typ Halbleiterschicht und dem N&supmin; Typ Drain- Bereich gebildet wird, um die Halbleitercharakteristik zu verbessern. In einer derartigen Halbleitervorrichtung wird ein schichtartiger N&spplus; Typ Bereich mit dem Dampfphasenzüchtungsverfahren auf einem P Typ Haibleiterbereich gebildet und dann wird ein N&supmin; Typ Drain- Bereich mit dem Dampfphasenzüchtungsverfahren auf der Oberfläche der resultierenden Struktur gebildet.
  • Fig. 1 zeigt einen Querschnitt einer Halbleitervorrichtung vom Leitfähigkeitsmodulationstyp mit dem besagten schichtartigen N&spplus; Typ Bereich. Eine sehr ähnliche Vorrichtung wird auch, zum Beispiel, in der GB A 2 072 422 gezeigt.
  • Wie oben ausgeführt, wird der dünnschichtartige N&spplus; Typ Bereich 12 und der N&supmin; Typ Drain-Bereich 13 in dieser Reihenfolge nacheinander auf der als Anode arbeitenden P Typ Halbleiterschicht 11 gebildet. Eine Vielzahl von getrennten P Typ Körperbereichen 14 sind in dem Drain-Bereich ausgebildet. Ein N&supmin; Typ Bereich, der als Source-Bereich 15 arbeitet, wird mit der Diffusionsmethode in dem P Typ Körperbereich 14 ausgebildet. Der Source-Bereich 15 und der P Typ Körperbereich 14 sind so in dem oberen Oberflächenbereich des Drain-Bereich ausgebildet, daß sie an der Oberfläche des resultierenden Halbleitersubstrates freiliegen. Eine Isolierschicht 19 ist so auf dem freiliegenden Oberflächenbereich des Halbleitersubstrates ausgebildet, daß beide Endbereiche der Isolierschicht 19 auf dem Source-Bereich 15 in dem P Typ Körperbereich 14, beziehungsweise auf dem Source-Bereich 15 in dem danebenliegenden P Typ Körperbereich 14 ausgebildet sind, wobei eine Gate-Schicht 17 in der Isolierschicht 19 vergraben ist. Der Bereich der Isolierschicht, der die Gate-Schicht überdeckt, ist entfernt, um teilweise die Gate-Schicht freizulegen. Eine Gate-Elektrode 18 ist auf der freiliegenden Oberfläche der Gate-Schicht ausgebildet, eine Source-Elektrode 21 ist auf der freiliegenden Oberfläche des P Typ Körperbereichs ausgebildet und der Source-Bereich und die Anodenelektrode 20 ist auf der freiliegenden Oberfläche der P Typ Haibleiterschicht 11 ausgebildet. Auf diese Weise kann eine Halbleitervorrichtung vom Leitfähigkeitsmodulationstyp hergestellt werden.
  • Wenn eine Spannung an die Gate-Elektrode der Halbleitervorrichtung vom Leitfähigkeitsmodulationstyp angelegt wird, bildet sich eine Kanalinversionsschicht an der Oberfläche des P Typ Körperbereichs, der die Halbleitervorrichtung einschaltet. Als eine Folge davon bewegen sich Elektronen von dem Source-Bereich durch die Kanalschicht in den Drain-Bereich. Wenn auch eine Vorwärtsspannung über den Anodenbereich und den Drain-Bereich angelegt ist, werden Löcher von dem Anodenbereich in den Drain-Bereich injiziert. Wenn die Vorrichtung im ON-Zustand ist, werden die Elektronen und Löcher in den Drain-Bereich injiziert, um eine Leitfähigkeitsmodulation zu erlauben.
  • Da bei dem herkömmlichen VDMOSFET nur Elektronen, d. h. Majoritätsträger, in den Drain-Bereich injiziert werden, tritt ein größerer Widerstand im Elektronenfluß auf, falls der Drain-Bereich eine größere Dicke oder ein niedrigeres Konzentrationsniveau hat. Solch ein Widerstand stellt den größten Teil des ON-Widerstandes dar.
  • Beim MOSFET vom Leitfähigkeitsmodulationstyp erfährt der N&supmin; Typ Drain-Bereich eine Leitfähigkeitsmodulation, die eine sehr kleine Widerstandskomponente zeigt. Das heißt, es wird eine höhere Haltespannung erhalten, die einen kleineren ON- Widerstand bewirkt, sogar dann, wenn der Drain-Bereich eine größere Dicke oder ein niedrigeres Konzentrationsniveau aufweist.
  • Auf der anderen Seite wird ein Teil der Minoritätsträger von dem Anodenbereich in den Drain-Bereich injiziert, wo sie als Überschuß-Minoritätsträger gespeichert werden. Sogar wenn zum Ausschalten des MOSFETs der Kanal mit einer auf einen Null- Pegel gesetzten Gate-Anwendungsspannung geschlossen ist und so der Fluß von Elektronen gestoppt ist, kann der MOSFET seinen AUS-Zustand nicht erlangen, bis die so gespeicherten Minoritätsträger alle aus dem Drain-Bereich herausbewegt worden sind.
  • Weiterhin, während der Zeit, in der die in dem Drain-Bereich zurückgelassenen Elektronen sich durch den Anodenbereich bewegen, wird eine frische Injektion eines Majoritätsträgers von dem Anodenbereich bewirkt, um die Ausschaltzeit zu verlängern.
  • Die Wirkung der Injektion von Minoritätsträgern von dem Anodenbereich in der Drain-Bereich ist jedoch durch die Anwesenheit von dem dünnschichtartigen N&spplus; Typ Bereich vermindert, und so wird eine Reduzierung der Gesamtmenge von Minoritätsträgern, die in dem N&supmin; Typ Drain-Bereich gespeichert sind, ermöglicht. Die Erfinder haben herausgefunden, daß, wenn der N&spplus; Typ Bereich so geformt ist, daß er einen spezifischen Widerstand von 1 bis 2 Ω cm und eine Dicke von 15 µm hat, die Ausschaltzeit auf etwa ein fünftel von der ohne daß ein solcher dünnschichtartiger N&spplus; Typ Bereich gebildet ist, reduziert werden kann. Trotz ihres positiven Effekts vergrößert der dünnschichtartige N&spplus; Typ Bereich den ON- Widerstand etwas. Falls die Störstellenkonzentration und die Dicke des dünnschichtartigen N&spplus; Typ Bereichs geeignet kontrolliert ist, kann eine Erhöhung des ON-Widerstandes in einem vernachlässigbaren Bereich eingestellt werden und zugleich kann die Ausschaltzeit in einem größeren Ausmaß vermindert werden.
  • Beim Leitfähigkeitsmodulations-MOSFET werden der dünnschichtartige N&spplus; Typ Bereich und der N&supmin; Typ Drain-Bereich nacheinander mit dem Dampfphasenzüchtungsverfahren auf der P&spplus; Typ Halbleiterschicht gebildet. Bei diesem Dampfphasenzüchtungsverfahren wird eine P Typ Verunreinigung, gewöhnlich Boron, enthalten in der P Typ Haibleiterschicht, mit einer größeren Wahrscheinlichkeit in der nachfolgenden Dampfphasenzüchtungsschicht eingebaut. Wo eine größerer Unterschied im Konzentrationsniveau zwischen dem schichtartigen N&spplus; Typ Bereich und dem sich als Drain-Bereich verhaltenden N&supmin; Typ Bereich ist, können diese in den N&spplus; Typ Bereich eingebauten Störstellen vernachlässigt werden, jedoch stellen die in den N&supmin; Typ Bereich eingebauten Störstellen eine Inversionschicht bereit. Daher ist es möglich, ein Konzentrationsprofil von
  • P&spplus;(Anodenbereich 11) - N&spplus;(Bereich 12) - P (Inversionschicht) - N (Drain-Bereich 13)
  • bereitzustellen, wie in Fig. 2 gezeigt.
  • Beim MOSFET vom Leitfähigkeitsmodulationstyp mit einer Source- zu-Drain Haltespannung von etwa 500 V und einer kürzeren Ausschaltzeit in der Größenordnung von einigen Microsekunden, wird bevorzugt, daß der spezifische Widerstand des N&supmin; Typ Drain-Bereich 20 bis 30 Ω cm und daß der spezifische Widerstand des schichtartigen N&spplus; Typ Bereich 1 bis 2 Ω cm ist. Es ist sehr schwer, die schichtartige N&spplus; Typ Bereich und den N&supmin; Typ Drain-Bereich (die einen solchen Konzentrationsunterschied aufweisen) mit dem Dampfphasenzüchtungsverfahren auf der P&spplus; Typ Halbleiterschicht (die sich als Anodenbereich verhält) zu bilden, ohne eine Inversionsschicht zu bilden. Daher ist die stabile Massenproduktion von Halbleitervorrichtungen vom Leitfähigkeitsmodulationstyp nahezu unmöglich. Um integrierten Halbleiterzusammenbau zu ermöglichen, kann ein Halbleitersubstrat eines Leitfähigkeitstyps (eines ersten Leitfähigkeitstyps), mit einem Konzentrationsunterschied als einem wesentlichen Faktor, mit einem Halbleitersubstrat mit einem Leitfähigkeitstyp (einem zweiten Leitfähigkeitstyp), der verschiedenen von besagtem ersten Leitfähigkeitstyp ist, verbunden werden. Auf diese Weise kann eine Halbleitervorrichtung vom Leitfähigkeitsmodulationstyp hergestellt werden. Die DE A 1 514 727 beschreibt ein Verfahren, das zum Verbinden von zwei polierten Halbleitersubstraten verwendet werden kann.
  • Die Verwendung der vorangehend erwähnten Verbindungstechnik erlaubt, eine Grenzschicht zwischen beiden Halbleitersubstraten zu bilden. In diesem Fall wird angenommen, daß vom metallkundlichen Standpunkt eine Korngrenze gebildet wurde, die hiernach Verbindungsschicht genannt wird.
  • In diesem Zusammenhang soll erwähnt werden, daß die Verbindungsschicht zwischen den Substraten nicht genau bestimmt ist und daß angenommen wird, daß sie aufgrund des Erwärmungstechnik etwas verschoben ist.
  • Beide Halbleitersubstrate sind fest miteinander verbunden, unabhängig von einem Unterschied in der Leitfähigkeit und der Störstellenkonzentration, in einer Atmosphäre frei von irgendwelcher Fremdmaterie mit ihren entsprechenden hochglanzpolierten, etwas feuchten Oberflächen in Kontakt miteinander. Die Erfinder haben die Tatsache bestätigt, daß die Eigenschaften einer so erhaltenen Haibleitervorrichtung in praktischer Anwendung mit der Verbindungsschicht als PN Übergang wirksam sind.
  • Es ist eine Aufgabe dieser Erfindung, eine neuartige Halbleitervorrichtung vom Leitfähigkeitsmodulationstyp und ein Verfahren zur Herstellung der selben zur Verfügung zu stellen, das eine hohe Haltespannung und Hochgeschwindigkeitseigenschaften durch die Verwendung einer Verbindungstechnik ermöglicht.
  • Diese Aufgabe wird gemäß der vorliegenden Erfindung gelöst, so wie im kennzeichnenden Teil des Anspruchs 1 beschrieben. Weiterhin wird in Patentanspruch 5 ein Verfahren zur Herstellung der Halbleitervorrichtung der Erfindung offenbart. Besondere Aspekte der Halbleitervorrichtung der Erfindung werden in den abhängigen Patentansprüchen offenbart.
  • Diese Erfindung kann mit der folgenden detaillierten Beschreibung umfassender verstanden werden, wenn sie in Zusammenhang mit den dazugehörigen Zeichnungen gesehen wird, in denen:
  • Fig. 1 einen Querschnitt einer herkömmlichen Haibleitervorrichtung vom Leitfähigkeitsmodulationstyp zeigt;
  • Fig. 2 das Störstellenkonzentrationsprofil der in Fig.1 gezeigten Halbleitervorrichtung zeigt; und
  • Fig. 3 einen Querschnitt einer Halbleitervorrichtung vom Leitfähigkeitsmodulationstyp gemäß der Ausführungsform der vorliegenden Erfindung zeigt.
  • Eine Halbleitervorrichtung vom Leitfähigkeitsmodulationstyp gemäß der Ausführungsform der vorliegenden Erfindung wird im Folgenden in Verbindung mit den Herstellungsschritten erklärt.
  • Der spezifische Widerstand und die Dicke des N&supmin; Typ Drain- Bereichs sind vorbestimmt, um eine erwünschte Source-zu-Drain Haltespannung zu erhalten. Zum Beispiel, der Drain-Bereich hat einen spezifischen Widerstand von 20 bis 30 Ω cm (eine Störstellenkonzentration von unter 1 x 10¹&sup4; cm&supmin;³ ) und eine Dicke von 50 bis 60 µm bei einer Haltespannung von 500 V und einem spezifischen Widerstand von 50 bis 60 Ω cm (eine Störstellenkonzentration von unter 1 x 10¹&sup4; cm&supmin;³ ) und eine Dicke von etwa 100 µm bei einer Haltespannung von etwa 1000 V. Um solch eine Störstellenkonzentration zu erhalten, kann, zum Beispiel, Phosphor als Dotierstoft verwendet werden.
  • Mit diesen Überlegungen wird ein planares N&supmin; Typ Siliziumsubstrat 31 vorbereitet, ünd in einen Oberflächenabschnitt des Siliziumsubstrates werden Störstellen wie Phosphor, Arsen oder Antimon ionenimplantiert und dann wird die Oberfläche der resultierenden Struktur hitzebehandelt, um die N&spplus; Typ Siliziumschicht 32 zu bilden. Wie das N&supmin; Typ Siliziumsubstrat wird das P&spplus; Typ Silizumsubstrat 33, das Boron mit 1 x 10¹&sup9; bis 10²¹ cm&supmin;³, vorzugsweise mit 1 x 10²&sup0; cm&supmin;³ enthält, erstellt. Im Ausführungsbeispiel, das in Fig. 3 gezeigt wird, ist eine P&supmin; Typ Siliziumschicht 50 mit einer Boron-Konzentration von 1 x 10¹&sup5; bis 10¹&sup8; cm&supmin;³ mit dem Dampfphasenzüchtungsverfahren auf dem P&spplus; Typ Siliziumkörper abgelagert, wodurch das Siliziumsubstrat 33 gebildet wird. Die resultierende Struktur ist mit dem folgenden Verfahren, um eine integrierte Struktur bereitzustellen, an der P&spplus; Typ Siliziumschicht 50 mit Siliziumsubstrat 31 verbunden.
  • Das N&supmin; Typ Siliziumsubstrat 31 und das P&spplus; Typ Siliziumsubstrat 33 (Anodensubstrat) sind von schichtartiger Struktur und von steifer Natur. Zuerst wird die obere Oberfläche des P&spplus; Typ Siliziumsubstrates 33 und die Oberfläche des N&supmin; Typ Siliziumsubstrates 31 (N&spplus; Typ Siliziumschicht 32) hochglanzpoliert, um die erste und zweite Spiegeloberfläche mit einer Oberflächenrauhigkeit von unter 50 nm (500 A) zu bilden. In Abhängigkeit von den Oberflächenbedingungen wird ein Vorbehandlungsprozeß mit H2O2+H2SO4-HF- verdünnten H ausgeführt, um einen Fett- und Schmutzfilm auf den entsprechenden Flächen der entsprechenden Substrate zu entfernen. Dann werden die Spiegeloberflächen der Siliziumsubstrate mit sauberen Wasser für ein paar Minuten gewaschen und, zum Beispiel, von einem Rotierer bei Raumtemperatur getrocknet. Dieser Vorgang entfernt überschüssige Feuchtigkeit, wobei die Feuchtigkeit, von der angenommen ist, daß sie auf oder in den Silizium- Spiegeloberflächen der entsprechenden Substrate absorbiert ist, so bleibt wie sie ist. Daher ist es erforderlich, einen Wärmetrocknungsschritt bei über 100 ºC, bei dem solche Feuchtigkeit verdunstet, zu vermeiden. Nach einem solchen Schritt werden die Siliziumoberflächen in eine saubere äußere Atmosphäre von unter Klasse 1 gebracht und eng aneinandergebracht, mit keiner fremden Substanz dazwischen, und so wird ein Halbleitersubstrataufbau bereitgestellt. In diesem Zusammenhang muß erwähnt werden, daß die äußere Atmosphäre eine inerte Atmosphäre sein kann, so wie Stickstoff, oder eine reduzierende Atmosphäre. Der so erhaltene Halbleitersubstrataufbau wird bei über 200 ºC erwärmt, vorzugsweise 1000 oder 1200 ºC, um die Verbindungsstärke zwischen den Siliziunsubstraten zu erhöhen.
  • Durch den Verbindungsschritt wird eine Grenzfläche zwischen den Halbleitersubstraten gebildet. Der so erhaltene Halbleiteraufbau hat weder eine thermische noch eine elektrische Leitungsbarriere an der Grenzfläche und eine größere physikalische Verbindungsstärke kann an dem Übergang erhalten werden. Diese Struktur kann auf die gleiche Weise wie eine einzelne Struktur behandelt werden.
  • Der resultierende Halbleiteraufbau hat eine P&spplus; - P&supmin; - N&spplus; - N&supmin; Struktur. Die Oberfläche des N&supmin; Typ Siliziumsubstrates 31 wird auf eine vorbestimmte Tiefe poliert und ist auf diese Weise auf eine für den vorhergehend genannten Drain-Bereich notwendige Tiefe eingestellt.
  • Als nächsten Schritt, wie im Falle eines bekannten VDMOSFET, wird für die resultierende Struktur ein seibstausrichtendes Verfahren mit einer Polysiliziumschicht als Maske benutzt, um einen MOSFET vom Leitfähigkeitsmodulationstyp bereitzustellen.
  • Eine ungefähr loonm (1000 A) dicke Siliziumdioxidschicht 35 wird auf der N&supmin; Typ Silizimschicht abgelagert, d. h., auf der freiliegenden Oberfläche der P&spplus; - P&supmin; - N&spplus; - N&supmin; Halbleiterstruktur, und dann wird eine 200 nm bis 300 nm (2000 A bis 3000 A) dicke polykristalline Schicht für die Gateschicht 36, wie unten beschrieben, selektiv auf der Siliziumdioxidschicht 35 gebildet. Mit der Polysiliziumschicht als Maske werden N Typ Störstellen, so wie Boron, durch die relativ dünne Siliziumdioxidschicht 35 (hiernach Isolierschicht genannt) in das N&supmin; Typ Siliziumsubstrat 31 ionenimplantiert und getempert, um eine Vielzahl von P Typ Körperbereiche 37 zu bilden.
  • Dann wird der Teil der Isolierschicht, wo die Polysiliziumschicht nicht abgelagert ist, mit einem Photoätzverfahren entfernt, um die Oberflächen der Körperbereiche 37 freizulegen. Arsen oder Phosphor wird in den freiliegenden Obberflächenbereich der P Typ Körperbereich 37 eindiffundiert, um die zwei N Typ Bereiche 38, die als Source- Bereiche arbeiten, in dem P Typ Körperbereich 37 zu bilden. Dann wird ein CVD Film auf der Polysiliziumschicht 36 aufgebracht, um die Polysiliziumschicht 36 in der Isolierschicht zu vergraben, wobei beachtet wird, daß die Isolierschicht auf dem freiliegenden Oberflächenabschnitt des N&supmin; Typ Siliziumsubstrates auch bedeckt ist, das heißt, auf dem Oberflächenabschnitt der N Typ Bereich 38 und dem P Typ Körperbereich 37.
  • Derjenige Teil der Isolierschicht, der gegenüberliegend der Polysiliziumschicht gebildet ist, wird entfernt und Aluminium, zum Beispiel, wird aufgebracht, um die Gate-Elektrode 39 bereitzustellen. Das Aluminium wird auch auf der P Typ Körperbereich aufgebracht, um die Source-Elektrode 40 bereitzustellen. Weiterhin wird Gold auf der freiliegenden Oberfläche des P&spplus; Typ Siliziumsubstrates 33 aufgebracht, um die Anodenelektrode 41 zu bilden. Durch die Wärmebehandlung zum Bilden der besagten Bereiche und Schichten werden dort, wo keine P&supmin; Typ Siliziumschicht 50 vorgesehen ist, Löcher im Siliziumsubstrat 33 in die N&spplus; Typ Siliziumschicht 32 hinein re-diffundieren, so daß eine P Typ Inversionsschicht in N&spplus; Typ Siliziumschichten ausgebildet wird. Ein PN Übergang wird zwischen der P Typ Inversionsschicht und der N&spplus; Typ Siliziumschicht 32 gebildet. Auf diese Weise kann ein MOSFET vom Leitfähigkeitsmodulationstyp hergestellt werden.
  • Gemäß der Erfindung kann das vorhergehend erwähnte Inversionsphänomen durch die Anwesenheit der P&supmin; Typ Schicht unterdrückt werden, so daß das Kontrollieren einer hohen Störstellenkonzentration einfacher ist.
  • Wie oben detaillierter beschrieben kann die Halbleitervorrichtung vom Leitfähigkeitsmodulationstyp dieser Erfindung die Ausschaltzeit definitiv auf ungefähr ein fünftel der einer herkömmlichen Halbleitervorrichtung vom Leitfähigkeitsmodulationstyp reduzieren. Die Verwendung der vorliegenden Halbleitervorrichtung zur Motorsteuerung ist deshalb zu erwarten.
  • Weiterhin, gemäß der Erfindung, ist die Schwierigkeit der Massenproduktion merklich verringert, im Vergleich mit der Verwendung des Dampfphasenzüchtungsverfahrens, wodurch niedrigere Kosten aufgrund der Massenproduktion sichergestellt werden.

Claims (5)

1. Halbleitervorrichtung des Leitfähigkeitsmodulations- Feldeffekttransistortyps vom mit einem Halbleiterkörper (31, 32, 33, 50), der eine erste und zweite Hauptoberflächen aufweist und umfaßt:
einen Halbleiteranodenbereich (33, 50) eines ersten Leitfähigkeitstyps, freiliegend an besagter erster Hauptoberfläche;
eine erste Halbleiterschicht (32) eines zweiten Leitfähigkeitstyps, die eine hohe Störstellenkonzentration aufweist und auf dem besagten Halbleiteranodenbereich (33, 50) angeordnet ist,
einen Halbleiter Drain-Bereich (31) eines zweiten Leitfähigkeitstyps mit einer niedrigeren Dotierungskonzentration, die auf der besagten ersten Halbleiterschicht (32) angeordnet ist und an besagter zweiten Hauptoberfläche freiliegt;
einen Halbleiterkörperbereich (37) des ersten Leitfähigkeitstyps, die in besagtem Halbleiter-Drain-Bereich (31) angeordnet ist und an besagter zweiten Hauptoberfläche freiliegt;
einen Halbleiter-Source-Bereich (38) des zweiten Leitfähigkeitstyps, der in besagtem Halbleiter Körperbereich (37) angeordnet ist und an besagter zweiter Hauptoberfläche freiliegt;
eine Anodenelektrode (41), in Kontakt mit besagtem Halbleiteranodenbereich (33, 50) und aufgebracht auf besagter erster Hauptoberfläche;
eine Source-Elektrode (40), die besagten Halbleiter-Source- Bereich (38) kontaktiert und auf der freiliegenden Oberfläche davon aufgebracht ist;
eine Isolierschicht (35), die auf besagter zweiter Hauptoberfläche auffreiliegenden Oberflächen von besagten Halbleiter Drain-, Körper- und Source-Bereichen (31, 37, 38) aufgebracht ist, wobei die besagten freiliegenden Oberflächen der besagten Halbleiter Drain-, Körper- und Source-Bereiche (31, 37, 38) geschützt sind; und
eine Gate-Schicht (36), die in besagter Isolierschicht (35) gebildet ist, wobei sich die besagte Gate-Schicht sich über den besagten Halbleiter-Körperbereich (37) zwischen besagten Halbleiter Source- und Drain-Bereichen (38, 31) erstreckt,
dadurch gekennzeichnet, daß
besagter Halbleiteranodenbereich (33, 50) eine zweite Halbleiterschicht (50) einschließt, die vom ersten Leitfähigkeitstyp ist und die auf der Seite von der besagten ersten Halbleiterschicht (32) des zweiten Leitfähigkeitstyps angeordnet ist und damit in Kontakt ist, wobei die besagte zweite Halbleiterschicht (50) eine niedrige Dotierungskonzentration aufweist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß besagter Drain-Bereich (31) eine Störstellenkonzentration von kleiner als 1 x 10¹&sup4; cm³ hat, und der Teil (33) des besagten Halbleiteranodenbereichs (33, 50), der nicht in besagter Haibleiterschicht (50) ist, eine Störstellenkonzentration von über 1 x 10¹&sup4; cm&supmin;³ aufweist.
3. Halbleitervorrichtung nach Anspruch 2, wobei besagter Teil (33) des besagten Halbleiteranodenbereichs (33, 50) eine Störstellenkonzentration von über 1 x 10²&sup0; cm&supmin;³ hat.
4. Halbleitervorrichtung nach einem der Ansprüche 1, 2 oder 3, wobei besagte erste Halbleiterschicht (32) eine Dicke von 5 bis 30 µm hat.
5. Verfahren zum Herstellen der Halbleitervorrichtung von einem der Patentansprüche 1 bis 4, das die folgenden Schritte umfaßt:
Erstellen eines ersten Halbleitersubstrates (33, 50) eines ersten Leitfähigkeitstyps und Polieren von ersten und zweiten gegenüberliegenden Oberflächen davon,
Erstellen eines zweiten Halbleitersubstrates (31, 32) eines zweiten Leitfähigkeitstyps und Polieren von ersten und zweiten gegenüberliegenden Oberflächen davon,
wobei besagtes zweites Halbleitersubstrates (31, 32) hat eine erste Halbleiterschicht (32) mit einer hohen Dotierungskonzentration freiliegend an besagter erster Oberfläche des besagten zweiten Halbleitersubstrats (31, 32), und einen Drain-Bereich (31) mit einer niedrigen Dotierungskonzentration, freiliegend an besagter zweiter Oberfläche davon, aufweist; und
wobei besagtes erstes Halbleitersubstrat (33, 50) eine zweite Halbleiterschicht (50) mit einer niedrigen Dotierungskonzentration, freiliegend an besagter zweiter Oberfläche des besagten ersten Halbleitersubstrats (33, 50) umfasst;
mechanisch und eng besagte zweite Oberfläche des besagten ersten Halbleitersubstrats (33, 50) und besagte erste Oberfläche des besagten zweiten Halbleitersubstrats (31, 32) verbinden, wobei ein Halbleiterkörper (31, 32, 33, 50) gebildet wird;
Bilden einer Körperbereich (37) des besagten ersten Leitfähigkeitstyps in besagtem Drain-Bereich, wobei der besagte Körperbereich an besagter zweiter Oberfläche des besagten zweiten Halbleitersubstrats (31, 32) freiliegt;
Bilden eines Source-Bereich (38) des besagten zweiten Leitfähigkeitstyps in besagtem Körperbereich (37), wobei der besagte Source-Bereich an besagter zweiter Oberfläche des besagten zweiten Halbleitersubstrats (31, 32) freiliegt;
Bilden einer Anodenelektrode (41) auf besagter erster Oberfläche von besagtem ersten Halbleitersubstrat (33, 50);
Bilden einer Source-Elektrode (40) auf der freiliegenden Oberfläche von besagtem Halbleiter-Source-Bereich (38);
Bilden einer Isolierschicht (35) auf der freiliegenden Oberfläche der besagten Drain-, Körper- und Source-Bereiche (31, 37, 38), wobei die besagten Halbleiter Drain- Körper- und Source-Bereiche (31, 37, 38) geschützt sind; und
Bilden einer Gate-Schicht (36) in besagter Isolierschicht, wobei die besagte Gate-Schicht über der freiliegenden Oberfläche von besagtem Drain-Bereich (31) gebildet wird und sich zwischen besagten Source- und Drain-Bereichen (38, 31) ausdehnt.
DE3650573T 1985-02-20 1986-02-18 Leitfähigkeitsmodulations-Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired - Lifetime DE3650573T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60030577A JPS61191071A (ja) 1985-02-20 1985-02-20 伝導度変調型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE3650573D1 DE3650573D1 (de) 1996-10-31
DE3650573T2 true DE3650573T2 (de) 1997-03-06

Family

ID=12307706

Family Applications (2)

Application Number Title Priority Date Filing Date
DE8686102047T Expired - Lifetime DE3680352D1 (de) 1985-02-20 1986-02-18 Leitfaehigkeitsmodulations-halbleiteranordnung und verfahren zu ihrer herstellung.
DE3650573T Expired - Lifetime DE3650573T2 (de) 1985-02-20 1986-02-18 Leitfähigkeitsmodulations-Halbleiteranordnung und Verfahren zu ihrer Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE8686102047T Expired - Lifetime DE3680352D1 (de) 1985-02-20 1986-02-18 Leitfaehigkeitsmodulations-halbleiteranordnung und verfahren zu ihrer herstellung.

Country Status (4)

Country Link
US (1) US5128277A (de)
EP (2) EP0406916B1 (de)
JP (1) JPS61191071A (de)
DE (2) DE3680352D1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633536B2 (ja) * 1986-11-05 1997-07-23 株式会社東芝 接合型半導体基板の製造方法
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
JPH0691263B2 (ja) * 1988-10-19 1994-11-14 株式会社東芝 半導体装置の製造方法
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
JPH07263721A (ja) * 1994-03-25 1995-10-13 Nippondenso Co Ltd 半導体装置及びその製造方法
JP2002507058A (ja) * 1998-03-09 2002-03-05 ハリス コーポレイション 低温直接ボンディングにより形成可能な装置
US6274892B1 (en) 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
JP3906076B2 (ja) * 2001-01-31 2007-04-18 株式会社東芝 半導体装置
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3312880A (en) * 1962-12-12 1967-04-04 Sylvania Electric Prod Four-layer semiconductor switching device having turn-on and turn-off gain
US3324359A (en) * 1963-09-30 1967-06-06 Gen Electric Four layer semiconductor switch with the third layer defining a continuous, uninterrupted internal junction
DE1514727A1 (de) * 1965-09-30 1969-06-19 Schaefer Dipl Phys Siegfried Herstellung von pn-UEbergaengen durch plastische Verformung von Halbleitern
US3659334A (en) * 1970-10-13 1972-05-02 Rca Corp High power high frequency device
JPS4843590A (de) * 1971-10-04 1973-06-23
DE2926734C2 (de) * 1979-07-03 1982-09-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Thyristor mit einem durch plastische Verformung erzeugten pn-Übergang und Verfahren zu einer Herstellung
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
US4383268A (en) * 1980-07-07 1983-05-10 Rca Corporation High-current, high-voltage semiconductor devices having a metallurgical grade substrate
SE8107136L (sv) * 1980-12-02 1982-06-03 Gen Electric Styrelektrodforsedd likriktaranordning
US4587713A (en) * 1984-02-22 1986-05-13 Rca Corporation Method for making vertical MOSFET with reduced bipolar effects
EP0161740B1 (de) * 1984-05-09 1991-06-12 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleitersubstrates
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
JPH0770474B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 化合物半導体装置の製造方法
US4639754A (en) * 1985-02-25 1987-01-27 Rca Corporation Vertical MOSFET with diminished bipolar effects
JPS6350013A (ja) * 1986-08-20 1988-03-02 Meidensha Electric Mfg Co Ltd 半導体素子の製造方法
JP2579979B2 (ja) * 1987-02-26 1997-02-12 株式会社東芝 半導体素子の製造方法

Also Published As

Publication number Publication date
DE3650573D1 (de) 1996-10-31
EP0406916A2 (de) 1991-01-09
US5128277A (en) 1992-07-07
DE3680352D1 (de) 1991-08-29
EP0406916B1 (de) 1996-09-25
EP0192229A2 (de) 1986-08-27
EP0192229A3 (en) 1987-03-25
JPS61191071A (ja) 1986-08-25
EP0406916A3 (en) 1991-08-28
EP0192229B1 (de) 1991-07-24
JPH0544835B2 (de) 1993-07-07

Similar Documents

Publication Publication Date Title
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE69507284T2 (de) Halbleiter mit einem träger auf dem ein substrat mit einem halbleiter-element mittels einer klebeschicht und ein leiterbahn-muster befestigt sind
DE19731495C2 (de) Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE2745857C2 (de)
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3650573T2 (de) Leitfähigkeitsmodulations-Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE2553838A1 (de) Verfahren zur herstellung von anreicherungs-feldeffekttransistoren
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3016749A1 (de) Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2453279C3 (de) Halbleiteranordnung
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE112006001280T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)