DE2128884A1

DE2128884A1 - Verfahren zum Herstellen von Halbleiterbauteilen

Info

Publication number: DE2128884A1
Application number: DE19712128884
Authority: DE
Inventors: Edward Joseph Cranbury; Scott jun. Joseph Hurlong Princeton; N.J. Boleky (V.St.A.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1970-09-14
Filing date: 1971-06-11
Publication date: 1972-03-23
Also published as: FR2106484A1; CA937337A; US3749614A; FR2106484B1; JPS5040989B1; GB1343334A

Description

Dipl.-lng. H. Sauerland · Dr.-lng. R. König ■ Dipl.-ing. K. Bergen

Patentanwälte · 4ooo Düsseldorf · Cecilienallee 76 · Telefon 43Ξ7 3Ξ

Unsere Akte: 26 702 9. Juni 1971

RCA Corporation, 30 Rockefeller Plaza, New York, N₀Y. 10020 (V.St.A.)

"Verfahren zum Herstellen von Halbleiterbauteilen"

Die vorliegende Erfindung bezieht sich auf die Herstellung von Halbleiterbauteilen, insbesondere von Bauteilen integrierter Schaltungen mit Feldeffekttransistoren unterschiedlichen Leitfähigkeitstyps.

Bestimmte Arten von Bauteilen.integrierter Schaltungen besitzen mehrere Feldeffekttransistor-Komponenten, von denen jede aus einer zwischen einer Gate-Elektrode und einem Halbleiter-Channel-Bereich angeordneten Isolationsschicht besteht, wobei die Elektrode und der Channel-Bereich genau aufeinander ausgerichtet sind. In manchen Fällen ist es erwünscht, daß verschiedene dieser Komponenten Feldeffekttransistoren mit P-Leitfähigkeits-Channel besitzen, während andere Komponenten auf demselben Substrat Feldeffekttransistoren mit N-Leitfähigkeits-Channel aufweisen. Bauteile, die Transistoren von solch unterschiedlichem Leitfähigkeitstyp aufweisen, werden auch "komplementäre" Bauteile genannt.

Ein kürzlich vorgeschlagenes Verfahren zum Herstellen solcher Bauteile besteht darin, daß auf einem Substrat mit Abstand voneinander Inseln aus mäßig dotiertem Halbleitermaterial angeordnet werden, wobei verschiedene der Inseln von unterschiedlichem Leitfähigkeitstyp sind. Auf Teilen der

2Ö9813/1S38

Inseln werden Sockel angeordnet, die aus einer ersten Schicht undotiertem, isolierendem Material bestehen, das mit einer zweiten Schicht undotiertem Halbleitermaterial überzogen wird« Die Inseln einschließlich der Sockel werden mit Fest-Fest-Diffusionsschichten überzogen, deren Dotierungsfremdatome gleichzeitig in die verschiedenen darunterliegenden Schichten getrieben werden, um sowohl die verschiedenen Source- und Drain-Bereiche der Feldeffekttransistoren als auch die Gate-Elektroden zu bilden,.

Ein Nachteil dieses Verfahrens besteht darin, daß die gleichzeitige Diffusion zum Bilden der verschiedenen Bereiche und Gate-Elektroden den Prozeß auf die Anwendung bestimmter Techniken und Materialien beschränkt, von denen sich herausgestellt hat, daß einige hinsichtlich der herzustellenden Bauteile nicht völlig befriedigend sind. ,

Außerdem ist es manchmal erwünscht, verschiedene der Inseln durch Anschlüsse miteinander zu verbinden, wobei die Anschlüsse aus einer Schicht hochdotiertem Halbleitermaterial bestehen, das durch eine Isolationsschicht abgedeckt ist. Dabei hat sich herausgestellt, daß das bisherige Verfahren zum Bilden der isolierenden Schicht dazu neigt, die zuvor hergestellten Komponenten nachteilig zu beeinflussen.

Mit der Erfindung, die im folgenden anhand der einige bevorzugte Ausführungsbeispiele darstellenden Zeichnungen näher erläutert wird, werden die zuvor aufgezeigten Nachstelle behoben. In den Zeichnungen zeigens

Fig« 1 bis 6 Querschnitte durch ein erfindungsgemäß hergestelltes Werkstück, wobei die verschiedenen Figuren aufeinander folgende Herstellungsschritte darstellen;

Fig. 7 eine Draufsicht auf das Werkstück gemäß Fig. 6·,

209813/1S38

Fig. 8 bis 12 nachfolgende Verfahrensschritte bei der Herstellung des Werkstücks;

Fig. 13 eine Draufsicht auf das Werkstück gemäß Fig_e 12, zu einem späteren Herstellungszeitpunkt;

Fig, 14 bis 19 Querschnitte durch ein nach einem weiteren, bevorzugten Verfahren der Erfindung hergestelltes Werkstück, in verschiedenen Herstellungsstadien_e

Ein bevorzugtes Verfahren der Erfindung geht gemäß Fig. 1 von einem Werkstück aus, das aus einem dielektrischen Substrat 12 mit einer ersten Schicht 14 aus Halbleitermaterial besteht, die von einer Schicht 16 aus dielektrischem Material bedeckt ist. Die Halbleiterschicht 14 kann aus Silizium, Germanium, Siliziumkarbid, verschiedenen III-V-Verbindungen od.dgl. bestehen. Im vorliegenden Fall ist Silizium verwendet worden, wobei die Schicht 14 eine Dicke von 1 Mikron, einen spezifischen Widerstand von 1,0 Ohm χ cm besitzt und N-Leitfähigkeit aufweist,,

Das Substrat 12 kann aus irgendeinem der vielen Materialien bestehen, auf denen die verschiedenen Halbleitermaterialien aufgebracht werden können. Beispiele geeigneter Substratmaterialien sind Saphir, Spinell, Diamant und Siliziumkarbid. Im·vorliegenden Fall wird Saphir verwandt.

Die Schicht 16 beinhaltet die Gate-Isolierschicht eines der auf dem Substrat 12 herzustellenden Feldeffekttransistoren und kann aus Siliziumdioxyd, Siliziumnitrid, Aluminiumoxyd öd.dgl. bestehen. Wenn die Schicht 14 aus Silizium besteht, wird für die Schicht 16 vorzugsweise Siliziumdioxyd verwendet, das durch bekannte thermische Aufwachsverfahren hergestellt wird. Im vorliegenden Fall hat die Schicht 16 eine Dicke von 1000 8, Obgleich die Schicht 16 · aus Siliziumdioxyd auch durch bekannte Abscheidungsverfahren hergestellt werden könnte, hat sich herausgestellt,

209813/1S38

daß nach dem thermischen Aufwachsverfahren hergestellte Siliziumdioxydschichten hinsichtlich des BetriebsVerhaltens von entsprechend hergestellten Feldeffekttransistoren überlegen sind«

Die zwei Schichten 16 und 14 werden dann beispielsweise mittels bekannter fotolithografischer Techniken so bearbeitet, daß eine rechteckige erste Insel 18 (Fig. 2 und 7) auf dem Substrat 12 entsteht„

line Schicht 20 (Fig_e 3) aus Halbleitermaterial, z.B. SiIizium mit einem spezifischen Widerstand von 1 Ohm χ cm und P-Leitfähigkeit, wird dann in einer Dicke von 1 Mikron auf das Werkstück gebracht und mit einer Maskierschicht 22 aus beispielsweise thermisch aufgewachsenem Siliziumdioxyd beschichtet. Sodann werden die beiden Schichten 22 und 20 unter Zuhilfenahme bekannter fotolithografischer Techniken zu einer zweiten, rechteckigen Insel 26 (bestehend aus den beiden Schichten 20 und 22) und zwei die zuvor hergestellte Insel 18 abdeckenden Schichten 20 und 22 begrenzt.

Der nächste Schritt besteht darin, eine Schicht 28 (Fig„ 5) aus hochdotiertem Halbleitermaterial, z*B. Silizium des N-Leitfähigkeitstyps mit einem spezifischen Widerstand von 0,001 0hm χ cm und einer Dicke von 1 Mikron aufzubringen. Diese Schicht wird dann unter Benutzung bekannter fotolithografischer Verfahren so begrenzt, daß, wie in den Fig_e 6 und 7 dargestellt ist, eine dritte Insel 30 und eine Abdeckschicht 28 über der Insel 26 entsteht. Während dieser Behandlung der Schicht 28 dient die in Fig. 5 dargestellte Oxydschicht 22 als Maskierschicht, um die darunter gelegene Insel 18 unbeschädigt zu halten, nachdem die Schicht 28 in dieser Weise fertiggestellt ist, wird die Schicht 22 beispielsweise durch einen Ätzprozeß entfernt (Fig. 6).

Wie nachfolgend beschrieben, werden die zwei Inseln 18 und

209813/1S38

26 für die Herstellung von Feldeffekttransistoren benutzt, während die dritte Insel 30- als elektrische Verbindung zwischen verschiedenen Komponenten des Bauteils Verwendung findet. Obwohl nur drei Inseln dargestellt sind, werden bei der tatsächlichen Fabrikation in der Praxis eine große Anzahl von Inseln hergestellt, deren Zahl, Größe und Form von der Art des Bauteils abhängt, das hergestellt wird.

Danach wird die dritte Insel 30 mit einer Schicht 32 (Fig. 8) versehen, die gute elektrische Eigenschaften besitzt, wozu sich beispielsweise Siliziumdioxyd, Siliziumnitrid od.dgl. eignet. Vorzugsweise wird die Schicht 32 durch thermisches Wachsen hergestellt, um eine relativ dichte und chemisch reine Schicht aus Siliziumdioxyd zu erhalten, die einen elektrischen Isolator hoher Qualität darstellt. Die Schicht 32 hat eine Dicke von 5000 A₀ Während der Herstellung werden die Siliziumschichten 20 und 28 der Inseln 18 bzw. 26 ebenfalls mit einer Siliziumdioxydschicht versehen, wie dies aus Fig. 8 hervorgeht.

Von besonderer Bedeutung - der Grund dafür wird im folgenden noch angegeben - ist die Tatsache, daß die durch thermisches Wachsen hergestellte Schicht 32 vor der Bildung der Source- und Drain-Bereiche der verschiedenen gegebenenfalls herzustellenden Transistoren gebildet wird.

Danach werden unter Verwendung bekannter fotolithografischer Techniken die drei Schichten 32, 20 und 16 der Insel 18 und die drei Schichten 32, 28 und 22 der Insel 26 in ihren Abmessungen begrenzt, wodurch zwei Sockel 36 und 38 (Fig. 9) auf Bereichen der Inseln 18 bzw. 26 entstehen. Der Sockel 36 umfaßt die Schicht 20 aus Silizium des P-Leitfähigkeitstyps, die zwischen den beiden Schichten und 32 aus Siliziumdioxyd eingebettet ist. Der Sockel 38 enthält die Schicht 28 aus Silizium des N-Leitfähigkeitstyps, die ihrerseits zwischen den beiden Siliziumdioxyd-

209813/1538

schichten 32 und 22 eingebettet ist. Sodann wird wieder unter Verwendung bekannter fotolithografischer Techniken die Oxydschicht 32 des zur Insel 18 gehörenden Sockels 36 entfernt, um nachfolgend beschriebenes Dotieren der darunterliegenden Schicht 20 zu erlauben. Eine Öffnung 41 (Fig. 9) wird in der die Insel 30 bedeckenden Schicht 32 hergestellt, um einen bestimmten Teil der Oberfläche der Schicht 28 freizulegen.

In einer nachfolgenden Reihe von Herstellungsschritten, von denen in Fig. 10 nur die Ergebnisse dargestellt sind, wird das Werkstück mit einer 1500 2. dicken Schicht 42 aus Siliziumdioxyd überzogen, das eine hohe Dichte, z.B„ ungefähr 1 χ 10²⁰ Atome/cm^, von Störstellen des P-Leitfähigkeitstyps aufweist, z.B. Boratome. Die Schicht 42 wird derart begrenzt, daß sie die Insel 18 bedeckt. Außerdem wird das Werkstück mit einer 1500 8. dicken Schicht 44 aus Siliziumdioxyd überzogen, das eine hohe Störstellendichte, z.B. 1 χ 10 Atome/cm , des N-Leitfähigkeitstyps, z.B. Phosphorfremdatome, besitzt und so begrenzt wird, daß sie die Inseln 26 bedeckt. Bekannte Aufbring- und fotolithografische Techniken können zur Durchführung dieser Verfahrensschritte benutzt werden,

Die Schichten 42 und 44 stellen Fest-Fest-Dotierquellen für verschiedene Teile der aus den Inseln 18 und 26 herzustellenden Feldeffekttransistoren dar.

Als nächstes wird das Werkstück in einer inerten· Atmosphäre, z.B. Argon, auf 1100⁰C erhitzt, um die Fremdatome in den Schichten 42 und 44 in die verschiedenen von diesen Schichten abgedeckten Materialien zu treiben. Das Ergebnis die_T ses Verfahrensschrittes ist in Fig. 11 dargestellt.

Aufgrund der P-Fremdatome in der die Insel 18 überdeckenden Schicht 42 wird die Schicht 20 des Sockels 36, die ur-

209813/1538

_ V —

sprünglich aus Material relativ niedriger P-Leitfähigkeit bestand, in relativ hohe (P+)-Leitfähigkeit umgewandelt, z.B. mit einem spezifischen Widerstand von ungefähr 0,01 Ohm χ cm. Diese Schicht wird im folgenden mit 20' bezeichnet. Die Diffusion der P-Fremdatome in den Bereich 46 der N-leitenden Schicht 14 unterhalb des Sockels 36 der Insel 18 wird größtenteils durch das Vorhandensein der Siliziumdioxydschicht 16 verhindert, die bekanntermaßen eine wirkungsvolle Diffusionsschranke darstellt.

Die Diffusion von P-Fremdatomen aus der Schicht.42 in die beiderseits über den Sockel 36 der Insel 18 hinausragende Schicht 14 führt zu zwei Bereichen 58 und 50 mit P-Leitfähigkeit von z.B. ungefähr 0,01 0hm x cm.

Die sich daraus ergebende Struktur, die aus zwei P-Bereichen 48 und 50 auf gegenüberliegenden Seiten eines N-+Bereiches 46, einer die Oberfläche des Bereichs 46 abdeckenden Siliziumdioxydschicht 16 und einer oberhalb des Bereichs befindlichen hochdotierten Schicht 20' mit niedrigem elektrischem spezifischen Widerstand besteht, führt zu einem Feldeffekttransistor des P-MOS-Typs, d.h. zu einem Bauteil, das Source- 48 und Drain-Bereiche 50 des P(+)-Leitfähigkeitstyps und eine zwischen der Gate-Elektrode 20' und dem Channel-Bereich 46 angeordnete Oxydschicht 16 aufweist.

In gleicher Weise führt die Diffusion von N-Fremdatomen aus der die Insel 26 bedeckenden Schicht 44 zur Bildung eines N-MOS-Bauteils, d.h. eines Bauteils mit einem Source-Bereich 54 mit N(+)-Leitfähigkeit, einem Channel-Bereich mit P-Leitfähigkeit, einem Drain-Bereich 58 mit N(+)-Leitfähigkeit und einer Gate-Elektrode 28 mit N(+)-Leitfähigkeit. Da die Gate-Elektrodenschicht 28 nach ihrer Herstellung zunächst aus einem Material hoher Leitfähigkeit be- . stand, ist eine Diffusion von Fremdatomen aus dem Dotierschichtbereich 44 in die Schicht 28 nicht erforderlich.

209813/1538

Daraus erklärt sich, weshalb die Oxyd-Maskierschicht 32 von der Insel 26 nicht entfernt wurde.

Die Tatsache, daß die Gate-Schicht 28, aus der eine Gate-Elektrode und die Insel 30 hergestellt we-rden, bei ihrem ursprünglichen Aufbringen hochdotiert ist, hat besondere Bedeutung. Zum Beispiel bestehen bei den bekannten, eingangs beschriebenen Herstellungsverfahren die' Schichten, aus denen die Gate-Elektroden und Verbindungsinseln hergestellt werden, aus undotiertem Silizium, wenn sie aufgebracht werden, und werden danach gleichzeitig durch Pest-Fest-Diffusionsverfahren aus über den Silizium-Gate-Elektroden angeordneten, hochdotierten Siliziumdioxydschichten dotiert. Die thermisch gewachsenen Isolationsschichten werden sodann auf den Verbindungsinseln aufgebracht. Ein Nachteil dieser Verfahrensweise besteht darin, daß die während des thermischen Oxyd-Wachsprozesses angewandten hohen Temperaturen leicht zu zusätzlicher, nicht unerheblicher Diffusion der die Leitfähigkeit bestimmenden, in den zuvor hergestellten Source- und Drain-Bereichen der Transistoren vorhandenen Fremdatome führen. Das bedeutet, daß die die Leitfähigkeit bestimmenden Fremdatome in diesen Bereichen dazu veranlaßt werden, seitlich in die Channel-Bereiche zwischen den Source- und Drain-Bereichen zu diffundieren, wodurch die Breite der Channel-Bereiche reduziert wird, was zu einem Überlappen der Gate-Elektroden mit den Source- und Drain-Bereichen führt„ Ein solches Überlappen ist bekanntermaßen unerwünscht, da es die Leistungsfähigkeit des Bauteils bei hohen Frequenzen reduziert.

Mit der vorliegenden Erfindung wird dieser Nachteil im wesentlichen durch die Maßnahme behoben, daß die Verbindungsinseln 30 zum Zeitpunkt ihres ursprünglichen Aufbringens einen niedrigen spezifischen Widerstand aufweisen und im Gegensatz zu dem bekannten Verfahren kein zusätzliches Do-

20981 3/1538

tieren während des Dotierens von Source- und Drain-Bereichen "benötigen. Damit kann, 'die thermisch gewachsene Oxydschicht 32 vor der Herstellung der Source- und Drain-Bereiche angebracht werden, und zwar zu einer Zeit, zu der die angewandten hohen Temperaturen keinen nachteiligen Einfluß ausüben.

Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß mit den bisher bekannten Verfahren die einzige Möglichkeit zum Einbringen von N-Fremdatomen mit Hilfe einer Festdiffusion aus einer entsprechenden Schicht darin bestand, die Diffusionsquellenschicht mit Phosphor zu dotieren. Phosphor hat jedoch,eine sehr hohe Diffusionsgeschwindigkeit. Ein bei der Verwendung von Phosphor von den Erfindern festgestelltes Problem besteht darin, daß Phosphor aufgrund seiner hohen Diffusionsgeschwindigkeit die Gate-Elektrodenschicht, in der die Dotierung gewünscht wird, passiert, und zwar in und durch die darunterliegende Oxydschicht. Dies ist jedoch unerwünscht, da es zu einem ungewollten Dotieren der darunterliegenden Schichten führt. Gemäß der vorliegenden Erfindung wird die Gate-Elektrodenschicht, die N+ dotiert sein soll, epitaxial mit der gewünschten Leitfähigkeitscharakteristik aufgebracht, wobei Arsen als Dotiermittel verwendet wird. Arsen hat eine niedrige Diffusionsgeschwindigkeit, wodurch das Problem des ungewünschten Dotierens der unterhalb der Schicht 28 liegenden Schichten während der darauf folgenden Herstellungsstufen vermieden wird.

Bor, das als P-Fremdstoff einer Fest-Fest-Diffusionsquellenschicht, z.B. der die Insel 18 bedeckenden Schicht 42, verwendet werden kann, hat eine niedrige Diffusionsgeschwindigkeit, wodurch während des Dotierens der Schicht 20 mittels der Schicht 42 kein unerwünschtes Dotieren der darunterliegenden Schicht eintritt.

209 813/1538

Um das Bauteil fertigzustellen, werden die Dotierschichten 42 und 44 beispielsweise durch Ätzen mit gepufferter Flußsäure entfernt und eine Isolierschicht 60 (Fig. 12), beispielsweise aus Siliziumdioxyd mit einer Dicke von 1000 S, auf den freiliegenden Siliziumbereichen der Inseln 18 und 26 aufgebracht.

Danach werden verschiedene Öffnungen 62 in den Oxydschichten 60 vorgesehen, wodurch gemäß Fig. 12 Oberflächenabschnitte der verschiedenen Source- und Drain-Bereiche der Transistoren der Inseln 18 und 26 sowie Oberflächengebiete jeder Gate-Elektrode 20' und 28 freigelegt werden. Eine Metallschicht, Z₀B. mit einer Dicke von 1 Mikron, wird als nächstes auf das Werkstück und in Kontakt mit den verschiedenen freiliegenden Oberflächenabschnitten gebracht. Die Metallschicht wird dann durch bekannte Verfahren derart begrenzt, daß die in Fig. 13 dargestellten elektrischen Verbindungen für das Bauteil entstehen. Gemäß der Darstellung wird die längliche Insel 30 als eine Schaltungsverbindung zwischen verschiedenen Komponenten auf dem Substrat 12 verwendet, z.B. zwischen dem Drain-Bereich 58 des Transistors der Insel 26 und der Gate-Elektrode 20» des Transistors der Insel 18. Die dicke Isolierschicht 32 (Fig. 12), die die leitende Schicht 28 der Insel 30 abdeckt, erlaubt es, andere Verbindungen 64 über die Insel 30 verlaufen zu lassen, ohne daß ein Kurzschluß zwischen den Verbindungen hergestellt wird.

Eine Modifikation des zuvor beschriebenen Verfahrens wird nachfolgend angegeben.

Dieses modifizierte Verfahren beginnt gemäß dem zuerst beschriebenen Verfahren bis zu dem in Fig. 2 dargestellten Werkstück, das dann aus dem Substrat 12 mit einer Insel 18 der N-Leitfähigkeit besteht, die mit einer Maskierschicht 16 aus beispielsweise Siliziumdioxyd bedeckt ist. Während

209813/1538

jedoch die Maskierschicht 16 beim ersten Verfahren die Gate-Isolierschicht des aus der Insel 18 herzustellenden Transistors darstellt und, wie zuvor beschrieben, deshalb aus einem thermisch gewachsenen Oxyd besteht, wird die Maskierschicht 16 im modifizierten Verfahren nachfolgend, wie unten beschrieben, entfernt, und besteht vorzugsweise aus einem niedergeschlagenen Oxyd, Es hat sich herausgestellt, daß die Anwendung von Siliziumdioxyd-Niederschlagsverfahren, die im Vergleich zu Siliziumdioxyd-Auf wachsverfahren bei niedrigen Temperaturen durchzuführen sind, im Hinblick auf ihren Einfluß auf die elektrischen' Eigenschaften des fertigen Bauteils vorzuziehen sind. Dies liegt vermutlich daran, daß die elektrischen Eigenschaften von Siliziumfilmen, die im direkten Kontakt auf Saphirsubstrate aufgebracht werden, einheitlicher und von Bauteil zu Bauteil reproduzierbarer sind, wenn das Substrat vor dem Aufbringen der Siliziumfilme nicht auf hohe Temperaturen in einer oxydierenden Atmosphäre erhitzt wurde.

Danach wird eine Schicht 80 (Fig. 14) aus Silizium des P-Typs mit 1 Ohm χ cm und einer Dicke von 1 Mikron auf das Werkstück gebracht und so begrenzt, daß eine zweite Insel 81 entsteht, wie dies in Fig. 15 dargestellt wird. Wie aus dieser Figur hervorgeht, werden beide Schichten 16 und 80 (Fig. 14), die die Insel 18 bedecken, entfernt. Dies wird im Gegensatz zu dem zuerst beschriebenen Verfahren, bei dem gemäß Fig. 4 die Oxydschicht 20 und die Schicht 16 des P-Leitfähigkeitstyps auf der Insel 18 belassen werden, beim nunmehr beschriebenen Verfahren deshalb getan, weil die Oxydschicht 16 kein thermisch gewachsenes Oxyd ist und deshalb vorzugsweise gegebenenfalls durch ein thermisch gewachsenes Oxyd ersetzt wird.

Solch eine thermisch gewachsene Oxydschicht 82 (Fig·. 16) ' wird als nächstes auf beiden Inseln 18 und 81 angebracht, wobei die Schichten 82 eine Dicke von 1000 S besitzen. Da

209813/1538

die Inseln 18 und 81, aus denen Transistorkomponenten hergestellt werden sollen, sich nun bereits auf dem Substrat 12 befinden, hat die hohe Temperatur, die zum Herstellen der Schicht 82 angewendet wird, nur geringen nachteiligen Einfluß auf die Reproduzierbarkeit des Bauteils.

Bei einem anderen nicht dargestellten erfindungsgemäßen Verfahren können die zwei Schichten 18 und 81 durch Aufbringen einer einzigen Schicht aus beispielsweise P-leitendem Silizium auf dem Substrat und nachfolgendes Begrenzen der Schicht zum Bilden der P-leitenden Inseln hergestellt werden, wonach unter Benutzung bekannter Dotier- und Maskiertechniken eine der Inseln so dotiert wird, daß sie die gewünschten Leitfähigkeitscharakteristiken erhält.

Um in dem modifizierten Verfahren fortzufahren, wird nunmehr eine Schicht 84 (Fig. 17) aus mit Arsen hochdotiertem Silizium der N-Leitfähigkeit, z.B. mit einer Leitfähigkeit von 0,001 Ohm χ cm'und einer Dicke von 1 Mikron, auf das Werkstück gebracht. Die dotierte Schicht 84 wird mit einer Schicht 86 aus Siliziumdioxyd einer Dicke von ungefähr 3000 S versehen. Mit bekannten fotolithografischen Verfahren werden sodann die beiden Schichten 84 und 86 derart begrenzt, daß die in Fig. 17 dargestellte Struktur entsteht. Danach besitzt die Insel 81 nunmehr eine abdeckende Schicht 84 aus Silizium des N-Leitfähigkeitstyps, die ihrerseits mit einer Schicht 86 aus Siliziumdioxyd bedeckt ist. Außerdem ist eine Insel 88 gebildet worden, die aus einer Schicht 84 aus N-leitendem Silizium besteht, die von einer Siliziumdioxydschicht 86 bedeckt ist.

Danach wird die zuletzt beschriebene Folge von Verfahrensschritten wiederholt, wobei diesmal eine Schicht 92 (Fig.18) aus mit Bor dotiertem P-leitendem Silizium benutzt wird, die eine Leitfähigkeit von 0,005 0hm χ cm und eine Dicke von 1 Mikron besitzt. Die Schicht 92 wird mit einer SiIi-

209813/1538

ziumdioxydschicht 94 von 5000 % Dicke belegt. Diese beiden Schichten werden dann derart behandelt, daß die in Fig. dargestellte Struktur entsteht. Demgemäß ist nunmehr die Insel 18 mit einer P-leitenden Schicht 92 abgedeckt, die ihrerseits mit einer Oxydschicht 94 belegt ist. Ein Teil der Insel 88 ist in gleicher Weise mit einer P-leitenden Siliziumschicht 92 bedeckt, auf der sich die Oxydschicht 94 befindet. Zusätzlich wurde auf dem Substrat eine neue Insel 100 gebildet, die aus einer ,.P-leitenden Siliziumschicht 92 besteht, die ihrerseits durch die Siliziumdioxydschicht 94 bedeckt ist.

Durch eine weitere Reihe von Verfahrensschritten, von denen in Fig. 19 lediglich das Ergebnis dargestellt ist, wird das Werkstück einem thermischen Siliziumdioxyd-Aufwachsprozeß ausgesetzt, um die niedergeschlagenen Oxyde 86 und 94 zu verdichten und die Seiten der Siliziumschichten 84 und 92 der Inseln 88 und 100 mit einer thermisch gewachsenen Siliziumdioxydschicht 102 zu versehen. Die Schichten 82, 92 und 94 der Insel 18 und die Schichten 82, 84 und der Insel 81 werden sodann gemäß Fig. 19 derart begrenzt, daß Gate-Elektroden 92, 84 sowie Channel-Oxydschichten 82 der aus den Inseln 18 und 81 herzustellenden Transistoren entstehen. Während dieser letzten Behandlurigsstufe ist es vorteilhaft, Kontaktöffnungen 104 vorzusehen, die die Schichten 92 der Inseln 88 und 100 freilegen. Außerdem wird eine weitere, in Fig. 19 nicht dargestellte Kontaktöffnung hergestellt, die die Schichten 84 der Insel 88 freilegt.

Wie im zuerst beschriebenen Verfahren wird im nunmehr beschriebenen Verfahren die Herstellung der Isolierschichten 102, die die Verbindungsinseln 80 und 100 bedecken, vor dem Ausbilden der Source- und Drain-Bereiche der verschiedenen aus den Inseln 18 und 81 herzustellenden Transistoren vorgenommen, wodurch ein seitliches Diffundieren der zum

209813/15 38

Herstellen dieser Bereiche verwendeten Fremdatome vermieden wird. - .

Das in Fig. 19 dargestell-te Werkstück befindet sich nunmehr in einem Herstellungszustand, der dem des in Fig. dargestellten, nach dem zuerst beschriebenen Verfahren hergestellten Werkstück ähnlich ist_o Die zur Vervollständigung des nach dem zuerst beschriebenen Verfahren hergestellten Werkstücks gemäß Fig. 9 folgenden Verfahrensschritte können,auch zur Fertigstellung des vorliegenden Werkstücks benutzt werden. Das heißt, auf jeder der Insein 18 und 81 werden Dotierquellenschichten vorgesehen und die in diesen Schichten enthaltenen Fremdatome in die Inseln getrieben, um die Source- und Drain-Bereiche der Transistoren zu bilden» Ein Dotieren der Gate-Elektroden 92 und 84 der Transistoren der Inseln 18 bzw. 81 ist nicht notwendig, da diese Schichten bereits bei ihrer Herstellung die gewünschten Leitfähigkeitscharakteristiken besaßen,, Dadurch .wird das mit der Verwendung von Phosphor als Dotiermittel verbundene, zuvor beschriebene Problem vermieden. Die Dotierquellenschichten werden" dann entfernt, Oxydschutzschichten werden auf beiden Inseln 18 und 81 aufgebracht, Öffnungen werden in den verschiedenen Oxydschichten der Inseln 18 und 81 vorgesehen, um leitende Bereiche davon freizulegen, und eine Metallschicht wird auf dem Werkstück abgeschieden und begrenzt, um die gewünschten Verbindungen zu den verschiedenen Bauteilkomponenten herzustellen«,

Die Insel 88 besitzt zwei isolierte Verbindungen, von denen eine aus der leitenden Schicht 84 und die andere aus der leitenden Schicht 92 besteht. Getrennte öffnungen werden, wie zuvor beschrieben, vorgesehen, um sowohl die Schicht 84 als auch die Schicht 92 freizulegen, wodurch getrennte elektrische Verbindungen zu jeder der beiden

209813/1538

Schichten 84 und 92 hergestellt werden können.

Obwohl die Erfindung anhand eines Werkstücks beschrieben wurde, bei dem ein Substrat aus isolierendem Material verwendet wird, kann das Substrat auch aus einem Halbleitermaterial bestehen, z.B. Silizium, Germanium od.dgl. Beim Verwenden eines Substrats aus Halbleitermaterial anstelle des Aufbaues erhabener, aufgebrachter Inseln auf der Oberfläche des Substrats, wie dies anhand der Zeichnungen beschrieben wurde, werden Inselbereiche unterschiedlicher Leitfähigkeitscharakteristiken als eindiffundierte Bereiche hergestellt, die in der Nähe der Oberfläche des Substrats in das Halbleitermaterial eingebettet sind. Diese Bereiche werden dann erfindungsgemäß so behandelt wie die verschiedenen Inseln 18, 26 und 81 der zuvor beschriebenen und in den beigefügten Zeichnungen dargestellten Ausführungsbeispiele der Erfindung, um die gewünschten Ergebnisse zu erzielen. Dabei werden allerdings die verschiedenen Verbindungsinseln, beispielsweise die in den beschriebenen Ausführungsbeispielen mit 30, 88 und 1Ό0 bezeichneten Inseln, auf der Oberfläche, des Halbleitersubstrats geformt und, um eine elektrische Isolation zwischen den Verbindungsinseln und dem Substrat zu erhalten, eine isolierende Schicht, beispielsweise aus Silizium-Dioxyd, unterhalb der Verbindungsinseln auf der Oberfläche des Halbleitersubstrats vorgesehen.

209813/1538

Claims

RCA Corporation, 30 Rockefeller Plaza, New York, N₀Y. 10020 (V.St.A.)

Patentansprüche: ·

1.^Verfahren .zum Herstellen eines Halbleiterbauteils, d a ^s— d urch gekennzeichnet, daß erste und zweite, mit Abstand voneinander angeordnete Inseln aus dotiertem Halbleitermaterial auf einem Substrat aufgebaut werden,, daß eine erste Schicht aus dielektrischem Material auf gewissen Teilen der ersten Inseln und eine zweite Schicht aus dotiertem Halbleitermaterial auf der ersten Schicht vorgesehen werden, daß eine dritte Schicht aus einem Material, das Leitfähigkeit bestimmende Fremdatome besitzt, auf einem anderen Teil der ersten Inseln vorgesehen wird, daß die zweiten Inseln mit einer isolierenden Schicht versehen werden, und daß danach die Fremdatome der dritten Schicht in die von ihr bedeckten Teile getrieben werden, um diese Teile selektiv zu dotieren.

2. Verfahren nach. Anspruch 1, dadurch gekennzeichnet, daß die erste Insel vor der zweiten Insel hergestellt und die zweite Insel als Teil des die zweite Schicht ausbildenden Verfahrensschrittes entsteht„

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf dem Substrat eine dritte Insel aus Halbleitermaterial mit einem Leitfähigkeitstyp, der dem der ersten Insel entgegengesetzt ist, hergestellt wird, daß eine vierte Schicht aus dielektrischem Material auf einem Teil der dritten Insel vorgesehen wird, daß die vierte Schicht mit einer fünften Schicht aus Halbleitermaterial versehen wird, wobei die fünfte Schicht

209813/1538

einen Leitfähigkeitstyp besitzt, der dem der zweiten Schicht entgegengesetzt ist, daß eine sechste Schicht auf einem anderen Teil der dritten Schicht vorgesehen wird, wobei die sechste Schicht Fremdatome enthält, die einen Leitfähigkeitstyp erzeugen, der dem durch die in der dritten Schicht enthaltenen Fremdatome erzeugten entgegengesetzt ist, und daß die Fremdatome der sechsten Schicht in den von ihr bedeckten Teil getrieben werden, um diesen Teil selektiv zu dotieren.

4ο Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß die dritte Insel vor der ersten Insel und die erste Insel vor der zweiten Insel hergestellt wird, wobei die erste Insel als Teil des die fünfte Schicht herstellenden VerfahrensSchrittes und die zweite Insel als Teil des die zweite Schicht herstellenden Verfahrensschritte s entsteht.

5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichne.t , daß die dritte Schicht zusätzlich die zweite Schicht bedeckt, wodurch die zweite Schicht von in der dritten Schicht enthaltenen Fremdatomen nach Durchführen des die dritte Schicht betreffenden Umlagerungsschrittes dotiert wird.

6. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß die dritte und sechste Schicht zusätzlich über der zweiten bzw. fünften Schicht angeordnet und eine Maskierschicht zwischen jeder der dritten und zweiten Schicht und der sechsten und fünften Schicht vorgesehen wird, wodurch ein Dotieren der zweiten und fünften Schicht nach Durchführen der Verlagerung der Fremdatome verhindert wird.

209813/1538