DE2262943A1 - Verfahren zur verhinderung einer unerwuenschten inversion - Google Patents
Verfahren zur verhinderung einer unerwuenschten inversionInfo
- Publication number
- DE2262943A1 DE2262943A1 DE2262943A DE2262943A DE2262943A1 DE 2262943 A1 DE2262943 A1 DE 2262943A1 DE 2262943 A DE2262943 A DE 2262943A DE 2262943 A DE2262943 A DE 2262943A DE 2262943 A1 DE2262943 A1 DE 2262943A1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- inversion
- doping
- implanted
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 32
- 230000002411 adverse Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000012212 insulator Substances 0.000 claims description 16
- 239000007943 implant Substances 0.000 claims description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001447 compensatory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/919—Compensation doping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
WESTERN ELECTRIC COMPANY R, A. Mol ine 8
Incorporated
NEW YORK, N. Y. /US A
Verfahren zur Verhinderung einer unerwünschten Inversion
Die Erfindung betrifft ein Verfahren -zur Verhinderung einer unerwünschten,
durch kapazitive Kopplung zv/ischen der Metallisierung und/oder dem Feld-Oxid und dem Substrat einer integrierten
Schaltung verursachten Inversion.
Während sich die Abmessungen von Bauelementen iri integrierten
Schaltungen verringern, bringt die damit, verbundene Dickenreduzierung
des Feldisolators die Gefahr der kapazitiven Kopplung zwischen der ersten Metallisierungsfläche und dem Halbleiter mit
sich. Ist die kapazitive Kopplung genügend stark, um die Halbleiteroberfläche
zu invertieren, kann ein Strom zwischen benachbarten Bauelementen kriechen oder Elemente eines einzigen Bauelementes
kurzschließen. Die Anfälligkeit der Halbleiteroberfläche gegenüber der Inversion ist eine direkte Funktion der Dotierungskonzentration
und der Isolatordicke. Die Inversion hängt auch sehr stark von der
BAD ORIGINAL 3 09827/0834
Oberflächenzustandsdichte und der Dichte der fixierten Ladungen
ab. Aufgrund der Änderungen dieser Parameter, die schwer zu steuern sind, ist ein Sicherheitsfaktor von 2-5 bei der Oxiddicke
empfehlenswert. In manchen integrierten Schaltungsaufbauten ist eine solche Dicke nicht akzeptabel. In solchen Fällen ist es
nötig, die kapazitive Kopplung zwischen der Metallisierung (oder der fixierten Ladung im Isolator) und dem Halbleiter auf irgendeine
andere Weise zu reduzieren.
Kapazitive Kopplung wird gewöhnlich verhindert durch Dotieren einer Umfangszone rund um die aktive Zone eines jeden Bauelementes.
Die zum Invertieren der Umfangszone benötigte Spannung ist viel höher als die normale Schwellenwert spannung, und zwar um einen
dem zugefügten Dotierstoff proportionalen Betrag. Die erhöhte Dotierung in der Umfangszone wird üblicherweise bezeichnet als
"Kanalstopper". Wenn die Silizium-Siliziumdioxid-Grenzfläche
von guter Qualität und die Oberflächenzustandsdichte niedrig ist,
11 2
beispielsweise 10 /cm , kann bekanntlich ein Kanalstopp er
beispielsweise 10 /cm , kann bekanntlich ein Kanalstopp er
12 2
mit einer Konzentration von nur 10 Atomen/cm eine Inversion unter einem halben Mikrometer Oxid verhindern, und zwar für
309827/0
ein Potential von 25 Volt an dem dichten (thick) Oxid.
Diese Beziehung kann allgemein folgendermaßen ausgedrücld; werden:
N . Ak- .
stop t
Dabei ist N die Dotierungskonzentration der Kanalstopper-
schicht in Atomen/cm , V- die Schwellenwertspannung für die
Inversion der Halbleiteroberfläche, t die Dicke des Feldisolators in Mikrometern und k eine Konstante mit einem Wert von etwa
2 χ 10 Atomen.
Bei der Herstellung von integrierten Schaltungen sind Ionenimplantationsverfahren
mit beträchtlichem Erfolg angewendet worden. Bei der Anwendung dieser Verfahren auf integrierte
Schaltungen mit Kanalstoppern wird der Kanalstopper typischerweise
in einem anfänglichen Schritt gebildet, wobei die Kanalzone, d. h. die aktive Zone eines jeden Bauelementes, maskiert wird.
Darauf wird der Feldisolator über dem gesamten Plättchen gezüchtet, und dann das Kanalfenster geöffnet. Dies ist nötig,
309.827/0834 ' ·
die Kanalfenstermaske über der vorher während der Kanalstopper-Implantation
maskierten Zone auszurichten, um mögliche Leckstromwege entlang der Kanalstopperbegrenzung zu verhindern
(z. B. Source-zu-Drain-Leckstrom). Das Kanalfenster kann etwas breiter als die vorher maskierte Kanalzone gemacht werden, so
daß das Kanalfenster den Kanalstopper rund um den Umfang des Kanals überlappt. Dies bringt kleinere Fehler bei der Maskenausrichtung.
Ein möglicher Ausrichtungsfehler bleibt jedoch bestehen. <
Das obige Problem wird erfindungsgemäß mit einem Verfahren gelöst, das dadurch gekennzeichnet ist, daß in die Oberflächenbereiche
des Halbleiters eine gleichförmige Dotierungsschicht mit einer die Inversion verhindernden Dotierungskonzentration
implantiert wird, daß jene Zonen der Schicht maskiert werden, in denen Inversion verhindert werden soll, und daß in die nicht maskierten
Zonen Dotierstoff-Ionen des entgegengesetzten Leitungstyps implantiert werden, wobei die Ionen eine ausreichende Konzentration
und Energie aufweisen, um in den nichtmaskierten Halbleiterzonen die elektrische Wirkung der vorher implantierten
Dotierungsschicht wenigstens teilweise zu kompensieren.
309827/08 34
Der mögliche Ausrichtungsfehler und der zur Bildung des Kanalstoppers
erforderliche Maskierungsschritt kann dadurch eliminiert werden. Dies geschieht erfindungsgemäß dadurch, daß man in die
gesamte Halbleiteroberfläche eine ausreichende Dotierungskonzentration implantiert, um eine Inversion durch kapazitive Kopplung
von der Metallisierung her zu vermeiden, und daß man später die Kanalzone durch Einbringen eines Kompensationsimplantats
durch das Kanalfenster bildet. Wie oben angedeutet worden ist, ist die für die Kanalstopperwirkung brauchbare Dotierungskonzentration
genügend niedrig, so daß eine Kompensation durch eine entsprechende Dotierungsmenge des entgegengesetzten Leitungstyps
leicht erreicht wird.
Die eben beschriebene Methode, die für verschiedene Arten von integrierten Schaltungen und besonders für ladungsgekoppelte Bauelemente,
die auch als Ladungstransporteinrichtungen bekannt sind, und für Feldeffekt-Bauelemente geeignet ist, eignet sich besonders
gut für die Herstellung von Feldeffekt-Bäuelementen und wird vorzugsweise
angewendet in Verbindung mit IonenimplantationshersteHungsverfahren,
da die hohe Genauigkeit der Dotierungskonzentrations·-
309827/08 34
steuerung mit der Implantation in hohem Maße verfügbar ist, die den Kompensationsschritt erlaubt.
Es sei darauf hingewiesen, daß der hier verwendete Ausdruck "integrierte Schaltungen" Ladungstransporteinrichtungen; Feldeffekt Bauelemente
und andere Bauelemente umfaßt, bei denen die vorliegende Erfindung angewendet werden kann.
In der zugehörigen Zeichnung zeigen:
Fig. IA bis IF vordere Schnittansichten eines Teils eines
Halbleiterplattchens bei verschiedenen Herstellungsstufen
nach bekannten Methoden;
Fig. 2 eine Draufsicht auf das Bauelement der
Fig. IF, wobei das Ergebnis einer Fehlausrichtung gezeigt ist, die bei dem durch Fig. ID
Schritt auftritt; und
Fig. 3A bis 3E vordere Schnittansichten eines Halbleiterplattchens
bei verschiedenen Herstellungsstufen
nach dem vorliegenden Verfahren. 309827/0334
BAD ORIGINAL
Die Fig. IA bis IF stellen ein Verfahren für die Herstellung von
Feldeffekt-Bauelementen durch Implantationsmethoden dar,
die auf diesem Gebiet etabliert sind. Die Anwendung des vorliegenden Verfahrens wird in Verbindung mit der Herstellung
dieser Bauelementeart als eine Ausführungsform des vorliegenden Verfahrens beschrieben. Kanalstopper sind jedoch zum elektrischen
Isolieren vieler Bauelementeformen, wie ladungsgekoppelte Bauelemente, nützlich und der Behelf, die zu benutzenden Flächen eines gleichmäßigen
Kanalstopper-Implantats mit einem Kompensationsimplantat zu bilden, hat gleichermaßen eine breite Anwendung.
In Fig. IA ist ein Halbleitersubstrat 10 dargestellt, das durch eine
Standardmaske aus Photolack 11 einem Ionenstrahl (schematisch durch Pfeile dargestellt) ausgesetzt wird. Die Maske legt die Kanalzone
fest, die die aktive Zone des Bauelementes werden soll, und die einen spezifischen Widerstand haben soll, der größer als der
des Kanalstoppers ist. In dieser Ausführungsform ist der spezifische
Widerstand des Kanals derselbe wie der des Substrats 10. Wenn das Substratmaterial in diesen Darstellungen auch als Kristallkörper
erscheint, so wird das Material 10 in der Praxis wahrscheinlich eine Epitaxie-Schicht sein. Ebenfalls zum Zweck der
309827/083A
Darstellung wird das Substratmaterial 10 als η-leitend angenommen
und die in der Kanalzone gebildeten Anordnungen sind p-Kanäle, obwohl die komplementären Aufbauten gleichermaßen
brauchbar sind. Ein typischer spezifischer Wider stands wert für das
Volumenmaterial 10 ist 10 Ohm cm.
Beispielsweise ist ein zur Bildung eines wirksamen Kanalstoppers brauchbares Implantat Phosphor mit einer Energie von 50 keV
11 2
in einer Dosis von 8 χ 10 Ionen/cm . Gemäß den oben beschriebenen
Beziehungen verhindert dieses Implantat eine kapazitive Kopplung über ein Feld-Oxid von einem halben Mikrometer bis zu einer
Spannung von 20 Volt.
In Fig. IB ist das implantierte Substrat mit entfernter Maske
dargestellt. Der Kanalstopper ist durch die Bezugsziffer 12 gekennzeichnet.
In Fig. IC ist das mit dem Feldisolator 13 beschichtete Substrat
dargestellt. Der Feldisolator besteht typischerweise aus SiO0,
das bei etwa 1000 C im Dampf oder bei vergleichbarer Temperatur
BAD ORIGINAL 309827/0834
in trockenem O0 gezüchtet worden ist. Die Dicke des Feldoxids
kann beträchtlich variieren und hat, wie oben angedeutet, direkten Einfluß auf den Grad der kapazitiven Kopplung zwischen der Metallisierung
im en'dgültigen Bauelement und dem Substrat 10.
Wie in Fig. ID gezeigt ist, wird der Feldisolator 13 anschließend
mit einer Photolackmaske 14 maskiert, um die endgültige Kanalzone festzulegen. Die Maske 14 sollte aus Gründen, die aus der
nachfolgenden Diskussion ersichtlich v/erden, mit dein implantierten
Kanalstopper 12 ausgerichtet sein. In Fig. ID ist die Maske zweckmäßigerweise fehlausgerichtet gezeigt, um das Kritische
dieses Ausrichtungsschrittes aufzuzeigen. Teilweise ist das vorliegende Verfahren darauf gerichtet, die Notwendigkeit für kritische
Maskenausrichtung zu überwinden.
Darauf wird der Kanal geätzt, wie in Fig. 1Έ gezeigt ist, um
das Kanalfenster zu bilden und die Kanalzone freizulegen. Der
Ätzschritt an sich geschieht auf herkömmliche Art. Wenn der Feldisolator aus SiO0 besteht, kann gepuffertes HF als Ätzmittel
verwendet werden.
309827/0 8,3
ίο
Das auf dieser Stelle des Plättchens gewünschte Element wird dann in dem vorher geöffneten Fenster gebildet. Da diese Ausführungsform
auf die Herstellung eines Feldeffekttransistors gerichtet ist, zeigt Fig. IF die wesentlichen Elemente dieses
Bauelementes, die in dem Kanal des Feldisolators gebildet sind. Typischerweise wird der Gate-Isolator 15 über dem freigelegten
Silizium im Fenster gezüchtet. Die Gate-Elektrode 16 wird dann
durch Niederschlagen des Gate-Elektrodenmaterials, typischerweise Silizium, Wolfram, Molybden oder dgl. , auf dem Isolator
innerhalb des Kanals gebildet und durch selektives Ätzen des"
Metalls, um die Elektrode innerhalb des Kanals festzulegen. Die Gate-Elektrode kann dann als Ätzmaske für das Öffnen der
Source- und Drain-Fenster dienen. Anschließend werden durch diese Fenster Source 17 und Drain 18 diffundiert und die Source-
und Drain-Elektroden 19 und 20 aufgebracht.
Bei einer davon abweichenden Ausführungsart werden die Source-
und Drain-Zonen implantiert. Das Implantieren kann in dem durch den eben beschriebenen Ätzschritt freigelegten Silizium
geschehen, oder das Implantat kann durch den Isolator hindurch implantiert werden, der vorher das Feldisolatorfenster bedeckte.
■ . 30982 7/0834
In diesem Fall wird der Ätzschritt für das Öffnen der Source- und Drain-Fenster unnötig. .Wenn die Implantierung durch den
Isolator hindurch vorgenommen wird, bewirkt die Gate-Elektrode typischerweise die Maskierungsfunktion gegenüber dem Ionenstrahl.
Ein Vorteil der Implantationsmethode besteht in der präzisen Ausrichtung, die man zwischen der Gate-Elektrode
und den Source- und Drain-Zonen erhält.
Es sei darauf hingewiesen, daß die in Fig. ID aufgetretene Fehlausrichtung in die nachfolgenden Figuren übertragen worden ist,
um die nachteiligen Wirkungen aufzuzeigen. Von diesen ist eine aus Fig. IF ersichtlich. Man bemerke, daß die Drain-Zone 18
den Kanalstopper 12 überlappt, wohingegen die Source-Zone 17
dies nicht tut. Dies bedeutet, daß die Kapazität des Drain-Übergangs
größer als die Kapazität des Source-Überganges ist. Ist die Maske genau ausgerichtet, ist der Aufbau natürlich symmetrisch
und die Kapazitäten werden gleich (die Source- und
Drain-Zonen können den Kanalstopper nach Wunsch des Konstrukteurs überlappen oder auch nicht).
309827/0834
Eine andere Folge der Fehlausrichtung zwischen dem Kanalstopper und dem Kanalfenster ist aus der Draufsicht der
Fig. 2 ersichtlich. Man bemerke, daß eine Zone, die durch Pfeile angedeutet ist, unter der Gate-Elektrode 16 existiert,
die, wenn sie durch kapazitive Kopplung zwischen der EleMroile 16 und dem Substrat invertiert wird, zu einem parasitären»
zu dem gewünschten Bauelement parallel liegenden Bauelement
mit einer Einschaltspannung führt, die in manchen Fällen niedriger als der gewünschte Wert ist.
Die Folgen der Fehlausrichtung bei dem in Verbindung mit
Fig. ID beschriebenen Maskierungsschritt und sogar die Maskierungsprozedur
selbst werden eliminiert nach dem vorliegenden Verfahren, von dem eine Ausführungsart beschrieben ist durch
die in den Fig. 3A bis 3E dargestellten Schrittfolgen. Das Grundlegende besteht darin, den Kanalstopper durch ein gleichmäßiges
Implantieren zu bilden und diejenigen Zonen später zu kompensieren, in denen der Kanalstopper nicht erwünscht ist. Ein primärer,
sich aus dieser Folge ergebende Vorteil ist der, daß die für den Kompensationsschritt verwendete Maske das Kanalfenster ist.
309827/0834
Diese Maske ist auf jeden Fall notwendig und ist deshalb "unabhängig".
Fig. 3A.zeigt schematisch .das Implantieren von 50 keV. P+
11 2
mit einer Dosis von 8 χ 10 /cm . Dies ist das gleiche Implantat, wie es bei dem bekannten Beispiel verwendet worden, ist, so daß die elektrischen Eigenschaften des Kanalstoppers dieselben sind. Die Bildung des Feldisolators 33, Fig. 3B3 und das Ätzen des Fensters in dem Feldisolator, Fig. 3C, kann in der Art wie bei dem bekannten Beispiel durchgeführt werden. Die einzige strukturelle Differenz besteht im Vorhandensein der gleichförmigen Kanalstopperschicht 33 unter dem Feldisolator anstatt des .· Kanalstopper-Schichtmusters beim vorherigen Verfahren. Zum Verfahren muß als wichtig unterstrichen werden, daß es an dieser Stelle des Verfahrens keine kritische Maskenausrichtung gibt. - '
mit einer Dosis von 8 χ 10 /cm . Dies ist das gleiche Implantat, wie es bei dem bekannten Beispiel verwendet worden, ist, so daß die elektrischen Eigenschaften des Kanalstoppers dieselben sind. Die Bildung des Feldisolators 33, Fig. 3B3 und das Ätzen des Fensters in dem Feldisolator, Fig. 3C, kann in der Art wie bei dem bekannten Beispiel durchgeführt werden. Die einzige strukturelle Differenz besteht im Vorhandensein der gleichförmigen Kanalstopperschicht 33 unter dem Feldisolator anstatt des .· Kanalstopper-Schichtmusters beim vorherigen Verfahren. Zum Verfahren muß als wichtig unterstrichen werden, daß es an dieser Stelle des Verfahrens keine kritische Maskenausrichtung gibt. - '
Nach der Bildung des Kanalfensters im Feldisolator wird die
Kanalstopperzone in dem Fenster durch das Kompensationsimplantat eliminiert, wie es schematisch in Fig. 3D dargestellt ist,
309827/0 8 3 4
Beispielsweise ergibt 30 keV B+ ein Dotierungsprofil, das dem
der implantierten Kanalstopperschicht etwa gleich ist (wobei die thermische Umverteilung der Kanalstopper-Dotierung während
des thermischen Oxydationsschrittes berücksichtigt ist.)
11 2
Wenn dieselbe Dotierungsmenge, d. h. 8 χ 10 /cm zur Kompensation
implantiert wird, dann wird der ursprüngliche spezifische Widerstand der Kanalzone wiederhergestellt. Der Komp'efi&atiohsschritt
gibt auch günstige Gelegenheit zum Einst ellen-des!spezifischen
Widerstandes der Kanalzone auf praktisch jeden gewünschten Wert. Um die Gate-Schwellenwert spannung nach
Bedarf zuzuschneiden, kann man somit nach Wunsch mehr oder weniger Atome einbringen, als die zum Kompensieren des Kanälstopper-Implantats
genau notwendige Anzahl. Normalerweise wird die Kompensations-Implantierung innerhalb - 50% des genauen
Kompensationswertes liegen. vh'^
Alternativ dazu kann die Kompensations-Implantierung ngnjjji Üciii
Züchten oder Niederschlagen des Gate-Isolators im Kanalfe,nster erfolgen. Das Implantieren geschieht in diesem Fall d,urch die
isolierende Schicht hindurch.
309827/0834
Diese Alternative hat besondere Bedeutung, wenn Bor als
Kompensationsdotierung verwendet wird. Wenn die Bor-Implantierung
vor dem Züchten der isolierenden Schicht durchgeführt
wird, kann viel Bor während des Oxidzüchtens verbraucht werden. Dies kommt davon, daß Phosphordotierungen
während des Oxidzüchtens zum "Schneepflügen" neigen,, während Bordotierungen dies nicht tun. Das bevorzugte Verbrauchen
von Bor kann man auf wenigstens zwei Arten überwinden. Der Verbrauch kann mit einkalkuliert und die Bordosis erhöht werden,
oder das Borimplatieren kann nach der Bildung der Gate-Isolierungsschicht
durchgeführt werden. Im letzteren Fall beträgt, die Bor-Energie, wenn die Gate-Isolierungsschicht beispielsweise aus
1000 A SiO besteht, näherungsweise 110 keV.
Der Aufbau des Feldeffekt-Bauelement es ist in Fig. 3E dargestellt
mit dem Gate-Isolator 35, der Gate-Elektrode 36, den Source-
und Drain-Zonen 37 und 38 und den Source- und Drain-Elektroden 39 und 40,
Obwohl das Bauelement der Fig. 3E ein p-Kanalbauelement.
ist, kann, wie oben angedeutet, nach dem vorliegenden Verfahren
• · ·· 309827/0834
genauso gut das komplementäre Bauelement hergestellt werden. In diesem Fall wäre der Kanalstopper -Dotierstoff normalerweise
Bor, das vorteilhafterweise durch das Feld-Oxid hindurch gleichmäßig in die Halbleiter-Oberfläche implantiert wird,
und der Kanalstopper-Kompensationsdotierstoff wäre Phosphor, Antimon oder Arsen.
Wenn auch die hier beschriebenen Lehren auf ein einzigartiges
Ziel hinsteuern, so ist die zur Erreichung dieses Ziels angewendete
Folge von Sehritten bemerkenswert einfach. Es ist erwünscht, die Kanalstopper-Implantierung auf eine Oberflächenzone zu
begrenzen. Der Hauptteil der Kanalstopper-Dotiefung sollte
innerhalb einem Mikrometer von der Oberfläche aus liegen. Dies erlaubt eine Kompensation im selben Oberflächenteil und führt
zu einem endgültigen Bauelement mit größerer Gleichförmigkeit und Reproduzierbarkeit der elektrischen Eigenschaften. Man
sollte deshalb klar erkennen, daß es sich bei beiden I mplatant ionsschritten
nach dem vorliegenden Verfahren um Oberflächenimplantierungen handelt, d.h., daß ein Hauptteil der implantierten
Atome innerhalb eines Mikrometers von der Halbleiter-Oberfläche liegt.
309827/0834
8 ö 1^. V
Claims (11)
- PATENTANSPRÜCHEJu/ Verfahren zur Verhinderung,einer unerwünschten, : , durch kapazitive Kopplung zwischen der MetalliSlQKung ."· ' und/oder dem Feld.-Oxid und dem Substrat einer inte.-. grierten Schaltung verursachten Inversion, dadurch gekennzeichnet, . / ;;daß in die Oberflächenbereiche des Halbleiters, eine gleich- * förmige Dotierungsschieht mit einer-die· Inversion verhin-. dernden Dotierungskonzentration implantiert· wird, daß jene Zonen der Schicht maskiert werden, in denen Inversion verhindert werden soll, und daß in die nichtmasMerten Zonen Dotierungsstoff-Ionen'1 des entgegengesetzten Leitungstyps implantiert werden, wobei die Ionen eine ausreichende Konzentration und Energie aufweisen, um in den nicMmaskierten Halbleiterzonen · die elektrische Wirkung der Vorher implantierten Botierungs·1 schicht wenigstens teilweise zu kompensieren. - "
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet» daß als Halbleitermaterial Silizium verwendet wird.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet*daß die erste Dotierungsschicht durch das zweite Implantat zu wenigstens 50% kompensiert wird.
- 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet»daß die Dotierungskonzentration der Gberflächendötierungsschicht definiert ist durchN . >kstop twobei N die Dotierungskonzentration der Oberfiächen-schicht in Atome/cm ist, V„ die Schwellenwert spannung für eine Inversion der Halbleiteroberfläche, t die Dicke des Feld-Isolators in Mikrometer und k etwa 2 χ 10 Atome,
- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Feld-Isolator gezüchtet wird» daß die Kanalzone des Feld-Isolators» unter der eine Inversion verhindert werden soll, maskiert wird,■ ■ ·. 309827708 34und daß der Feld-Isolator zur Freilegung des Kanalfensters geätzt wird. ' ·
- 6. Verfahren nach Anspruch 4, dadurch gekennzeichnet,.daß in die nichtmaskierte Zone Ionen iri einer Konzentration -implantiert werden, die gleich N s- 50%-beträgt.Sx op
- 7. Verfaliren nach Anspruch 5, dadurch gekennzeichnet;daß Silizium als. Halbleiter und-Siliziumdioxid für den Feld-Isolator verwendet werden.
- 8. Verfahren nach Anspruch 5, dadurch gekennzeichnet,daß zur Herstellung eines Feldeffekt-Transistors innerhalb des Kanals ein Gate-Elektrodenisolator, ein Gate, Source- ; und Drain-Zonen und Source- und Drain-Kontakte gebildet werden.
- 9. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß Phosphor als Kanalstopper-Dotierstoff und Bor als Kanalstopper-Kompensationsdotierstoff verwendet werden.309827/08 3 4
- 10, Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß Bor als Kanalstopper-Dotiersloff und Phosphor, Antimon oder Arsen als Kanalstopper-Kompensationsdotierstoff verwendet werden.
- 11. Halbleiterbauelement, erhältlich durch das Verfahren nach einem oder mehreren der Ansprüche 1 bis 10.309827/0834L e erse i t e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US21304471A | 1971-12-28 | 1971-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2262943A1 true DE2262943A1 (de) | 1973-07-05 |
DE2262943C2 DE2262943C2 (de) | 1985-10-10 |
Family
ID=22793512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2262943A Expired DE2262943C2 (de) | 1971-12-28 | 1972-12-22 | Verfahren zum Herstellen eines Halbleiterbauelementes |
Country Status (11)
Country | Link |
---|---|
US (1) | US3728161A (de) |
JP (1) | JPS5543248B2 (de) |
BE (1) | BE793245A (de) |
CA (1) | CA982704A (de) |
CH (1) | CH549871A (de) |
DE (1) | DE2262943C2 (de) |
FR (1) | FR2166103B1 (de) |
GB (1) | GB1420086A (de) |
IT (1) | IT976170B (de) |
NL (1) | NL181696C (de) |
SE (1) | SE380932B (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5063886A (de) * | 1973-10-08 | 1975-05-30 | ||
JPS5069975A (de) * | 1973-10-23 | 1975-06-11 | ||
JPS50115981A (de) * | 1974-02-25 | 1975-09-10 | ||
JPS50120990A (de) * | 1974-03-09 | 1975-09-22 | ||
US4011105A (en) * | 1975-09-15 | 1977-03-08 | Mos Technology, Inc. | Field inversion control for n-channel device integrated circuits |
US4076558A (en) * | 1977-01-31 | 1978-02-28 | International Business Machines Corporation | Method of high current ion implantation and charge reduction by simultaneous kerf implant |
JPS5643763A (en) * | 1979-09-17 | 1981-04-22 | Fujitsu Ltd | Manufacture of semiconductor device |
US4315781A (en) * | 1980-04-23 | 1982-02-16 | Hughes Aircraft Company | Method of controlling MOSFET threshold voltage with self-aligned channel stop |
JPS57104244U (de) * | 1980-12-16 | 1982-06-26 | ||
JPS57113286A (en) * | 1980-12-30 | 1982-07-14 | Seiko Epson Corp | Manufacture of semiconductor device |
US4467569A (en) * | 1982-05-03 | 1984-08-28 | Interkal, Inc. | Telescopic risers |
GB2123605A (en) * | 1982-06-22 | 1984-02-01 | Standard Microsyst Smc | MOS integrated circuit structure and method for its fabrication |
DE3467953D1 (en) * | 1983-04-21 | 1988-01-14 | Toshiba Kk | Semiconductor device having an element isolation layer and method of manufacturing the same |
JPS59215742A (ja) * | 1983-05-24 | 1984-12-05 | Toshiba Corp | 半導体装置 |
US4679303A (en) * | 1983-09-30 | 1987-07-14 | Hughes Aircraft Company | Method of fabricating high density MOSFETs with field aligned channel stops |
JPS6330702U (de) * | 1986-08-11 | 1988-02-29 | ||
JPS63198323A (ja) * | 1987-02-13 | 1988-08-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
EP0316401A1 (de) * | 1987-05-05 | 1989-05-24 | Hughes Aircraft Company | Ladungsgekoppelte anordnung mit fokussierter ionenstrahl-implantation |
US4967250A (en) * | 1987-05-05 | 1990-10-30 | Hughes Aircraft Company | Charge-coupled device with focused ion beam fabrication |
US5192993A (en) * | 1988-09-27 | 1993-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device having improved element isolation area |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3390019A (en) * | 1964-12-24 | 1968-06-25 | Sprague Electric Co | Method of making a semiconductor by ionic bombardment |
US3417464A (en) * | 1965-05-21 | 1968-12-24 | Ibm | Method for fabricating insulated-gate field-effect transistors |
DE1913052A1 (de) * | 1968-03-11 | 1969-10-02 | Philips Nv | Halbleitervorrichtung |
US3472712A (en) * | 1966-10-27 | 1969-10-14 | Hughes Aircraft Co | Field-effect device with insulated gate |
US3515956A (en) * | 1967-10-16 | 1970-06-02 | Ion Physics Corp | High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions |
DE2029058A1 (de) * | 1969-06-26 | 1971-01-07 | N V Philips Gloeilampenfabne ken, Eindhoven (Niederlande) | Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode |
US3586542A (en) * | 1968-11-22 | 1971-06-22 | Bell Telephone Labor Inc | Semiconductor junction devices |
-
1971
- 1971-12-28 US US00213044A patent/US3728161A/en not_active Expired - Lifetime
-
1972
- 1972-07-07 CA CA146,604A patent/CA982704A/en not_active Expired
- 1972-12-15 SE SE7216427A patent/SE380932B/xx unknown
- 1972-12-21 GB GB5906772A patent/GB1420086A/en not_active Expired
- 1972-12-22 NL NLAANVRAGE7217516,A patent/NL181696C/xx not_active IP Right Cessation
- 1972-12-22 DE DE2262943A patent/DE2262943C2/de not_active Expired
- 1972-12-25 JP JP12943672A patent/JPS5543248B2/ja not_active Expired
- 1972-12-27 CH CH1890272A patent/CH549871A/de not_active IP Right Cessation
- 1972-12-27 FR FR7246502A patent/FR2166103B1/fr not_active Expired
- 1972-12-27 IT IT71099/72A patent/IT976170B/it active
-
1973
- 1973-04-16 BE BE793245D patent/BE793245A/xx not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3390019A (en) * | 1964-12-24 | 1968-06-25 | Sprague Electric Co | Method of making a semiconductor by ionic bombardment |
US3417464A (en) * | 1965-05-21 | 1968-12-24 | Ibm | Method for fabricating insulated-gate field-effect transistors |
US3472712A (en) * | 1966-10-27 | 1969-10-14 | Hughes Aircraft Co | Field-effect device with insulated gate |
US3515956A (en) * | 1967-10-16 | 1970-06-02 | Ion Physics Corp | High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions |
DE1913052A1 (de) * | 1968-03-11 | 1969-10-02 | Philips Nv | Halbleitervorrichtung |
US3586542A (en) * | 1968-11-22 | 1971-06-22 | Bell Telephone Labor Inc | Semiconductor junction devices |
DE2029058A1 (de) * | 1969-06-26 | 1971-01-07 | N V Philips Gloeilampenfabne ken, Eindhoven (Niederlande) | Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode |
Non-Patent Citations (2)
Title |
---|
US-Z.: ELECTRONICS, Oct. 1970, No. 12, S. 169-170 * |
US-Z: Appl. Phys. Lett., Vol. 18, No. 11, 1971, S. 502-504 * |
Also Published As
Publication number | Publication date |
---|---|
DE2262943C2 (de) | 1985-10-10 |
FR2166103A1 (de) | 1973-08-10 |
FR2166103B1 (de) | 1977-04-08 |
SE380932B (sv) | 1975-11-17 |
JPS4874977A (de) | 1973-10-09 |
BE793245A (fr) | 1973-04-16 |
NL181696C (nl) | 1987-10-01 |
NL7217516A (de) | 1973-07-02 |
CH549871A (de) | 1974-05-31 |
CA982704A (en) | 1976-01-27 |
NL181696B (nl) | 1987-05-04 |
US3728161A (en) | 1973-04-17 |
IT976170B (it) | 1974-08-20 |
JPS5543248B2 (de) | 1980-11-05 |
GB1420086A (en) | 1976-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2262943A1 (de) | Verfahren zur verhinderung einer unerwuenschten inversion | |
DE69130163T2 (de) | Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate | |
DE3150222C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE69332619T2 (de) | Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter | |
DE69209678T2 (de) | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung | |
DE3019850C2 (de) | ||
DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
EP0075874B1 (de) | Verfahren zur Erzeugung elektrisch leitender Schichten | |
DE19919955A1 (de) | Halbleitervorrichtung mit hoher Spannungsfestigkeit | |
DE2541548A1 (de) | Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung | |
DE2242026A1 (de) | Mis-feldeffekttransistor | |
EP0032550A1 (de) | Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur | |
DE2253702A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung | |
DE2903534A1 (de) | Feldeffekttransistor | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2546314A1 (de) | Feldeffekt-transistorstruktur und verfahren zur herstellung | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE69131376T2 (de) | Verfahren zur Herstellung von doppelt-diffundierten integrierten MOSFET-Zellen | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE2926334A1 (de) | Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen | |
DE69128406T2 (de) | Lateraler MOSFET und Verfahren zur Herstellung | |
DE2533460A1 (de) | Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8330 | Complete disclaimer |