DE2546314A1 - Feldeffekt-transistorstruktur und verfahren zur herstellung - Google Patents

Feldeffekt-transistorstruktur und verfahren zur herstellung

Info

Publication number
DE2546314A1
DE2546314A1 DE19752546314 DE2546314A DE2546314A1 DE 2546314 A1 DE2546314 A1 DE 2546314A1 DE 19752546314 DE19752546314 DE 19752546314 DE 2546314 A DE2546314 A DE 2546314A DE 2546314 A1 DE2546314 A1 DE 2546314A1
Authority
DE
Germany
Prior art keywords
layer
silicon
transistor structure
drain
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752546314
Other languages
English (en)
Inventor
Irving T Ho
Jacob Riseman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2546314A1 publication Critical patent/DE2546314A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Böblingen, den 13. Oktober 1975 gg-fe
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 973 114
Feldeffekt-Transistorstruktur und Verfahren zur Herstellung
Die Erfindung betrifft eine Feldeffekt-Transistorstruktur, bestehend aus einer monokristallinen Siliciumschicht eines ersten Leitfähigkeitstyps, in deren Oberfläche in einem Abstand voneinjander eine Drain- und eine Sourcezone des zweiten Leitfähigkeitstyps angeordnet sind,
j
'Die physikalischen Grundlagen, die Eigenschaften und die Anwendungsmöglichkeiten von Feldeffekt-Transistorstrukturen sind in ,der modernen Halbleitertechnik wohl bekannt, so daß sich ein weiteres Eingehen darauf erübrigt. Ein beträchtlicher Teil kostenmäßig unaufwendiger, hochintegrierter elektronischer Schaltkrei-I se ist in der modernen Halbleitertechnik unter Verwendung von Metall-Oxyd-Halbleiterstrukturen als Bauelement aufgebaut. Im Hinblick auf die erfindungsgemäße Feldeffekt-Transistorstruktur
sei auf die Veröffentlichung "Silicon-Gate Technology" von ι
jVadasz et al in IEEE Spectrum, Oktober 1969, Seiten 28-35 verwiegen. In dieser Veröffentlichung sind insbesondere die Vorteile sich selbst ausrichtender Feldeffekt-Transistor-Strukturen beschrieben, deren Gate-Isolation aus einer Doppelschicht aus Siliciumnitrid und Siliciumdioxyd und deren Gate-Elektrode aus
;stark dotiertem polykristallinem Silicium besteht.
Unter SeIbStausrichtung wird dabei verstanden, daß die Gate- !Struktur, also Gate-Isolation und Gate-Elektrode, bereits vor der Eindiffusion von Drain- und Sourcezone hergestellt wird.
609820/0691
2 54 B 3JA
Bei dieser Herstellungsweise wird die Gate-Struktur als Teil der Diffusionsmaske für die Drain- und Sourcezone verwendet.
Die Herstellung der Gate-Isolation über dem Kanalgebiet erfolgt durch Oxidation der Oberfläche der das Bauelement aufnehmenden Siliciumschicht bis zu einer Dicke von etwa 0,1 um. Die gebildete Siliciumdioxydschicht wird anschließend mit einer dünnen Siliciumnitridschicht bedeckt. Auf diese Siliciumnitridschicht wird die Gate-Elektrode aus stark dotiertem polykristallinem Silicium aufgebracht. In einem maskierten Ätzprozeß werden schließlich die nicht erforderlichen Bereiche der polykristallinen Siliciumschicht der Siliciumnitridschicht und der Siliciumdioxydschicht entfernt. Dieser Technologie werden einige Vorteile zugeschrieben, die vorausgegangene Technologien nicht aufweisen. Ein Vorteil besteht darin, daß parasitäre Effekte vermieden werden. Ein anderer Vorteil besteht darin, daß die Schwellenspannung herabgesetzt wird. j Der letztgenannte Vorteil wird der Doppelschicht aus Siliciumni- j trid und Siliciumoxyd zugeschrieben. Auch im Hinblick auf das j Ätzen der Gate-Elektrode ist die Verwendung von Siliciumnitrid j vorteilhaft. Die meisten Ätzmittel für polykristallines Silicium (
ätzen zwar Siliciumdioxyd aber nicht Siliciumnitrid. Wäre j ! ι
j also die Siliciumnitridschicht zwischen der dünnen Siliciumdioxyd-j schicht und der polykristallinen Siliciumschicht nicht vorhanden, so würde beim Abätzen der polykristallinen Siliciumbereiche auch die Siliciumdioxydschicht entfernt werden. Bei integrierten j Schaltungen ist dieser Vorgang nicht erwünscht.
Die vorstehend beschriebene, bekannte Struktur weist neben den j erwähnten Vorteilen auch störende Nachteile auf. In erster Linie ist als Nachteil herauszustellen, daß die aus der Doppelschicht aus Siliciumdioxyd und Siliciumnitrid gebildete Gate-Isolation ein unkontrolliertes Verschieben der Schwellenspannung bewirkt. Dieser Umstand beeinflußt die Stabilität des Feldeffekt-Transistors. Dieses Problem tritt nicht in dem Maße auf, wenn kein Siliciumnitrid verwendet wird. Aus diesem Grunde ist es auch be-
FI 973 11 -T
609820/0691
reits bekannt geworden, als Gate-Isolation eine Schicht aus Phosphorsilikatglas ohne Siliciumnitrid zu verwenden, um damit die Stabilität und Zuverlässigkeit der Gate-Isolation zu verbessern.
Es ist die der Erfindung zugrundeliegende Aufgabe, eine Feldeffekt-Transistorstruktur anzugeben, die gegenüber den bekannten Strukturen hinsichtlich der Selbstausrichtung und der damit verbundenen Packungsdichte und hinsichtlich der Stabilität wesentlich verbessert ist, wobei gleichzeitig das Entstehen parasitärer Strukturen vermieden wird. Schließlich soll beim Herstellungsverfahren die Notwendigkeit des Ätzens von polykristallinem Material umgangen werden.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die ' , Gate-Struktur ausgehend von der Oberfläche der Siliciumschicht j eine Schichtfolge mit einer die Gate-Isolation bildenden Silicium-' i oxidschicht, einer leitenden polykristallinen Gate-Elektrode und j einer Siliciumnitridschicht aufweist,
;
Vorteilhafte Ausgestaltungen der erfindungsmäßen Transistorstruktur und ein vorteilhaftes Verfahren zur Herstellung ergeben sich aus den Unteransprüchen.
Die Erfindung wird im folgenden anhand eines in der Zeichnung dar-
gestellten Ausführungsbeispiels näher erläutert. Es zeigen:
; 1
E ι
; Fign. 1-7 Schnittansichten der erfindungsgemäßen Transi- \
storstruktur in aufeinanderfolgenden Stufen des j Herstellungsprozesses,
Fig. 8 die Schnittansicht einer integrierten Feldeffekt-t-Transistorstruktur, die das Entstehen parasitäre^ Feldeffekt-Strukturen erkennen läßt,
und
FI 973 114
6098 2 0/0691
Fign. 9 und 10 Schnittansichten von Feldeffekt-Transistorstrukturen, bei denen das Problem der Leckströme auftritt und eine Lösung dieses Problemes angegeben ist.
Die Erfindung wird im folgenden in Verbindung mit der Herstellung eines N-Kanal-Feldeffekt-Transistors beschrieben. Der Vollständigkeit halber sei darauf hingewiesen, daß durch geeignete Wahl des Störstellenmaterials bzw. des Leitfähigkeitstyps in entsprechender Weise ebenso P-Kanal-Feldeffekt-Transistoren herstellbar sind.
In Fig. 1 ist eine Siliciumschicht 10, also beispielsweise eine Siliciumscheibe, zur Einbringung eines sich von der Oberfläche in die Schicht hineinerstreckenden Isolationsringes vorbereitet. Der fertiggestellte Isolationsring 16 ist aus Fig* 2 zu ersehen. Die Herstellung eines derartigen Isolationsringes kann in bekannter Weise erfolgen. Aus oxydiertem Halbleitermaterial bestehende Isolationsringe finden in der bipolaren integrierten Halbleiterjtechnik vielfach Verwendung. Bei integrierten Anordnungen mit Feldeffekt-Transistoren war die Anwendung bisher nicht vorgesehen f Ida diese Anordnungen normalerweise selbstisolierend sind. Der JGrund für den Einsatz eines solchen Isolationsringes in Verbindung
foiit der erfindungsgemäßen Feldeffekt-Transistorstruktur wird anschließend anhand der Fign. 8, 9 und 10 erläutert.
Es sei nun ein bevorzugtes Verfahren zur Herstellung des Isolationsringes, der die zu bildende Feldeffekt-Transistorstruktur völlig umgibt, angegeben. Die Oberfläche der Siliciumschicht 10 wird zunächst oxidiert, so daß sich eine Siliciumdioxydschicht 12 mit einer Dicke im Bereich von 100 bis 1000 S bildet. Auf die Dberflache der Siliciumdioxydschicht 12 wird anschließend eine Siliciumnitridschicht 14 mit einer Dicke im Bereich von 500 bis
FI 973 114 609820/0691
25463U
1000 £ aufgebracht. Diese Doppelschicht 12, 14 dient lediglich als Maske für den folgenden Ätzprozeß. Die Dicken dieser Schichten sind relativ unkritisch. Es könnte auch lediglich eine SiIicimdioxydschicht oder eine Siliciumnitridschicht verwendet werden, die Doppelschicht ist jedoch aus folgenden Gründen vorzuziehen. Verwendet man als Maske lediglich eine Siliciumdioxydschicht, so ist festzustellen, daß das Ätzmittel zum Ätzen der Siliciumschicht meist auch die Siliciumdioxydschicht angreift. Deshalb ist die Verwendung einer Siliciumdioxydschicht alleine nicht vorteilhaft. Bei Verwendung von Siliciumnitrid als Maskenmaterial alleine ist festzustellen, daß vom Aufbringen dieser Schicht auf die SiIiciumoberfläche an dieser Oberfläche unerwünschte Nebenerscheinungen auftreten.
Wie aus Fig, 2 zu ersehen, wird im. Bereich des zu bildenden Isolationsringes zunächst ein entsprechender Bereich der Siliciumnitridschicht und dann ein entsprechender Bereich der Siliciumdioxydschicht entfernt. Bevorzugte Ätzmittel für Siliciumnitrid und Siliciumdioxyd sind heiße phosphorige Säure und gepufferte Flußsäure und Ammoniumhydroxyd, Der Isolationsring 16 wird in bekannter Weise durch Ätzen einer entsprechende» Vertiefung in die Siliciumschicht und anschließendes Auffüllen dieser Vertiefung mit Siliciumdioxyd gebildet. Das Ätzen der Vertiefung erfolgt unter Verwendung der Doppelschicht 12, 14 als Maske. Das Auffüllen der Vertiefung durch Oxidation wird so gesteuert, daß der gebildete Isolationsring mit der Oberfläche der Siliciumschicht 10 eine ebene Fläche bildet. Dies ist jedoch keine kritische Bedingung. In einem nächsten Verfahrensschritt wird die Siliciumnitridschicht 14 und die Siliciumdioxydschicht 12 entfernt, Ober der gesamten Oberfläche der Siliciumschicht 10 wird anschließend eine dünne Siliciumdioxydschicht 18 aufgewachsen. Der Grund für das Entfernen der Siliciumdioxydschicht 12 und das erneute Aufbringen einer Siliciumdioxydschicht 18 ist darin zu sehen, daß die Oberfläche der Siliciumdioxydschicht 12 beim Ätzen der Siliciumnitridschicht 14 unter Umständen angegriffen
FI 973 m 609820/0691
25A63U
wird. Da die Siliciumdioxydschicht 12 als Gate-Isolation Verwendung findet, ist man außerdem bestrebt, eine völlig reine Schicht vorzusehen. Die Oxydschicht 18 ist als dünne Oxydschicht bezeichnet, da ihre Dicke sich nach der Verwendung als Gate-Isolation richtet. Geeignete Dickenabmessungen der Gate-Isolation sind allgemein bekannt. Beispielsweise beträgt die Dicke etwa 500 8, Vorzugsweise handelt es sich bei der Gate-Isolation um eine Oxydschicht 18 aus Phosphorsilikatglas. Die Herstellung erfolgt durch Aufbringen einer Siliciumdioxydschicht bei einer Temperatur von 900 bis 950 0C in einer Dicke von 350 8. Anschließend wird Phosphoroxychlorid in den oxidierenden Gasstrom eingeleitet und die Dicke der Schicht um weitere 150 % vergrößert. Es ist eine große Anzahl von Varianten dieses Verfahrens bekannt, die ebenfalls in Verbindung mit der Herstellung des erfindungsgemäßen Feldeffekt-Transistors anwendbar sind. Wie aus Fig. 3 zu ersehen ist, wird in einem nächsten Verfahrensschritt eine hochdotierte polykristalline Siliciumschicht 20 auf die Gate-Isolation 18 aufgebracht. Ein Verfahren zum Aufbringen dieser als Gate-Elektrode zu verwendenden Schicht ist in dem eingangs erwähnten Artikel angegeben.
Nach diesem Verfahrensschritt kann die Qualität der die Gate-Isolation bildenden dünnen Oxydschicht 18 mit Hilfe eines einen selbstteilenden Durchbruch erzeugenden Verfahrens geprüft werden. Dieses Verfahren ist in dem Artikel "Electrical Breakdown in Solids", von Klein, in Advances in Electronics and Electron Physics, Vol. 26, Seiten 309-424, Copyright 1969, Academic Press Inc., New York, beschrieben.
Im nächsten Verfahrensschritt wird eine Siliciumnitridschicht 22 aufgebracht. Unter Verwendung einer Ätzmaske und eines geeigneten Ätzmittels, beispielsweise phosphoriger Säure, wird die Siliciumnitridschicht 22 mit Ausnahme des Bereiches, in dem das Gate entstehen soll, abgeätzt. Nach diesem Verfahrensschritt erhält man die in Fig. 4 dargestellte Struktur. Anschließend wird in einem Oxidationsprozeß die gesamte polykristalline Siliciumschicht 20
FI 973 11.4
609820/0691
mit Ausnahme des unterhalb des verbliebenen Teiles der Siliciumnitridschicht 22 in eine dicke Oxydschicht umgewandelt. Diese dicke Oxydschicht ist in Fig. 5 mit dem Bezugszeichen 24 versehen. Die Gate-Struktur umfaßt nunmehr die dünne, die eigentliche Gate-Isolation bildende Oxydschicht 18, die leitende, aus polykristallinem Silicium bestehende Gate-Elektrode 20 und die maskierende Siliciumnitridschicht 22. Im Bereich zwischen der Gate-Struktur und dem Isolationsring 16 werden in der dicken Oxydschicht 24 Öffnungen erzeugt, in deren Bereich die Source- und Drainzone beispielsweise durch Diffusion von geeignetem Störstellenmaterial erzeugt werden. Aufgrund der bereits vorhandenen Gate-Struktur und des Isolationsringes 16 ist die Maskierung zur Erzeugung der Öffnungen in der dicken Oxydschicht 24 außerordentlich unkritisch. Die Source- und Drainzonen 26 und 28 werden im betrachteten Ausführungsbeispiel durch Diffusion von Arsen durch die Öffnungen hindurch erzeugt. Während des Diffusionsprozesses bildet sich über den Diffusionsgebieten eine Oxydschicht 24a (Fig. 6). Als typische Abmessungen der erfindungsgemäßen Struktur gem. Fig. 6 ergeben sich die Tiefe des Isolationsringes 16 zu etwa einem jum, die Tiefe der Drain- und Sourcezone zu etwa 0,5 pm, die Dickej der dünnen Oxydschicht 18 zu etwa 0,1 pm und die Dicke der Siliciumnitridschicht 22 zu etwa 0,02 pm.
Im folgenden Verfahrensschritt (Fig. 7) erfolgt die Metallisierung von Drain und Source 26 bzw. 28. Dabei werden zunächst in der Oxydschicht 24a entsprechende Kontaktöffnungen freigelegt. Anschließend wird auf die gesamte Oberfläche beispielsweise eine Aluminiumschicht aufgedampft und die für Zuleitungen und Kontakte ,nicht benötigten Schichtbereiche durch einen maskierten Ätzpro-
zeß entfernt. Die verbleibenden Zuleitungen und Kontakte sind in Fig. 7 mit dem Bezugszeichen 30 versehen.
!Die erfindungsgemäße Struktur wird dadurch vervollständigt, daß iim Bereich der Siliciumnitridschicht 22 eine Kontaktöffnung frei- !gelegt wird, über die die Kontaktierung der Gate-Elektrode 20 er-
FI 973 114
609820/0691
25463H
folgen kann. Dies kann unter Umständen auch außerhalb des Bereiches der Gate-Struktur geschehen. Es besteht auch die Möglichkeit, die Siliciumnitridschicht 22 gänzlich zu entfernen. Der Isolationsring 16 hat zwei Funktionen. Die eine Funktion besteht darin, daß er automatisch eine Begrenzung der Source- und Drainzonen an ihrem äußeren Rand bildet und somit die Verwendung relativ grober Diffusionsmasken für Drain und Source zuläßt. Die zweite Funktion besteht in der Erhöhung der Packungsdichte, wenn die erfindungsgemäße Feldeffekt-Transistorstruktur in integrierter Anordnung verwendet wird. Das Problem parasitärer Feldeffekt-Transistoren, das bei hoher Packungsdichte insbesondere dann auftritt, wenn zwei Feldeffekt-Tranistören in unmittelbarer Nachbarschaft in Integrierter Anordnung vorgesehen sind, ist aus Fig. 8 zu erkennen. In Fig. 8 sind die Metallisierung und Teile des dicken Oxyds nicht dargestellt f diese sind aber selbstverständlich zur Vervollständigung der Struktur notwendig. Es ist nur soviel der Struktur dargestellt, wie es zur Erläuterung des Problems der parasitären Feldeffekt-Transistoren erforderlich ist. Ein erster Feldeffekt-Transistor enthält Source und Drain 82 und 84 und eine Gate-Struktur 86 r Die Gate-Struktur 86 umfaßt ein leitendes Silicium-Gate 88 und die Gate-Isolation 90, Wie bekannt, bildet sich zwischen Source und Drain bei Anlegen geeigneter Spannungen ein leitender N-Kanal aus. Ein zweiter Feldeffekt-Transistor, der in derselben Weise arbeitet, umfaßt Source und . Drain 92 und 94 und eine Gate-Struktur 96. Die Gate-Struktur besteht aus dem leitenden Silicium-Gate 98 und der Gate-Isolation 100. Normalerweise sind die beiden Feldeffekt-Transistoren gegeneinander isoliert, da zwischen dem Subustrat 80 und den N -dotierten Zonen 84 und 92 ein PN-Übergang auftritt. Verbesserte Technologien führen zu höheren Packungsdichten, mit dem Ergebnis, daß der im folgenden beschriebene parasitäre Effekt eintreten kann. Die dicke Oxydschicht 102 bedeckt die Zone zwischen den beiden Feldeffekt-Transistoren, nämlich zwischen der Drain 84 des ersten Transistors und der Soruce 92 des zweiten Transistors. In den meisten Fällen verläuft zumindest ein Teil einer
FI 973 114
60 9 820/0691
25463U
Leiterbahn 101 über der dicken Oxydschicht 102. Ist die Dicke der Oxydschicht 102 nicht genügend groß und liegen die Zonen 84 und 92 nicht genügend weit auseinander, so kann eine Spannung an der Leiterbahn 101 einen N-leitenden Kanal zwischen Drain 84 und Source 92 hervorrufen. Es entsteht also ein parasitärer Feldeffekt-Transistor zwischen den beiden genannten Zonen der benachbarten Feldeffekt-Transistoren. Der erfindungsgemäß eingeführte Isolationsring 16, wie er anhand der Fign. 2 und 7 erläutert ist, verhindert das Entstehen dieser parasitären Effekte.
In manchen Anwendungsfällen ist es erwünscht, eine weitere Maßnahme zur Verhinderung von parasitären Feldeffekt-Transistoren vorzusehen. Diese zusätzliche Maßnahme besteht darin, daß die Siliciumschicht 10 aus zwei Teilschichten zusammengesetzt wird. Die Maßnahme ergibt sich in Verbindung mit den Fign, 9 und 10, Die Fig, 9 zeigt eine Struktur ähnlich der in Fig. 7 mit der Ausnahme, daß in der Struktur gem. Fig. 9 die dicke Oxydschicht 24 und die Metallisation 30 nicht eingezeichnet sind. Wie bereits erläutert, bewirkt der Isolationsring 16 eine Isolation zwischen benachbarten Feldeffekt-Transistorstrukturen, In manchen Anwendungsfällen zeigt es sich jedoch, daß der Isolationsring die erforderliche Isolation nur unvollständig sicherstellt. Bei der optimalen Festlegung der Störstellen konzentration des P-leitenden Substrats bzw. der Siliciumschicht 10 ergeben sich bei der Verwirklichung von Feldeffekt-Transistoren zwei sich widersprechende Forderungen. Auf der einen Seite ist man bestrebt, die Störstellenkonzentration in der P-dotierten Siliciumschicht 10 relativ niedrig zu halten, um dadurch Feldeffekt-Transistoren mit einer niedrigen Schwellenspannung zu erhalten. Auf der anderen Seite sollte die Siliciumschicht 10 eine hohe Störstellenkonzentration aufweisen, um in der Kanalzone unterhalb der Gate-Isolation eine unerwünschte Inversion zu verhindern. Es ist nämlich bekannt, daß Siliciumdioxyd in unmittelbarem Kontakt mit P-dotiertem Silicium die Neigung hat, das P-dotierte Silicium im Grenzbereich umzudotieren. Weist also die P-dotierte Silicium-
FI 973 114
609820/0691
25463U
- ίο -
schicht 10 nur eine geringe Konzentration auf, beispielsweise in der Größenordnung von 1015 bis 1016 Atomen/cm , um damit einen niedrigen Schwellenwert festzustellen, so kann der den aus Siliciumdioxyd bestehenden Isolationsring 16 umgebende Siliciumbereich einen unerwünschten N-leitenden Kanal bilden. Dieser leitende Kanal verhindert selbstverständlich die angestrebte Isolationswirkung des Isolationsringes 16. Diesem Problem könnte man durch Erhöhung der Störstellenkonzentration der Siliciumschicht 10 zwar ausweichen, die Folge wäre jedoch, daß die gebildeten Feldeffekt-Transistoren eine unerwünscht hohe Schwellenspannung aufweisen würden. Eine klare Lösung dieses Problems erreicht man dadurch, daß die Feldeffekt-Transistoren in einer epitaktisch auf ein hochdotiertes Substrat aufgewachsenen schwachdotierten Schicht ermöglicht. Man bildet also die Siliciumschicht als Doppelschicht aus, wobei eine das Substrat bildende erste Teilschicht die für die angestrebte Isolationswirkung hohe Störstellenkonzentration und eine zweite Teilschicht die für die Erzielung einer niedrigen Schwellenspannung notwendige niedrige Störstellenkonzentration aufweist. Der Isolationsring 16 ist dann so auszubilden, daß er sich bis in die hochdotierte Teilschicht erstreckt. Eine entsprechende Anordnung ist in Fig. 10 dargestellt. Auf einer ersten, das Substrat 10 bildenden P -dotierten Teilschicht mit einer Störstellenkonzentration von 10 bis 10 Atomen/cm3 befindet sich eine epitaktische P~-dotierte Teilschicht 10a mit einer Störstellenkonzentration von 10 bis 10 Atomen/cm *
809820/0691

Claims (8)

  1. 25463U
    - 11 -
    PATENTANSPRÜCHE
    Peldeffekt-Transistorstruktur bestehend aus einer monokristallinen Siliciumschicht eines ersten Leitfähigkeitstyps, in deren Oberfläche in einem Abstand voneinander eine Drain- und eine Sourcezone des zweiten Leitfähigkeitstyps angeordnet sind, und einer auf der Oberfläche der Siliciumschicht zwischen Drain- und Sourcezone angeordneten Gate-Struktur,
    dadurch gekennzeichnet,
    daß die Gate-Struktur ausgehend von der Oberfläche der Siliciumschicht eine Schichtfolge mit einer die Gate-Isolation bildenden Siliciumoxydschicht, einer leitenden polykristallinen Gate-Elektrode und einer Siliciumnitridschicht aufweist„
  2. 2. Transistorstruktur nach Anspruch 1, dadurch gekennzeichnet,
    daß ein von der Oberfläche der Siliciumschicht ausgehender, die gesamte Transistorstruktur umgebender Isolationsring in die Siliciumschicht eingebracht ist,
  3. 3. Transistorstruktur nach Anspruch 2, dadurch gekennzeichnet,
    daß der Isolationsring direkt an die Source- und Drainzonen anstößt.
  4. 4. Transistorstruktur nach Anspruch 2 oder 3, dadurch gekennzeichnet,
    daß der Isolationsring aus Phosphors!likatglas besteht.
  5. 5. Transistorstruktur nach den Ansprüchen 2 bis 4, dadurch gekennzeichnet,
    daß sich die Siliciumschicht aus einer ersten hochdotierten Teilschicht und einer darauf aufgebrachten zweiten.
    FI 973 114
    609820/0691
    schwachdotierten, epitaktischen Teilschicht zusammensetzt und daß sich der Isolationsring bis in die erste Teilschicht erstreckt.
  6. 6. Transistorstruktür nach Anspruch 5, dadurch gekennzeichnet,
    daß die erste Teilschicht eine Dotierungskonzentration von 1017 bis 1018 Atomen/cm3 und die zweite Teilschicht eine solche von 10 bis 10 Atomen/cm aufweist.
  7. 7. Transistorstruktur nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet,
    daß die Oberfläche der Siliciumschicht eine oxidierte polykristalline Siliciumschicht trägt, die im Bereich der Drain- und Sourcezone öffnungen für die Drain- und Sourcekontakte aufweist.
  8. 8. Verfahren zur Herstellung der Feldeffekt-Transistorstruktur nach den Ansprüchen 1 bis 7f
    dadurch gekennzeichnet,
    daß auf einem die erste Teilschicht bildenden Substrat eine Siliciumdioxydschicht gebildet, darauf eine leitende polykristalline Siliciumschicht und abschließend eine Siliciumnitridschicht aufgebracht wird, daß anschließend die Siliciumnitridschicht außerhalb des Bereiches der zu bildenden Gate-Struktur entfernt wird, daß der freigelegte Bereich der polykristallinen Siliciumschicht oxidiert wird, daß unter Mitverwendung der polykristallinen Siliciumschicht als Maske die Drain- und Sourcezone in die zweite Teilschicht eingebracht werden und daß die Drain- und Sourcezone mit Kontakten versehen werden.
    9♦ Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß vor dem Aufbringen der Siliciumoxydschlcht eine den Isolationsring definierende, entsprechend ringförmige
    FI 973 ΎΪ4 = ~~ "
    609820/0691
    25463U
    Vertiefung in die erste Teilschicht eingeätzt wird und daß durch anschließende Oxidation diese Vertiefung mit Siliciumoxyd aufgefüllt wird.
    FI973TT4
    609820/0691
    Leerseite
DE19752546314 1974-11-06 1975-10-16 Feldeffekt-transistorstruktur und verfahren zur herstellung Withdrawn DE2546314A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/521,423 US3943542A (en) 1974-11-06 1974-11-06 High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same

Publications (1)

Publication Number Publication Date
DE2546314A1 true DE2546314A1 (de) 1976-05-13

Family

ID=24076672

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752546314 Withdrawn DE2546314A1 (de) 1974-11-06 1975-10-16 Feldeffekt-transistorstruktur und verfahren zur herstellung

Country Status (5)

Country Link
US (1) US3943542A (de)
JP (1) JPS5169372A (de)
DE (1) DE2546314A1 (de)
FR (1) FR2290760A1 (de)
GB (1) GB1501249A (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928992B2 (ja) * 1975-02-14 1984-07-17 日本電信電話株式会社 Ｍｏｓトランジスタおよびその製造方法
US4017888A (en) * 1975-12-31 1977-04-12 International Business Machines Corporation Non-volatile metal nitride oxide semiconductor device
JPS5293278A (en) * 1976-01-30 1977-08-05 Matsushita Electronics Corp Manufacture for mos type semiconductor intergrated circuit
JPS5324281A (en) * 1976-08-19 1978-03-06 Sony Corp Production of insulated gate type field effect transistors
JPS54128293A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Manufacture of semiconductor device especially for insulator gate type semiconductor device
US4277881A (en) * 1978-05-26 1981-07-14 Rockwell International Corporation Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4441941A (en) * 1980-03-06 1984-04-10 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device employing element isolation using insulating materials
US4287661A (en) * 1980-03-26 1981-09-08 International Business Machines Corporation Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation
JPS5779643A (en) * 1980-11-06 1982-05-18 Toshiba Corp Semiconductor device
DE3168688D1 (en) * 1980-11-06 1985-03-14 Toshiba Kk Method for manufacturing a semiconductor device
US4415383A (en) * 1982-05-10 1983-11-15 Northern Telecom Limited Method of fabricating semiconductor devices using laser annealing
JPS58209140A (ja) * 1982-05-31 1983-12-06 Nec Corp 半導体装置の製造法
US4751554A (en) * 1985-09-27 1988-06-14 Rca Corporation Silicon-on-sapphire integrated circuit and method of making the same
US4758529A (en) * 1985-10-31 1988-07-19 Rca Corporation Method of forming an improved gate dielectric for a MOSFET on an insulating substrate
JPS61190975A (ja) * 1986-02-21 1986-08-25 Sony Corp 絶縁ゲート型電界効果トランジスタの製法
US4722912A (en) * 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
US4735917A (en) * 1986-04-28 1988-04-05 General Electric Company Silicon-on-sapphire integrated circuits
US4755481A (en) * 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor
US6780718B2 (en) 1993-11-30 2004-08-24 Stmicroelectronics, Inc. Transistor structure and method for making same
US5406515A (en) * 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6200843B1 (en) 1998-09-24 2001-03-13 International Business Machines Corporation High-voltage, high performance FETs
US5981368A (en) * 1998-11-05 1999-11-09 Advanced Micro Devices Enhanced shallow junction design by polysilicon line width reduction using oxidation with integrated spacer formation
JP4734393B2 (ja) * 2008-10-03 2011-07-27 間機設工業株式会社 汚泥等回収装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2142050A1 (de) * 1970-08-21 1972-03-30 Motorola Inc Halbleiteranordnung, vorzugsweise Feldeffekttransistor
DE2218680A1 (de) * 1971-06-08 1972-12-28 Philips Nv Halbleiteranordnung und Verfahren zur Herstellung derselben
US3751722A (en) * 1971-04-30 1973-08-07 Standard Microsyst Smc Mos integrated circuit with substrate containing selectively formed resistivity regions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497870B1 (de) * 1969-06-06 1974-02-22
US3633078A (en) * 1969-10-24 1972-01-04 Hughes Aircraft Co Stable n-channel tetrode
US3761327A (en) * 1971-03-19 1973-09-25 Itt Planar silicon gate mos process
JPS53674B2 (de) * 1971-12-23 1978-01-11
DE2314260A1 (de) * 1972-05-30 1973-12-13 Ibm Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
US3883372A (en) * 1973-07-11 1975-05-13 Westinghouse Electric Corp Method of making a planar graded channel MOS transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2142050A1 (de) * 1970-08-21 1972-03-30 Motorola Inc Halbleiteranordnung, vorzugsweise Feldeffekttransistor
US3751722A (en) * 1971-04-30 1973-08-07 Standard Microsyst Smc Mos integrated circuit with substrate containing selectively formed resistivity regions
DE2218680A1 (de) * 1971-06-08 1972-12-28 Philips Nv Halbleiteranordnung und Verfahren zur Herstellung derselben

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GB-Z.: Solid-State Electronics, Vol. 11, 1968, S. 599, 600 *
US-Z.: IBM Technical Disclosure Bulletin, Vol. 14,No. 10, März 1972, S. 3208 *

Also Published As

Publication number Publication date
GB1501249A (en) 1978-02-15
FR2290760B1 (de) 1978-04-07
US3943542A (en) 1976-03-09
FR2290760A1 (fr) 1976-06-04
JPS5169372A (de) 1976-06-15

Similar Documents

Publication Publication Date Title
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE3011982C2 (de)
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE4138063C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2436517A1 (de) Halbleiter-bauteil mit einem feldeffekt-transistor mit isolierter gateelektrode, sowie verfahren zur herstellung desselben
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE2854073A1 (de) Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OD Request for examination
8139 Disposal/non-payment of the annual fee