DE2142050A1

DE2142050A1 - Halbleiteranordnung, vorzugsweise Feldeffekttransistor

Info

Publication number: DE2142050A1
Application number: DE19712142050
Authority: DE
Inventors: Ronald Reginald Phoenix; Cheskis Eugene Martin Scottsdale; Ariz. Burgess (V.StA.). MP
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1970-08-21
Filing date: 1971-08-21
Publication date: 1972-03-30
Also published as: BE771608A; AU3258271A; NL7111459A; DE7132084U; FR2103427A1

Description

PATENTANWÄLTE £ \ H Z I) Q Q

DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANS LEYH

München 71, I9. AugUSt 1971 Melohiorstr. 42

Unser Zeichen: M222P/G-608/9

Motorola, Inc. 9Wl West Grand Avenue Franklin Park, Illinois V.St.A.

Halbleiteranordnung vorzugsweise Feldeffekttransistor

Die Erfindung betrifft eine Halbleiteranordnung und vorzugsweise einen Feldeffekttransistor mit einem Halbleiterkörper einer ersten Leitfähigkeit, und mit in dem Halbleiterkörper angeordneten Quell- und Senkenbereichen mit einer entgegengesetzten Leitfähigkeit sowie einem geringeren Widerstand als der Halbleiterkörper.

Bei bekannten Feldeffekttransistoren ist die Torelektrode gegen einen geeignet dotierten Halbleiterkörper einer ersten Leitfähigkeit durch eine dünne dielektrische Schicht isoliert. Der Quellbereich und der Senkenbereich sind in voneinander getrennt liegenden Oberflächenteilen des Halbleiterkörpers mit entgegengesetzter Leitfähigkeit ausgebildet. Bei derartigen, in der Regel als Oberflächen-Feldeffekttransistoren bezeichneten Halbleiteranordnungen lässt sich mit Hilfe eines

Ps/wi von

2098H/U18

M222P/G-608/9

von einem an die Torelektrode angelegten Potential erzeugten elektrischen Feld die Dichte der Ladungsträger entlang der ■Oberfläche des Halbleiterkörpers bzw. dem sogenannten "Kanal" modulieren und damit ein Stromfluss zwischen dem Quellbereich und dem Senkenbereich erzeugen. Ein elektrisches Signal kann an den Quell- bzw. Senkenbereich mit Hilfe entsprechender Kontaktanschlüsse angelegt bzw. abgegriffen werden. Da der Feldeffekttransistor als spannungsgesteuerte Einrichtung anzusehen ist, kann er mehr mit einer Röhrentriode als mit einem herkömmlichen Transistor verglichen werden. Feldeffekttransistoren mit einem Η-dotierten Kanal werden in der Regel so hergestellt, dass sie als Verarmungstyp arbeiten, d.h. der wesentliche Quell-Senkenstrom I , fliesst bei der Vorspannung ITuIl. Demgegenüber arbeitet ein Feldeffekttransistor mit P-dotiertem Kanal als Anreicherungstyp, d.h. es ist eine negative Torvorspannung notwendig, um einen wesentlichen Quell-Senkenstrom I , auszulösen. Ein Feldeffekttransistor mit einem P-dotierten Kanal ist daher im Ruhezustand abgeschaltet.

Der Anreicherungstyp bzw. der Verarmungstyp werden durch Strommessungen identifiziert, wobei die Toroxydschicht und das Material der Torelektrode von der Oberfläche der Halbleiteranordnung entfernt sind. Während der Strommessungen ist der Verarmungstyp abgeschaltet, so dass kein Strom zwischen dem Quell- und Senkenbereich fliesst, d.h. sich kein Kanal ausbildet. Beim Anreicherungstyp fliesst normalerweise ein Strom zwischen dem Quell- und Senkenbereich während der Strommessungen, da bei diesem Typ ein Kanal vorhanden ist.

Es ist jedoch ein Feldeffekttransistor mit einem N-leitenden Kanal wünschenswert, der die charakteristischen Eigenschaften des Verarmungstyps und des Anreicherungstyps zeigt. Wenn die Toroxydschicht und das Material der Torelektrode entfernt werden, soll aus diesem Feldeffekttransistor ein Verarmungstyp entstehen. Beim Vorhandensein des Materials für die Torelektrode

- 2 - soll

2O98U/U10

«J M222P/G-608/9

soll die Austrittsarbeit in einem solchen Umfang verringert werden, dass immer ein Strom zwischen dem Quell- und Senkenbereich fliesst. In dieser Hinsicht arbeitet der Feldeffekttransistor dann als Anreicherungstyp. Dieser spezielle Aufbau soll auch als selbstvorgespannter Anreicherungstyp bezeichnet werden.

Jeder auf einer Siliciumscheibe ausgebildete Feldeffekttransistor zeigt im wesentlichen dieselbe Schwellwertspannung Y^. Ein ΕΓ-dotierter Kanal eines Feldeffekttransistors führt Strom zwischen dem Quell- und Senkenbereich, wenn die zwei nachfolgenden Bedingungen erfüllt sind. Erstens muss das Potential des Senkenbereiches gegenüber dem Quellbereich positiv sein, und zweitens muss das zwischen der Torelektrode und dem Halbleiterträger wirksame positive Potential um einen bestimmten Spannungswert, nämlich die Schwellwertspannung, höher liegen. Ein Feldeffekttransistor mit P-dotiertem Kanal arbeitet im wesentlichen in derselben Weise wie ein solcher mit N-dotiertem Kanal, wobei ein Strom zwischen dem Quellbereich und dem Senkenbereich fliesst, wenn die folgenden zwei Bedingungen erfüllt sind. Zunächst muss der Senkenbereich ein negatives Potential bezüglich des Quellbereiches aufweisen, und ferner muss die Torelektrode auf einem negativen Potential bezüglich des Halbleiterträgers liegen, wobei die Amplitude des Potentialwerts eine bestimmte Spannung übersteigen muss, welche die Schwellwertspannung des Feldeffekttransistors ist.

Die derzeitige Serienfertigung, die von der allgemeinen Halbleitertechnologie ausgeht, tendiert dazu, eine grosse Anzahl von Feldeffekttransistoren, und zwar sowohl mit einem P-dotierten als auch mit einem N-dotierten Kanal gleichzeitig auf einem Halbleiterkörper, z.B. einer Siliciumscheibe, anzubringen. Die Siliciumscheibe stellt dabei einen wesentlichen Teil des Feldeffekttransistors dar, d.h. in der Siliciumscheibe ist auch der leitende Canal angeordnet. Durch das bisherige

- 3 - Herstellungsverfahren

2098U/1 413

(f M222P/G-608/9

Herstellungsverfahren ergeben sich bestimmte Einschränkungen, so dass die gleichzeitige Herstellung von mehreren Feldeffekttransistoren auf ein und derselben Siliciumseheibe zu Feldeffekttransistoren mit im wesentlichen derselben Schwellwertspannung führt.

Daher muss die Schwellwertspannung sowohl für einen Feldeffekttransistor mit K-dotiertem Kanal als auch für einen Feldeffekttransistor mit P-dotiertem Kanal in der richtigen Polarität um einen bestimmten Betrag überschritten werden, um einen Stromfluss auszulösen. Ein Stromfluss in einem E-dotierten Kanal erfordert eine positive Torspannung, die die Schwellwertspannuhg des N-dotierten Kanals übersteigt, wogegen ein Stromfluss in einem P-dotierten Kanal eine negative Torspannung benötigt, die über der Schwellwertspannung liegt, um entsprechend einen Stromfluss auszulösen.

Die Schwellwertspannung Vm eines Feldeffekttransistors ist diejenige an die Torelektrode angelegte Spannung, die erforderlich ist, um das Einsetzen einer starken Inversion an der Oberseite des darunterliegenden Halbleiterträgers auszulösen.

Die Schwellwertspannung kann durch nachfolgende Gleichung beschrieben werden:·.

In diesem Ausdruck ist Q die Dichte pro Flächeneinheit der effektiven Oberflächenladung, C die Torkapazität pro Flächen einheit, 0_mo das Potential an der Torisolation aufgrund der Differenz der Austrittsarbeit zwischen der Torelektrode mit der Austrittsarbeit 0 und dem Halbleiterträger mit der Austrittsarbeit 0g 20J, die notwendige Spannung, um das Oberflächenpotential vom Flachband zur starken Inversion zu bringen, K die dielektrische Konstante des Halbleiterträgers, e die Dielektrizitätskonstante des freien Raumes, N die Stör-

- 4 - Stellenkonzentration

20981 4/H18

M222P/G-608/9

■Stellenkonzentration im Halbleiterträger, tmd q die elektrische Ladung. Die Summe der ersten "beiden Ausdrücke ist die sogenannte "Flachbandspannung". Das Pluszeichen findet für Anordnungen mit N-dotiertem Kanal und das Minuszeichen für Anordnungen mit P-dotiertem Kanal Verwendung«

In bekannter Weise wird die gewünschte Schwellwertspannung Yfji durch Änderung der Störstellenkonzentration des Halbleiterträgers und/oder der Torkapazität, d.h. von N und C eingestellt.

Bei integrierten Schaltkreisen, die mehr als einen Oberflächen-Feldeffekttransistor auf einem gemeinsamen Halbleiterträger haben, ist die Schwellwertspannung dieser Feldeffekttransistoren in der Regel die gleiche, da die Störstellenkonzentration des Halbleiterträgers und die Torkapazität für Jeden Transistor gleich sind. Durch eine Änderung der Störstellenkonzentration des ^albleiterträgers zum Beispiel würde die Schwellwertspannung aller auf einem und demselben Halbleiterträger angeordneten Feldeffekttransistoren um denselben Betrag geändert werden. Entsprechend würde unter der Annahme von Feldeffekttransistoren gleicher Grosse und Art die Schwellwertspannung um denselben Betrag geändert werden, wenn die Gatter in derselben Weise abgeändert würden.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung, und insbesondere einen Feldeffekttransistor zu schaffen, bei dem eine gewünschte Schwellwertspannung einstellbar ist, d.h. die Flachbandspannung eines Feldeffekttransistors mit einer Halbleiter-Torelektrode in gewünschter Weise geändert werden kann. Dabei soll eine Vielzahl von Feldeffekttransistoren auf einem einzigen Halbleiterkörper angeordnet werden, wobei für einzelne Feldeffekttransistoren eine verschiedene Schwellwert spannung einstellbar ist«, Damit soll erreicht werden, dass für eine Vielzahl von Feldeffekt-

- 5 - transistoren

2098U/U18

M222P/G-608/9

transistoren auf einem einzigen Halbleiterträger drei und mehr logische Niveaus einstellbar sind.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass über dem zwischen dem Quell- und Senkenbereich entlang der Oberfläche des Halbleiterkörpers verlaufenden Kanal eine '.Torelektrode mit einer zum Quell- und Senkenbereich verschiedenen Störstellenkonzentration angeordnet ist. Dabei ist vorgesehen, dass die Torelektrode eine zum Quell- und Senkenbereich entgegengesetzte Leitfähigkeit hat.

Nach einem weiteren Merkmal der Erfindung ist vorgesehen, dass auf einem gemeinsamen Halbleiterkörper eine Vielzahl von Feldeffekttransistoren vorgesehen ist, von denen zumindest einer mit einer Torelektrode gegebener Störstellenkonzentration und/oder Leitfähigkeit zur "Vorspannung derart versehen ist, daß eine merkbare Kanalleitung auftritt, wenn eine Potentialdifferenz zwischen dem zugeordneten Quell- und Senkenbereich existiert, selbst wenn kein Potential zwischen der Torelektrode und dem Halbleiterträger von außen angelegt wird, und daß zumindest eine zweite Torelektrode mit einer gegenüber der ersten Torelektrode niedrigeren und verschiedenen Störstellenkonzentration oder unterschiedlichen Leitfähigkeit derart zur Vorspannung der Halbleiteranordnung vorhanden ist, daß so lange kein merkbarer Kanalstrom zwischen dem zweiten Quell- und Senkenbereich auftritt, wenn 'eine Potentialdifferenz zwischen dem Quell- und Senkenbereich anliegt, bis ein ausreichend grosses Vorspannungspotential an die Torelektrode angelegt wird, um den Kanal in den Zustand einer starken Inversion zu überführen.

- 5a -

2098U/U1·

M222P/G-608/9

**■ 2U2050

Ein Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere eines Feldeffekttransistors mit einem Halbleiterkörper einer ersten Leitfähigkeit und mit in dem Halbleiterkörper angeordneten Quell- und Senkenbereichen mit einer entgegengesetzten Leitfähigkeit und einem geringeren Widerstand als der Halbleiterkörper besteht erfindungsgemäß darin, daß die normalerweise zwischen dem Halbleiterkörper mit einer ersten Störstellenkonzentration und einer durch eine dielektrische Schicht vom Halbleiterkörper getrennte Elektrode auftretende Flachbandspannung dadurch modifiziert wird, daß die Elektrode durch Diffusion ein bestimmtes Niveau einer Störstellenkonzentration erhält, das gegenüber dem Niveau der Störstellenkonzentration des Halbleiterkörpers verschieden und/oder entgegengesetzt ist, wodurch sich eine geänderte Flaeh^&ndspannung und damit eine Kanalinduktion mit höherer Spannung erzielen läßt.

Ein weiteres Merkmal des erfindungsgemäßen Verfahrens besteht darin, daß auf der Oberfläche eines Halbleiterkörpers mit einer ersten Leitfähigkeit und mit einem ersten Widerstandswert eine Torelektrode über einem Kanalbereich des Halbleiterkörpers angebracht wird, wobei die Torelektrode vom Leitfähigkeitstyp des Halbleiterkörpers ist, daß Quell- und Senkenbereiche in der Oberfläche des Halbleiterkörpers ausgebildet werden, die von einer von der Störstellenkonzentration der Torelektrode unterschiedlichen Störstellenkonzentration sind, und daß der Quell- und Senkenbereich derart im HaIb-

leiterkörper angeordnet wird, daß die Bereiche von der Torelektrode getrennt sind. Dabei ist vorgesehen, daß auf der Oberfläche des Halbleiterkörpers eine Maskierschicht mit einer Öffnung angebracht wird, durch welche die Oberfläche des Halbleiterkörpers freiliegt, daß auf der freiliegenden Oberfläche des Halbleiterkörpers eine dielektrische Schicht angebracht wird, die als isolierende Schicht für die Torelektrode dient,

- 5b - daß

20981 4/ "HIS

M222P/G-608/9

daß zumindest über der dielektrischen Schicht eine Halbleiterschicht von einem Leitfähigkeitstyp angebracht wird, der dem Leitfähigkeitstyp des Halbleiterkörpers entspricht und mit einer StörStellenkonzentration bis zu einem ersten Niveau dotiert ist, daß über zumindest einem Teil der Halbleiterschicht eine zweite Maskierschicht angeordnet wird, die den über der dielektrischen Schicht liegenden und als Torelektrode dienenden Teil der Halbleiterschicht abdeckt, daß die nicht abgedeckten Teile der Halbleiterschicht bis zur dielektrischen Schicht und anschließend die dielektrische Schicht entfernt werden, so daß ein Teil der innerhalb der Öffnungen der ersten Maskierschicht liegenden Oberfläche des Halbleiterkörpers freigelegt wird.

Zur Herstellung einer Halbleiteranordnung mit mehreren Halbleiterelementen ist erfindungsgemäß vorgesehen, daß auf einem Halbleiterkörper einer ersten Leitfähigkeit- und mit einem ersten Widerstandswert eine Maskierschicht derart angebracht wird, daß eine Vielzahl von Oberflächenbereichen des Halbleiterkörpers durch Öffnungen in der Maskierschicht freigelegt werden, daß in zumindest einer ersten und zweiten Öffnung der Maskierschicht auf der Oberfläche des Halbleiterkörpers eine isolierende Schicht derart angebracht wird, daß sie als Isolationsschicht für eine Torelektrode dienen kann, daß über dieser isolierenden Schicht eine polykristalline Halbleiterschicht aufgebracht wird, die im Bereich der ersten Öffnung der Maskierschicht durch Diffusion mit einer ersten bestimmten Leitfähigkeit versehen wird, daß über der polykristallinen Halbleiterschicht eine zweite dielektrische Schicht angeordnet und derart als Maske ausgebildet wird, daß diese zumindest einen Teil der polykristallinen Halbleiterschicht vom ersten Leitfähigkeitstyp bedeckt, daß eine dritte isolierende Schicht über der Maske aus der zweiten isolierenden Schicht und der polykristallinen Halb-

- 5c - leiterschicht

2098U/U1I

M222P/G-608/9

. 2U2050

lederschicht angebracht wird, aus der eine weitere Maske derart gebildet wird, daß sie zumindest die aus der zweiten isolierenden Schicht gebildete Maske und einen Teil der in der zweiten Öffnung angebrachten polykristallinen Halbleiterschicht überdeckt, daß die nicht von der weiteren Maske abgedeckten Teile der polykristallinen Halbleiterschicht und anschließend die darunterliegende erste isolierende Schicht in denselben Bereichen entfernt werden, daß die aus der dritten isolierenden Schicht gebildete weitere Maske entfernt und eine Störstellendiffusion in die freigelegten Bereiche des Halbleiterkörpers innerhalb der ersten und zweiten Öffnung soitfie den Teil der innerhalb der zweiten Öffnung liegenden polykristallinen Schicht mit einem zum Leitfähig-= keitstyp des Halbleiterkörpers entgegengesetzt leitenden Störstellentyp ausgeführt wird.

2098U/ 1418

2U2050

M222P/G-608/9

iO

Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung hervor. Es zeigen:

Fig. 1 einen Silicium-MOsFET mit einer Torelektrode bekannter Art;

Fig. 2 einen MOSFE¹T mit einer Silicium-Torelektrode mit einem zur Quelle und Senke entgegengesetzten Leitfähigkeitstyp, wobei die Torelektrode eine P⁺- Leitfähigkeit hat;

Fig. 3 eine Silicium-Torelektrode mit einer zur Quelle und Senke entgegengesetzten Leitfähigkeit, wobei die !Porelektrode eine Ef⁺-Leitfähigkeit hat;

Fig. 4A bis 4-E einzelne Verfahrens schritte bei der Herstellung eines Feldeffekttransistors mit isolierter Torelektrode, bei der die Torelektrode eine Leitfähigkeit und/oder Konzentration aufweist, die entgegengesetzt und verschieden ist von der Leitfähigkeit und der Konzentration der zugeordneten Quell- und Senkenbereiche;

Fig. 5A- 5J einzelne Verfahrensschritte bei der Herstellung einer Vielzahl von Feldeffekttransistoren mit isolierten Torelektroden, von denen mindestens eine Torelektrode von einem Leitfähigkeitstyp und/oder einem StörStellenkonzentrationsniveau ist, das entgegengesetzt oder verschieden von der Leitfähigkeit und dem Konzentrationsniveau des zugeordneten Senken- und Quellenbereiches ist, wobei auch eine entgegen-

- 6 - gesetzte

20981 4/ Uli

M222P/G-608/9

gestzte Leitfähigkeit und/oder eine verschiedene Störsteilenkonzentration gegenüber einer zweiten Torelektrode auf demselben Halbleiterträger vorgesehen ist.

In Fig. 1 ist ein herkömmlicher Feldeffekttransistor mit einer Silicium-Torelektrode dargestellt. Dieser Feldeffekttransistor 10 ist auf einem Siliciumträger 12 mit z.B. P~-Leitung angeordnet und hat einen Quellbereich 15 sowie einen Senkenbereich 14 mit N⁺-Leitung, d.h. einer dem Siliciumträger entgegengesetzten Leitfähigkeit. Eine Siliciumoxydschicht 16, die auch als Toroxyd bezeichnet wird, trennt die polykristalline Silicium-Torelektrode 17 vom Halbleiterträger 12. Diese Torelektrode 17 aus polykristallinem Silicium besitzt N⁺-Leitung, d.h. dieselbe- Leitfähigkeit wie die Quell- und Senkenbereiche 14 und 15. Es ist herkömmliche Praxis, durch eine gleichzeitige Diffusion der Quell- und Senkenbereiche 14 und 15 sowie der polykristallinen Torelektrode 17 eine bestimmte Störstellenkonzentration in allen drei Bereichen vorzusehen, so dass sich im wesentlichen der-' selbe Störstellentyp und dasselbe Konzentrationsniveau in den Quell- und Senkenbereichen sowie der Torelektrode ergibt» Der Feldeffekttransistor 10 ist mit einer Maskierschicht in Form einer Siliciumoxydschicht 18 versehen*

In den Fig. 2 und 3 ist eine Ausführungsform eines Feldeffekttransistors mit Silicium-Torelektrode dargestellt, der gemäss der Erfindung aufgebaut und hergestellt ist. Dieser Feldeffekttransistor hat eine polykristallin Silicium-Torelektrode, deren Störsteilenkonzentration verschieden von der Störstellenkonzentration des Quell- sowie Senkenbereiches ist.

Gemäss Fig. 2 ist ein Feldeffekttransistor 20 mit Silicium-Torelektrode auf einem Siliciumträger 22 mit P°"-Leitung

- 7 - ■ angeordnet

2098U/ U18

2U2050

M222P/G-608/9

angeordnet. Für den Träger 22 kann auch ein anderes Halbleitermaterial, z.B. Germanium od. dgl., verwendet werden. Der Quellbereich 24 und der Senkenbereich 25 dieses Transistors haben N⁺-Leitung und sind jeweils im Halbleiterträger 22 angeordnet. Auf dem Träger 22 ist eine Siliciumoxydschicht 26 vorgesehen, die zwischen dem Quellbereich 24 und dem Senkenbereich 25 angeordnet ist. Diese Schicht 26 kann aus einem beliebigen isolierenden Maskenmaterial, wie z.B. Siliciumoxyd, Siliciumnitrid, Aluminiumoxyd od. dgl., bestehen. Auf der Oberfläche dieser Siliciumoxydschicht 26 ist- eine Schicht eines Halbleitermaterials, z.B. polykristallines Silicium, 27 angebracht. Anstelle von Silicium ist auch Germanium geeignet. Eine weitere vorzugsweise Siliciumoxydschicht 28 ist über dem polykristallinen Silicium 27 als Diffusionsmaske vorgesehen. Diese Schicht kann ebenfalls aus Siliciumnitrid, Aluminiumoxyd od. dgl. bestehen. Auch die isolierende Schicht 29, die als Diffusionsmaske dient, kann vorzugsweise aus Siliciumoxyd hergestellt sein, obwohl auch Siliciumnitrid, Aluminiumoxyd od. dgl. verwendbar ist.

Entsprechend der Erfindung hat die polykristalline Siliciumschicht 27 eine Störstellenkonzentration, z.B. vom P⁺-Leitfähigkeitstyp, die verschieden von der Störstellenkonzentration der Quell- und Senkenbereiche ist und beim vorliegenden Beispiel ^-Leitfähigkeit hat.

Eine Einstellung des Störstellenpegels der polykristallinen Siliciumschicht 27, so dass er verschieden von dem der Quell- und Senkenbereiche 24 und 25 ist, ändert das Potential an dem Isolator aufgrund der Differenz der Austrittsarbeit 0„ zwi-

IHo

sehen der Torelektrode und dem Halbleiterträger. Die Änderung des Wertes der Differenz der Austrittsarbeit 0 bewirkt eine

ms

Änderung der Flachbandspannung (flat band voltage), die ihrerseits wiederum eine Änderung der Schwellwertspannung V^ bewirkt, wie aus der vorausstehend angegebenen Formel zu entnehmen ist. Die Schwellwertspannung V^ wird in Übereinstimmung

- 8 - mit

2098U/U18--

M222P/G-6O8/9

mit der Erfindung durch das Vorsehen eines "bestimmten Leitfähigkeitstyps und/oder eines Störstellenkonzentrationsniveaus in der polykristallinen Siliciumschicht 27 geändert, die entgegengesetzt oder verschieden von der Leitfähigkeit oder der Störstellenkonzentration der zugeordneten Senken- und Quellbereiche 24 bzw. 25 ist. Dieses Verfahren zum Indern der Schwellwertspannung ist verschieden von den bekannten Verfahren, die eine Änderung des Schwellwertes durch eine Änderung der Störstellenkonzentration des H-albleiterträgers und/oder der Torkapazität bewirken=

Bei der Verwirklichung der Erfindung bleiben alle Vorteile der Silicium-Tortechnik, wie z.B. die sich selbst ausrichtenden Torelektroden und die niederen parasitären Kapazitäten, erhalten, und überdies ergibt sich ein verbessertes Verfahren zur Änderung der Schwellwertspannungo

Die Änderung der Schwellwertspannung kann direkt durch einen Vergleich von Feldeffekttransistoren mit Silicium-Torelektroden beobachtet werden, wobei die Torelektroden ein unterschiedliches Störstellenniveau haben. Dazu zeigen Kondensatoren verschiedene Flachbandspannungen entsprechend den verschiedenen Störstellenniveaus in der polykristallinen SiIiciumelektrode. Bei derartigen gemäss der Erfindung aufgebauten Feldeffekttransistoren lässt sich eine Schwellwertspannung feststellen, die um etwa 2 Volt höher liegt als bei Feldeffekttransistoren der bekannten Art, bei welchen die polykristalline Siliciumschicht 17 dasselbe Störstellenniveau hat wie der Quellbereich 14 und der Senkenbereich 15°

Es wurden verschiedene Kondensatoren hergestellt mit unter schiedlichen Störstellenniveaus in der polykristallinen ciumschicht, die durch eine Siliciumoxydschicht von dem SiIiciumträgermaterial getrennt sind_o Es lassen sich bei diesen Kondensatoren unterschiedlich© elektrische Eigenschaften fast stellen, die darauf hind©uten, dass sich eine Differenz von

- 9 - etwa

2098U/U1*

M222P/G-608/9

etwa 3 Volt bezüglich, der Flachbandspannung leicht durch eine Änderung des Störstellenniveaus in der polykristallinen SiIiciumschicht erzielen lässt»

Eine weitere Äusführungsforjn. der Erfindung ist in Fig. 3 dargestellt, die einen Feldeffekttransistor 30 mit einer Silicium-Tor elektrode zeigt, der auf einem ^iiiciumträger 32 mit Η-Leitung aufgebaut ist. In diesem Siliciumträger 32 ist ein Quellbereich 34 und ein Senkenbereich 35 vorgesehen, wobei beide Bereiche mit P⁺-Leitfähigkeit ausgeführt sind. Auf der Oberfläche des Siliciumträgers 32 ist zwischen dem Quell- und Senkenbereich eine Siliciumoxydschicht 36 vorgesehen. Über diese Siliciumoxydschicht 36 ist eine Schicht aus polykristallinem Silicium 37 mit N⁺-Leitung aufgebracht, die mit einer Siliciumoxydschicht 38 zur Passivierung überzogen ist. Die übrige Oberfläche des Halbleiterträgers ist mit einer passivierenden Siliciumoxydschicht 39 bedeckt. Die polykristalline Siliciumschicht 37 ist gemäss der Erfindung !^-leitend, d.h. von entgegengesetztem Leitfähigkeitstyp wie die Quell- und Senkenbereiche 34- bzw. 35» die P⁺-leitend sind.

In den Fig. 4-A bis A-E sind die wesentlichen Verfahrensschritte bei der Herstellung eines Feldeffekttransistors gemäss der Erfindung dargestellt,

Gemäss Fig. 4-A wird als Ausgangsmaterial ein Halbleiterträger 10 aus z.B. Silicium, Germanium, Verbindungen der II. und VI. Gruppe sowie der III. und V. Gruppe des periodischen Systems od. dgl. mit einer beliebigen Kristallorientierung verwendet. Das Trägermaterial hat vorzugsweise einen Widerstand von etwa 1 bis 10 0hm cm und ist im vorliegenden Beispiel P~-leitend. Auf dem Halbleiterträger 10 wird in herkömmlicher Weise eine verhältnismässig dicke Diffusions- und Ätzmaske in Form einer Schicht 12 angebracht, wobei hierfür vorzugsweise Siliciumoxyd Verwendung findet. Auch kann für die isolierende Schicht

- 10 - 12

20981 4/ 141 a

2H2050

M222P/G-608/9

12 Siliciumnitrid, Aluminiumoxyd oder ein geeignetes ähnliches Material Verwendung finden. Die Dicke der Schicht 12 beträgt etwa 3000 S bis etwa 10000 &, wobei eine Dicke von etwa -4-000 £ bis etwa 6000 2. bevorzugt wird. Mit Hilfe herkömmlicher fotolithographischer Technik wird in der Schicht 12 eine Öffnung 24 angebracht.

In Fig. 4B ist der Verfahrensschritt dargestellt, nach dem durch die öffnung 14 eine Tor-Isolationsschicht 16 in einer bevorzugten Dicke von etwa 1000 2 bis 1200 2 angeordnet ist, wobei jedoch hervorgehoben wird, dass die Dicke dieser Torts öl ations schicht 16 zwischen etwa 100 S und 2000 2 liegen kann. Als Material für diese Schicht ist Siliciumdioxyd verwendet, jedoch kann auch Siliciumnitrid, Aluminiumoxyd oder ein derartiges Material Verwendung finden.

Über der Tor-Isolationsschicht 16 und der Sniciurnoxydschicht 12 wird eine Schicht 18 aus polykristallinem Silicium niedergeschlagen. Diese polykristalline Siliciumschicht 18 wird vorzugsweise durch Aufdampfen aus Silan bei einer erhöhten Temperatur angebracht, jedoch können auch andere Verfahren Verwendung finden. Die Dicke der polykristallinen Siliciumschicht 18 liegt zwischen etwa 1000 2. und 10000 2, wobei vorzugsweise eine Dicke von etwa 4000 2. bis etwa 6000 %. Verwendung findet. Diese Siliciumschicht 18 wird P⁺-leitend ausgeführt, was durch Einführen herkömmlicher Dotierungsmittel, wie z.B. Bor, bewirkt wird. Die Dotierung kann während des Aufdampfens der polykristallinen Siliciumschicht 18 oder bei einem nachfolgenden Diffusionsschritt vorgenommen werden. Selbstverständlich können für die polykristalline Siliciumschicht 18 auch andere Halbleitermaterialien, wie z.B. polykristallines Germanium oder Verbindungen der III. und V. sowie II. und VI. Gruppe des periodischen Systems Verwendung finden.

- 11 - Gemäss

2098U/U18

M222P/G-6O8/9

Gemäss B¹Xg. 4C wird der innerhalb der öffnung 14 liegende Teil der polykristallinen Silieiumschicht 18 mit einer Diffusions- und Ätzmaske 20 versehen, die aus Siliciumoxyd, Siliciumnitrid, Aluminiumoxyd od. dgl. bestehen kann. Die Maske 20 wird in' herkömmlicher Weise aufgebracht und hat eine Dicke von etwa 1000 2. bis etwa 6000 iL Bei der bevorzugten Verwendung von Siliciumoxid, für diese Maske 20 wird eine Dicke von vorzugsweise 4-000 1 vorgesehen.

Wie aus Fig* 4D erkennbar, wird die polykristalline Siliciumschicht 18 in den nicht von der Siliciumoxydmaske 20 abgedeckten Bereichen entfernt_o Ansehliessend wird auch die SiIiaiuMüxyaseMcht 16 in dan nicht abgedeckten Bereichen entfernt, so dass unter der Siliciumoxydmaske 20 die polykristalline Siliciumschicht 18a und die Siliciumoxydschicht 16a zurückbleiben. Wie bereits erwähnt, hat die Siliciumoxydschicht 16a eine Dicke von etwa 1000 bis 1200 Ä, wogegen die Dicke der Siliciumoxydmaske 20 etwa 4000 Ä dick ist. Diese Siliciumoxydschicht 16a zusammen mit der Siliciumoxydschicht wirkt als Maske für die Diffusion des Quell- und Senkenbereichs.

Aus Fig. 4E ist der Quell- und Senkenbereich 22 bzw. 24 nach der Ausführung der Diffusion mit einem N-leitenden Dotierungsmittel, Z₈B₀ Phosphor, dargestellt. Die Dicke des Quell- bzw. Senkenbereiches 22 und 24 beträgt vorzugsweise 1000 2. und kann sich jedoch je nach den Anforderungen bis zu einer wesentlich grösseren Tiefe erstrecken» So sind z.B. Dicken für den Quell- und Senkenbereieh in der Grössenordnung von etwa 4000 S. bis etwa 6000 2. vorgesehen,

nachfolgend wird ein Beispiel eines 3J-aldefi'ekttransistors gegeben, der dem Ia Figo 4E dargestellten Aufbau entspricht. Als HaIbIeiterträger findet sin P=l©itQiidss Silicium mit einem '/Jidsrstand von etwa 3 0hm cm yiicl einer 100-Eristallorientierung

= 12 ■= Verwendung

20981 4/ H18

„. ' M222P/G-608/9

JtH

■ Verwendung. Auf diesem Träger wird eine Maskierschicht 12 in.einer Dicke von etwa 6000 £ aus Siliciumoxid aufgebracht„ Die Dicke der Siliciumoxydschicht 16 für die Isolation der Torelektrode wird in einer Dicke von 1100 jL + 100 S ausgeführt. Über dieser Isolationsschicht wird die polykristalline Siliciumschicht 18 mit einer Dicke von 5000 1 ± 1000 i ausgebildet. Diese polykristalline Siliciumschicht wird mit Bor während einer Diffusion dotiert, so dass sie eine P⁺-LeIt= fahigkeit mit etwa 10 Atome'/cnr erhält» Der Quell-= und Senkenbereich wird mit Phosphor dotiert, so dass er bei etx-xa 10²¹ Atome/cm^ F^-leitend ist» Die Diffusionstiefe des Quell- und Senkenbereiches beträgt etwa 5000 % ± 1000 IL Über der polykristallinen Siliciumschicht wird eine Siliciumoxydschicht 20 mit einer Dicke von etwa 4000 1 angebrachte

Der entsprechend diesem Aufbau hergestellte Feldeffekttransistor besitzt eine Schwellwertspannung von 2,4 ToIt im Vergleich zu einer Schwellwertspannung von 0,4 Volt bei einem anderen Feldeffekttransistor, der in derselben Weise aufgebaut ist, dessen Torelektrode jedoch dieselbe Leitfähigkeit hat wie der Quell- und Senkenbereicho

In den Fig. 5A bis 5J ist eine weitere Ausführungsform der Erfindung dargestellt»

Gemäss Fig. 5A hat ein Halbleiteraufbau 110 z.B_o in Form einer integrierten Schaltung einen Halbleiterträger 112, der P~-leitend ist. Dieser Träger 112 kann aus Silicium, Germanium sowie einer Verbindung aus den Gruppen III-V und II-VI des periodischen Systems bzw* einem anderen.geeigneten Halbleitermaterial bsstehen. Bei der vorliegenden Ausführungsform wird Silicium als bevorzugtes Halbleitermaterial verwendet, das vorzugsweise einen Widerstandswert zwischen unge= fähr 1 bis 10 0hm cm bei P"-Leitfähigkeit hat_o

- 13 - Auf

2098U/U19

M222P/G-6O8/9 Jf

Auf dem Träger ist eine verhältnismässig dicke Diffusionsund Ätzmaske 114 angeordnet, die vorzugsweise aus Siliciumoxyd besteht. Die Dicke dieser Schicht 114 beträgt etwa 3000 i bis etwa 10000 £, wobei eine Dicke von etwa 4000 £ bis etwa 6000 £ bevorzugt-wird. Mit Hilfe eines bekannten lithographischen Verfahrens werden öffnungen 116 und 118 in dieser Schicht 114 angebracht.

G-emäss Fig. 5B wird in den Öffnungen 116 und 118 eine Isolationsschicht 120 bzw. 122 mit einer Dicke von etwa 100 i bis 2000 £ und vorzugsweise von etwa 1000 £ bis etwa 1200 £ vorgesehen. Für diese Isolationsschichten kann Siliciumoxyd Verwendung finden, wobei selbstverständlich auch die anderen bereits vorausgehend zu diesem Zweck genannten Materialien Verwendung finden können.

Über der Siliciumoxydschicht 114 und den Isolationsschichten 120 und 122 wird eine polykristalline Siliciumschicht niedergeschlagen, insteile dieser polykristallinen Siliciumschicht können auch polykristallines Germanium sowie Verbindungen der Gruppen HI-V und H-VI Verwendung finden. Die polykristalline Siliciumschicht 124 wird vorzugsweise durch Aufdampfen aus Silan bei einer erhöhten Temperatur aufgebracht. Dabei wird die Schicht 124 in einer Dicke mit etwa 1000 £ bis etwa 10000 £ und vorzugsweise mit einer Dicke von etwa 4000 £ bis 6000 £ ausgeführt.

Über der polykristallinen Siliciumschicht 124 wird eine Maskierschicht 126 angebracht und durch entsprechende Verfahrensschritte eine Öffnung 128 eingeätzt. Siliciumoxyd findet bevorzugt als Maskierungsmaterial Verwendung, obwohl auch Siliciumnitrid, Aluminiumoxyd und dergleichen Materialien Verwendung finden können. Die Dicke des Siliciumoxydschicht 126 liegt etwa bei 1000 £ bis 4000 £ und vorzugsweise bei etwa 2000 £ bis etwa 3000 £. Durch die öffnung 128 wird eine

- 14 - Diffusion

' " 2098U/U18

M222P/G-608/9

/3

Diffusion mit einem herkömmlichen P-leitenden Dotierungsmittel, z.B. Bor, vorgenommen, so dass die in der Öffnung 128 freigelegte polykristalline Siliciumschicht P⁺-leitend wird. Insteile von Bor kann auch ein anderes P-leitendes Dotierungsmittel Verwendung finden„

Gemäss Fig, 5C wird eine weitere Maskierungsschicht 150 auf der polykristallinen Siliciumschicht 124 angeordnet, die vorzugsweise aus demselben Material ausgeführt ist wie die Schicht 126. Dabei kann die Schicht 126 zuvor entfernt oder auch beibehalten werden.

In Fig. 5D ist der Aufbau dargestellt, bei dem die Maskier·= schicht 130 so weit xtreggeätzt ist, dass auf dem P⁺-dotierten Bereich der polykristallinen Siliciumschicht 124 im Bereich der Öffnung 128 eine Maske 152 zurückbleibt=

Über dieser Maske 132 sowie der polykristallinen Siliciumschicht 124 wird gemäss Fig. 5^ eine weitere Maskierungsschicht 134 angebracht, die aus demselben Material bestehen kann wie die zuvor beschriebenen Schichten 130 und 126„ Durch erneute fotolithographische Behandlung und entsprechende Ätzung wird die Schicht 134 unter Zurücklassung von Masken 136 bzWo 138 wieder entfernt, die innerhalb der Öffnungen 116 und 118 auf der polykristallinen Siliciumschicht 124 angeordnet sind. Die Maske 136 liegt über der Maske 152«,

Nunmehr wird gemäss Fig. 5G die polykristalline Siliciumschicht 124 mit Ausnahme des Teiles 140 unter den Masken und 152 innerhalb der Öffnung 116 und des Teiles 142 unter der Maske 158 innerhalb der Öffnung 118 entfernte

inschiiessend werden die Masken 136 und 138 mit herkömmlicher Ätztechnik entfernt, so dass sich der Aufbau gemäss Figo 5H ergibt. Die Siliciumoxydschichten 120 und 122 werden ebenfalls

- 15 - '

2098U/U18

M222P/G-60S/9

bis auf die Teile 144 in der Öffnung 116 und 146 in der Öffnung 118 entfernt, die von den polykristallinen Teilen 140 und 142 abgedeckt sind.

Der Aufbau gemäs's Fig. 5H umfasst somit einen polykristallinen Siliciumteil 140, der durch. Dotierung P⁺-leitend und auf seiner Oberfläche mit einer Maske 132 abgedeckt ist. Der polykristalline Siliciumteil 142 in der Öffnung 118 ist bis zu diesem Verfahrensschritt nicht dotiert und auch nicht mit einer Maske versehen.

Gemäss Fig. 51 wird nunmehr eine Diffusion mit einem W-leitenden Dotierungsmaterial, z.B. Phosphor, vorgenommen, um die Quell- und Senkenbereiche 148, 152 bzw. 150, 154 mit einer If^-Leitung herzustellen. Bei dieser Diffusion wird der polykristalline Siliciumteil 152, der nicht maskiert ist, ebenfalls N⁺-leitend.

Der sich nunmehr aufgrund dieser Verfahrensschritte ergebende Halbleitere.ufbau ist in Fig. 5^J dargestellt, wobei die Maske 132 über dem P⁺-leitenden polykristallinen Siliciumteil 140 entfernt ist. Bei diesem Aufbau ist eine polykristalline Gatterelektrode 140 mit P⁺-Leitung und eine polykristalline Gatterelektrode 142 mit N⁺-Leitung vorhanden. Die Schwellwertspannung dieser beiden Feldeffekttransistoren mit isolierten Gatterelektroden ist verschieden aufgrund der verschiedenen Austrittsarbeit, die zwischen dem Material der ■!torelektrode und dem Trägermaterial wirksam ist. Aus der Erfindung ergibt sich der Vorteil, dass integrierte Schaltkreise, die derartige Feldeffekttransistoren enthalten, sehr Tiel flexibler einsetzbar sind, da sie einerseits eine_#höhere DasGhaltgeschwindigkeit und eine bestimmte Geräuschimmunitat/ s:o;vie flexibel für mehr als zwei logische Spannungsniveaus τ®rwendbar sind»

- 16 - Die

20981 4/U18

2H2050

M222P-603/9

.Die beschriebene Technik kann auch zur Herstellung von Halbleiteranordnungen mit einer Vielzahl von Halbleiter-Elektroden-Kondensatoren Verwendung findene, Nimmt man an, dass die Torelektrode 142 gemäss Fig. 5G eine N⁺-Dotierung hat, dann ergibt sich aus den Komponenten mit den Schichten 140, 144 sowie 112 einerseits und den Schichten 142, 122 sowie 112 andererseits ein Kondensatorpaar, das den Halbleiterträger 112 gemeinsam hat. Diese Kondensatoren zeigen eine verschiedene Flachbandspannung, so dass die Komponenten für Schaltanwendungen, z.B. bei der Herstellung von Schieberegistern und kreisgeschalteten Speicherelementen, Yerx-jendung finden können. Selbstverständlich können derartige Kondensatoren auch in Verbindung mit Feldeffekttransistoren hergestellt werden.

Vorausstehend wurde ein Feldeffekttransistor und ein Verfahren zu dessen Herstellung beschrieben, bei dem die Störstellenkonzentration in der polykristallinen Siliciumschicht für die Torelektrode auf einem gegenüber den. Quell- und Senken=- bereich.eo.im Halbleiterträger verschiedenen Niveau liegte Durch diese unterschiedliche Konzentration des Störstellenniveaus ergibt sich eine Schwellwertspannung V^, die direkt von diesem Unterschied abhängig ist. Diese Schwellwertspannung ist abhängig von der Austrittsarbeit 0_ms» so dass durch entsprechende Diffusion diese Austrittsarbeit und damit die Schwellwertspannung leicht geändert werden kann.

Erzielung dieser Eigenschaften wird eine Störstellendiffusion in die als Torelektrode wirksame Siliciumschicht in der Weise vorgenommen, dass sich eine Störstellenkonzentration ergibt, die verschieden von der Konzentration des Quell- und Senkenbereiches ist, wobei die Torelektrode eine entgegen gesetzte Leitfähigkeit und/oder ein niedrigeres bzw. ein höheres Dotierungsniveau besitzt als die Quell- und Senkenberei che.

- 17 -2098H/U18

M222P-608/9

In einem aweiten Ausführungsbeispiel wurde eine Halbleiteranordnung mit einer Vielzahl von Feldeffekttransistoren auf einem gemeinsamen Halbleiterträger beschrieben, wobei die StorStellenkonzentration des Materials für die erste Torelektrode auf einem Niveau liegt, das von der Störstellenkonzentration des Materials für die zweite Torelektrode verschieden ist. Da die Schwellwertspannung Ym direkt von dem Unterschied in der StÖrstsllenkonzentration zwischen dem ¹¹Ormaterial und dem Trägermaterial abhängig ist, ergibt sich für die beiden Feldeffekttransistoren mit unterschiedlicher Störstellenkonzentration, dass beide eine voneinander verschiedene Schwellwertspannung Y₁^ haben. Bei der Verwendung eines Halbleitermaterials mit P-Leitung ist für die Quell- und Senkenbereiche eine N⁺-Leitung vorgesehen, wobei die Torelektrode aus polykristallinem Silicium für die erste Halbleiteranordnung eine P⁺-Leitfähigkeit und die Torelektrode der zweiten Halbleiteranordnung eine !^-Leitfähigkeit hat. Aufgrund dieses Aufbaus und der unterschiedlichen sich daraus ergebenden Schwellwertspannungen können derartige Halbleiteranordnungen mit drei verschiedenen logischen Spannungsniveaus betrieben werden. Die Erfindung ist auch für Halbleiteranordnungen mit einer Vielzahl von Elektrodenkondensatoren verwendbar, wobei ein oder mehrere dieser Kondensatoren in Verbindung mit einem oder mehreren Feldeffekttransistoren Verwendung finden können.

- 18 - Patentansprüche

2098H/U18

Claims

2H205Q

M222P/G-608/9

Patentansprüche-

Feldeffekttransistor mit einem halbleiterkörper einer ersten Leitfähigkeit, und mit in dem Halbleiterkörper angeordneten Quell- und Senkenbereichen mit einer entgegengesetzten Leitfähigkeit sowie einem geringeren Widerstand alsjäer Halbleiterkörper, dadurch gekennzeichnet, dass über dem zwischen dem Quell- und Senkenbereich (24, 34, 22, 148, 152 bzw. 25, 35, 23, 150, 154) entlang der Oberfläche des Halbleiterkörpers verlaufenden Kanal eine Torelektrode (27, 37? 18a, 140, 142) mit einer zum Quell- und Senkenbereich verschiedenen Störstellenkonzentration angeordnet ist_o
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Torelektrode eine zum Quell- und Senkenbereich entgegengesetzte Leitfähigkeit hat.
3. Feldeffekttransistor nach inspruch 1, dadurch gekennzeichnet, dass die Torelektrode aus einem polykristallinen Halbleitermaterial besteht, das mit einer N⁺-leitenden Störstellenkonzentration versehen ist,
4„ Feldeffekttransistor nach einem oder mehreren der An-Sprüche 1 bis 3, dadurch gekennzeichnet, dass der Quell- und Senkenbereich eine P^-leitende Störstellenkonzentration hat.

2 0 9 8 U / U 1 8

M222P/G-608/9

3»
5. Feldeffekttransistor nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennz eichnet, dass die Torelektrode eine P⁺-leitende Storstellenkonzentration "besitzt.
6. Feldeffekttransistor nach einem oder mehreren der Ansprüche 1 bis 5» dadurch gekennz eichnet, dass eine Vielzahl von Torelektroden auf einem gemeinsamen Halbleiterträger vorgesehen ist, wobei die erste Torelektrode eine gegebene Störstellenkonzentration und die zweite Torelektrode ein bestimmtes davon verschiedenes Niveau der Storstellenkonzentration hat, und dass jeder der beiden Torelektroden ein Quell- und Senkenbereich zugeordnet ist.
7. Feldeffekttransistor nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass auf einem gemeinsamen Halbleiterträger eine Vielzahl von Torelektroden vorgesehen ist, von denen die erste Torelektrode eine bestimmte Storstellenkonzentration eines bestimmten Leitfähigkeitstyps und die zweite Torelektrode eine davon verschiedene Storstellenkonzentration eines entgegengesetzten Leitfähigkeitstyps hat.
8. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass auf einem gemeinsamen Halbleiterkörper eine Vielzahl von Feldeffekttransistoren vorgesehen ist, von denen zumindest einer mit einer Torelektrode gegebener Storstellenkonzentration und/oder Leitfähigkeit zur Vorspannung derart versehen ist, dass eine merkbare Kanalleitung auftritt, wenn eine Potentialdifferenz zwischen dem zugerodneten Quell- und Senkenbereich existiert, selbst wenn kein Potential zwischen der Torelektrode und dem Halbleiterträger von aussen angelegt wird, und dass zumindest eine zweite Torelektrode mit einer gegenüber der ersten

20981 kl UI 8

M222P/G-608/9

Torelektrode niedrigeren und verschiedenen Störstellenkonzentration oder unterschiedlichen Leitfähigkeit derart zur Vorspannung der Halbleiteranordnung vorhanden ist, dass, solange kein merkbarer Kanalstrom zwischen dem zweiten Quell- und Senkenbereich auftritt, wenn eine Potentialdifferenz zwischen dem Quell- und Senkenbereich anliegt, bis ein ausreichend grosses Vorsρannungspotential an die Torelektrode angelegt wird, um den Kanal in den Zustand einer starken Inversion zu überführen.
9. Halbleiteranordnung nach einem oder mehreren der An-" Sprüche 1 bis 8, dadurch gekennzeichnet, dass die Torelektrode aus einem der Materialien wie polykristallinem Silicium, polykristallinem Germanium, einer Verbindung aus der Gruppe III-V und der Gruppe II-VI des periodischen Systems besteht.
10. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 9» dadurch gekennzeichnet, dass die Torelektrode aus polykristallinem Silicium besteht.
11. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die erste Torelektrode !^-leitend ist.
12. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die zweite Torelektrode P⁺-leitend ist.
13. Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere eines Feldeffekttransistors mit einem Halbleiterkörper einer ersten Leitfähigkeit und mit in dem Halbleiterkörper angeordneten Quell- und Senkenbereichen mit einer entgegengesetzten Leitfähigkeit und einem geringeren Widerstand als der Halbleiterkörper, dadurch

20981 4/U18

λ# M222P/G-608/9

g e¹ k e η η ζ eichnet, daas die normalerweise

zwischen dem Halbleiterkörper mit einer ersten Störstellenkonzentration und einer durch eine dielektrische Schicht vom Halbleiterkörper getrennte Elektrode auftretende Flachbandspannung dadurch modifiziert wird, dass die Elektrode durch Diffusion ein bestimmtes Niveau einer Störstellenkonzentration erhält, das gegenüber dem Niveau der Störstellenkonzentration des Halbleiterkörpers verschieden und/oder entgegengesetzt ist, wodurch sich eine geänderte Flachbandspannung und damit eine Kanalinduktion mit höherer Spannung erzielen lässt.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass in die Torelektrode eine niedrigere Störstellenkonzentration als in den Halbleiterkörper eindiffundiert wird.
15· Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Torelektrode mit einem Störstellentyp diffundiert wird, der eine zum Störstellentyp des Halbleiterkörpers entgegengesetzte Leitfähigkeit hat.
16. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 1 mit einer modifizierten Schwellwertspannung, dadurch gekennzeichnet, dass auf der Oberfläche eines Halbleiterkörpers mit einer ersten Leitfähigkeit und mit einem ersten Widerstandswert eine Torelektrode über einem Kanalbereich des HaIbL^eiterkörpers angebracht wird, wobei die Torelektrode vom Leitfähigkeitstyp des Halbleiterkörpers ist, dass Quell- und Senkenbereiche in der Oberfläche' des Halbleiterkörpers ausgebildet werden, die von einer von der Störstellenkonzentration der Torelektrode unterschiedlichen Störstellenkonzentration sind, und dass

2098H/U18

2H205Q "'

M222P/G-608/9

Quell- und Senkend er eich dersct im Halbleiterkörper angeordnet wird, dass die Bereiche von der Torelektrode getrennt sind.
17. Verfahren nach Anspruch 16, dadurch g e k e η η -

ζ ei chne t, dass auf der Oberfläche des Halbleiterkörpers eine Maskierschicht mit einer Öffnung angebracht wird, durch welche die Oberfläche des Halbleiterkörpers freiliegt, dass auf der freiliegenden Oberfläche des Halbleiterkörpers eine dielektrische Schicht angebracht wird, die als isolierende Schicht für die Torelektrode dient, dass zumindest über der dielektrischen Schicht eine Halbleiterschicht von einem Leitfähigkeitstyp angebracht wird, der dem Leitfähigkeitstyp des Halbleiterkörpers entspricht und mit einer Störstellenkonzentration bis zu einem ersten Niveau dotiert ist, dass über zumindest einem Teil der Halbleiterschicht eine zweite Maskierschicht angeordnet wird, die den über der dielektrischen Schicht liegenden und als Torelektrode dienenden Teil der Halbleiterschicht abdeckt, dass die nicht abgedeckten Teile der Halbleiterschicht bis zur dielektrischen Schicht und anschliessend die dielektrische Schicht entfernt werden, so dass ein Teil der innerhalb der öffnungen der ersten Maskierschicht liegenden Oberfläche des Halbleiterkörpers freigelegt wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass während des Aufbaus der Halbleiterschicht diese mit Störstellen einer bestimmten Leitfähigkeit dotiert wird.
19· Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die Störstellendotierung der Halbleiterschicht nach dem Aufbringen dieser Schicht erfolgt.

2098U/U18

M222P/G-608/9
20. Verfahren nach einem oder mehreren der Ansprüche 17 his 19, dadurch gekennzeichnet, dass die freigelegten Teile des Halbleiterkörpers nach dem Aufbringen der für die Torelektrode benötigten Halbleiterschicht mit Störstellen einer bestimmten Leitfähigkeit dotiert werden, um den Basis- und den Senkenbereich mit entgegengesetzter Leitfähigkeit in dem Halbleiterkörper auszubilden.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Störstellenkonzentration in den Quell- und Senkenbereichen auf ein von der Störstellenkonzentration der Halbleiterschicht verschiedenes Niveau gebracht wird.
22. Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der Ansprüche 1, 6,'7, 8 und 9, dadurch gekennzeichnet, dass auf einem Halbleiterkörper einer ersten Leitfähigkeit und mit einem ersten Widerstandswert eine Maskierschicht derart angebracht wird, dass eine Vielzahl von Oberflächenbereichen des Halbleiterkörpers durch Öffnungen in der Maskierschicht freigelegt werden, dass in zumindest einer ersten und zweiten Öffnung der Maskierschicht auf der Oberfläche des Halbleiterkörpers eine isolierende Schicht derart angebracht wird, dass sie als Isolationsschicht für eine Torelektrode dienen kann, dass über dieser isolierenden Schicht eine polykristalline Halbleiterschicht aufgebracht wird, die im Bereich der ersten Öffnung der Maskierschicht durch Diffusion mit einer ersten bestimmten Leitfähigkeit versehen wird, dass über der polykristallinen Halbleiterschicht eine zweite dielektrische Schicht angeordnet und derart als Maske ausgebildet wird, dass diese zumindest einen Teil der polykristallinen Halbleiterschicht vom ersten Leitfähigkeitstyp bedeckt, dass eine dritte isolierende Schicht über

2098U/H18

' M222P/G-608/9

der Maske aus der zweiten isolierenden Schicht und der polykristallinen Halbleiterschicht angebracht wird,.aus der eine weitere Maske derart gebildet wird, dass sie zumindest die aus der zweiten isolierenden Schicht gebildete Maske und einen Teil der in der zweiten Öffnung angebrachten polykristallinen Halbleiterschicht über-. deckt, dass die nicht von der weiteren Maske abgedeckten Teile der polykristallinen Halbleiterschicht und anschliessend die darunterliegende erste isolierende Schicht in denselben Bereichen entfernt werden, dass die aus der dritten isolierenden Schicht gebildete weitere Maske entfernt und eine Störstellendiffusion in die freigelegten Bereiche des Halbleiterkörpers innerhalb der ersten und zweiten öffnung sowie den Teil der innerhalb der zweiten öffnung liegenden polykristallinen Schicht mit einem zum Leitfähigkeitstyp des Halbleiterkörpers entgegengesetzt leitenden Störstellentyp ausgeführt wird.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass die aus der zweiten isolierenden Schicht gebildeten Maskenteile entfernt werden.

209814/U18