DE7132084U - Halbleiteranordnung vorzugsweise feldeffekttransistor - Google Patents

Halbleiteranordnung vorzugsweise feldeffekttransistor

Info

Publication number
DE7132084U
DE7132084U DE19717132084 DE7132084U DE7132084U DE 7132084 U DE7132084 U DE 7132084U DE 19717132084 DE19717132084 DE 19717132084 DE 7132084 U DE7132084 U DE 7132084U DE 7132084 U DE7132084 U DE 7132084U
Authority
DE
Germany
Prior art keywords
gate electrode
field effect
source
semiconductor
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19717132084
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE7132084U publication Critical patent/DE7132084U/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

PATENTANWÄLTE
DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANS LEYH
München 71, I9. August 1973 Melchiorstr. 42
Motorola, Inc. 94OI West Grand Avenue Franklin Park. Illinois V.St.A.
Halbleiteranordnung vorzugsweise !Feldeffekttransistor
Die Erfindung betrifft eine Halbleiteranordnung uni. vorzugsweise einen Feldeffekttransistor mit einem Halbleiterkörper einer ersten Leitfähigkeit, und mit in dem Halbleiterkörper angeordneten Quell- und Senkenbereichen mit einer entgegengesetzten Leitfähigkeit sowie einem geringeren Widerstand als der Halbleiterkörper.
Bei bekannten Feldeffekttransistoren ist die Torelektrode gegen einen geeignet dotierton Halbleiterkörper einer ersten Leitfähigkeit durch eine dünne dielektrische Schicht isoliert. Der Quellbereich und der Senkenbereich sind in voneinander getrennt liegenden Oberflächenteilen des Halbleiterkörpers mit entgegengesetzter Leitfähigkeit ausgebildet. Bei derartigen, in der Regel als Oberflächen-Feldeffekttransistoren bezeichneten Halbleiteranordnungen lässt sich mit Hilfe eines
Fs/wi von
7132I8S-5.1.72
M222P/G-608/9
von einem an die Torelektrode angelegten Potential erzeugten elektrischen Feld die Dichte der Ladungsträger entlang der Oberfläche des Halbleiterkörpers bzw. dem sogenannten "Kanal" modulieren und damit ein Stromfluss zwischen dem Quellbereich und dem Senkenbereicli ei-aeugeii« Sin elektrisches Signal kann an den Quell- bzw. Senkenbereich mit Hilfe entsprechender Kontaktanschlüsse angelegt bzw. abgegriffen werden. Da der Feldeffekttransistor als spannungsgesteuerte Einrichtung anzusehen ist, kann er mehr mit einer Röhrentriode als mit einem herkömmlichen Transistor verglichen werden. Feldeffekttransistoren mit einem N-dotierten Kanal werden in der Regel so hergestellt, dass sie als Verarmungstyp arbeiten, d.h. der wesentliche Quell-Senkenstrom I , fliesst bei der Vorspannung Null. Demgegenüber arbeitet ein Feldeffekttransistor mit P-dotiertem Kanal als Anreicherungstyp, d.h. es ist eine negative Torvorspannung notwendig, um einen wesentlichen Quell-Senkenstrosi I . auszulösen. Ein Feldeffekttransistor mit einem
SCL
P-dotierten Kanal ist daher im Ruhezustand abgeschaltet.
Der Anreicherungsty^ bzw. der Verarmungstyp werden durch Strommessungen identifiziert, wobei die Toroxydschicht und das Material der Torelektrode von der Oberfläche der Halbleiteranordnung entfernt sind. Während der Strommessungen ist der Verarmungstyp abgeschaltet, so dass kein Strom zwischen dem Q ., 1- und Senkenbereich fliesst, d.h. sich kein Kanal ausbildet. Beim Anreicherungstyp fliesst normalerweise ein Strom zwischen dem Quell- und Senkenbereich während der Strommessungen, da "bei diesem Typ ein Kanal vorhanden ist.
Es ist jedoch ein Feldeffβ^ΐΓβηβΙε„or mit einem 5-leitenden Kanal wünschenswert, der die charakteristischen Eigenschaften des Verarmungstyps und des Anreicherungstyps zeigt. Wenn die ToroxydschichJj und das Material der Torelektrode entfernt werden, soll aus diesem Feldeffekttransistor ein Verarmungstyp entstehen. Beim Vorhandensein des Materials für die Torelektrode
- 2 - soll
7132IM-5.1.72
M222P/G-608/9
soll die Austrittsarbeit in einem solchen Umfang verringert werden, dass immer ein Strom zwischen dem Quell- "and Senkenbereich fliesst. In dieser Hinsicht arbeitet der Feldeffekttransistor dann als Anreiche^uagstyp. Dieser speziell?: Aufbau «oll such ale aelbatvorttespannter Anreich«rungstyp bezeichnet werden.
Jeder auf einer Siliciumscheibe ausgebildete Feldeffekttransistor zeigt im wesentlichen dieselbe Schwellwertspannung V^. Ein N-dotierter Kanal eines Feldeffekttransistors führt Strom zwischen dem Quell- und Senkenbereici , wenn die zwei nachfolgenden Bedingungen erfüllt sind. Erstens muss das Potential des Senkenbereiches gegenüber dem Quellbereich Dositiv sein, und zweitens muss das zwischen der Torelektrode und dem Halbleiterträger wirksame positive Potential um einen bestimmten Spannungswert, nämlich die Schwellwertspannung, höher liegen. Ein Feldeffekttransistor mit P-dotiertem Kanal arbeitet im wesentlichen in derselben Weise wie ein solcher mit N-dotiertem Kanal, wobei ein Strom zwischen dem Quellbereich und dem Senkenbereich fliesst, wenn die folgenden zwei Bedingungen erfüllt sind. Zunächst muss der Senkenbereich ein negatives Potential bezüglich des Quellbereiches aufweisen, und ferner muss die Torelektrode auf einem negativen Potential bezüglich des Halbleiterträgers liegen, wobei die Amplitude des Potentialwerts eine bestimmte Spannung übersteigen muss, welche die Schwellwörtspann-ang des Feldeffekttransistors ist.
Die derzeitige Serienfertigung, die von der allgemeinen Halb-Isitertechnologie ausgeht, tendiert dazu, eine grosse Anzahl von Feldeffekttransistoren, und zwar sowohl mit einem P-dotierten als auch mit einem N-dotierten Kanal gleichzeitig auf einem Halbleiterkörper, z.B. einer Siliciumscheibe, anzubringen. Die Siliciumscheibe stellt dabei einen wesentlichen Teil des Feldeffekttransistors dar, d.h. la der Siliciumscheibe ist auch der leitende Sanal angeordnet. Durch das bisherige
- 3 - Herstellungsverfahren
7132184-5.1.72
M222P/G-608/9
Herstellungsverfahren ergeben sich "bestimmte Einschränkungen^, so dass die gleichzeitige Herstellung von mehreren Feldeffekttransistoren auf ein und derselben Siliciumscheibe zu Feldeffekttransistoren mit im wesentlichen derselben Schwellwertspannung führt»
Daher muss die Schwellwertspannung sowohl für einen Feldeffekttransistor mit ΓΤ-dotiertem Kanal als auch für einen Feldeffekttransistor mit P-dotiertem Kanal in der richtigen Polarität um einen bestimmten Betrag überschritten werden, um einen Stromfluss auszulösen. Ein Stromfluss in einem N-dotierten Kanal erfordert eine positive Tor-spannung, die die Schwellwertspannung des N-dotierten Kanals übersteigt, wogegen ein Stroiafluss in einem P-dotierten Kanal eine negative Tor spannung benötigt, die über der Schwellwertspannung liegt, um entsprechend einen Stromfluss auszulö
sen
Die Schwellwertspannung V^ eines Feldeffekttransistors ist diejenige an die Torelektrode angelegte Spannung, die erforderlich ist, um das Einsetzen einer starken Inversion an der
Die Schwellwertspannung kann durch nachfolgende Gleichung be schrieben werden:
20F
In diesem Ausdruck ist Q die Dichte pro Flächeneinheit der effektiven Oberflächenladung, C die To^kapazität pro Flächeneinheit, 0 das Potential an der Torisolktion aufgrund der Differenz der Austrittssrbeit zwischen der Torelektrode mit der Austrittsarbeit 0m und dem Halbleiterträger mit der Austritt sarbeit 0σ ^0-d die notwendige Spannung, um das Oberflächenpotential vom Flachband zur starken Inversion zu bringen, K die dielektrische Konstante des Halbleiterträgers, e die Dielektrizitätskonstante des freien Raames, N die Stör-
- 4 - Stellenkonzentration
7132884-5.1.72
M222P/G-603/9
Stellenkonzentration im Halbleiterträger, und q die elektrische Ladung. Die Summe der ersten beiden Ausdrücke ist die sogenannte "Flachbandspannung". Das Pluszeichen findet für .Anordnungen mit N-dotiertem Kanal und das Minuszeichen für Anordnungen mit P-dotiertem Kanal Verwendung.
In bekannter Weise wird die gewünschte Schwellwertspannung Vq, durch Änderung der Störstellenkonzentration des Halbleiterträgers und/oder der Torkapazität, d.h. von N und C eingestellt.
Bei integrierten Schaltkreisen, die mehr als einen Oberflächen-Feldeffekttransistor auf einem gemeinsamen Halbleiterträger haben, ist die Schwellwertspannung dieser Feldeffekttransistoren in der Segel die gleiche, da die StörstelJenkonzentration des Halbleiterträgers und die 'Torkapazität für jed^n Transistor gleich sind. Durch eine Änderung der Störstellenkonzentration des ^albleiterträgers zum Beispiel würde die Schwellwertspannung aller auf einem und demselben Halbleiterträger angeordneten Feldeffekttransistoren um denselben Letr-ag geändert werden. Entsprechend würde unter der Annahme von Feldeffekttransistoren gleicher Grosse und Art die Schwellwertspannung um denselben Betrag geändert werden, wenn die Gatter in derselben Weise abgeändert wurden.
Der Erfindung liegt die Aufgabe zugrunde, eine Haloleiteranordnung, und insbesondere einen Feldeffekttransistor zu schaffen, bei dem eine gewünschte Schwel?wertspannung einstellbar ist, d.h. die Flachbandspannung eines Feldeffekttransistors mit einer Halbleiter-Torelektrode in gewünschter Weise geändert werden kann. Dabei soll eine Vielzahl von Feldeffekttransistoren auf einem einzigen Halbleiterkörper angeordnet werden, wobei für einzelne Feldeffekttransistoren eine verschiedene Schwellwertspannung einstellbar ist. Damit soll erreicht werden, dass für eine Vielzahl von Feldeffekt-
transistoren
7132*84-5.1.72
M222F/G-608/9 /{j
transistoren auf einem einzigen Halbleiterträger drei und mehr logische Niveaus einstellbar sind.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass über dem zwischen dem Quell- und Senkenbereich entlang der Oberfläche des Halbleiterkörpers verlaufenden Kanal eine Torelektrode mit einer zum Quell- und Senkenbereich verschiedenen StörStellenkonzentration angeordnet ist. Dabei ist vorgesehen, dass die Torelektrode eine zum Quell- und Senkenbereich entgegengesetzte Leitfähigkeit hat.
Nach einem weiteren Merkmal der Erfindung ist vorgesehen, dass auf einem gemeinsamen Halbleiterkörper eine Vielzahl von Feldeffekttransistoren vorgesehen ist, von denen zumindest einer mit einer Torelektrode gegebener Störstellenkonzentration und/oder Leitfähigkeit zur Vorspannung derart versehen ist, daß eine merkbare Kanalleitung auftritt, wenn eine Potentialdifferenz zwischen dem zugeordneten Quell- und Senkenbe^eich existiert, selbst wenn kein Potential zwischen der Torelektrode und dem Halbleiterträger von außdn beigelegt wird, und daß zumindest eine zweite Torelektrode mit einer gegenüber der ersten Torelektrode niedrigeren und verschiedenen Störstellenkonzentration oder unterschiedlichen Leitfähigkeit derart zur Vorspannung der Halbleiteranordnung vorhanden ist, daß so lange kein merkbarer Kanalstrom zwischen dem zweiten Quell- und Senkenbereich auftritt, wenn eine Potentialdifferenz zwischen dem Quell- und Senkenbercich anliegt, bis ein ausreichend grosses Vorspannungspotential an die Torelektrode angelegt wird, um den Kanai in den Zustand einer starken Inversion zu überführen.
7132134-5.1.72
M222P/G-608/9
Weitere Merkmale und VorteiJ e der Erfindung gehen aus der nachfolgenden Beschreibung von Ausführungsbe.^pielen in Verbindung mit den Ansprüchen und der Zeichnung hervor. Es zeigen.
Fig. 1 einen Silicium-MOsFET mit einer Torelektrode bekannter Art;
Fig. 2 einen MOSF"RT mit einer Siliciumtorelektrode mit einem zur Quelle und Senke entgegengesetzten Leitfähigkeitstyp, wobei die Torelektrode eine P+- Leitfähigkelt hat;
Fig. 3 eine Silicium-Torelektrode mit einer zur Quelle und Senke entgegengesetzten Leitfähigkeit, wobei die Torelektrode eine ^-Leitfähigkeit hat;
Fig. 4-A bis 45 einzelne Verfahrensschritte bei der Herstellung eines Feldeffekttransistors mit isolierter Torelektrode, bei der die Torelektrode eine Leitfähigkeit und/oder Konzentration aufweist, die entgegengesetzt und verschieden ist von der Leitfähigkeit und der Konzentration der zugeordneten Quell- und Senkenbereiche;
Fig. 5A- 5J einzelne Verfahrensschritte bei der Herstellung einer Vielzahl von Feldeffekttransistoren mit isolierten Torelektroden, von denen mindestens eine Torelektrode von einem Leitfähigkeitstyp und/oder einem Störstellenkonzentrationsniveau ist, das entgegengesetzt oder verschieden von der Leitfähigkeit und dem Konzentrationsniveau des zugeordneten Senken- und Quellenbereiches ist, wobei auch, eiiia entgegen-
- 6 - gesetzte
7132014-5.1.72
M222P/G-603/9
^estzte Leitfähipjkeit und/oder eine verschiedene otöri-tellenkonzontration gegenüber einer zweiten Torelektrode auf demselben Halbleiterträger vorge-· ' Dhe:i ir:t.
In Pii5- 1 ist ein herko^-lich.eT* Vp-λ d&f ffiirttirsnsistor mit einer Silicium-'Porelektrode dargestellt. Dieser Feldeffekttransistor 10 i.st auf einem Siliciumträger 12 mit 2.B. P~-Leitung angeordnet und hat einen Quellbereich 15 sowie einen Senkenbereicb. 14 mit N+-Leitung, d.h. einer dem Siliciumträger entgegengesstzten Leitfähigkeit. Eine SiliciumoxydBchicht 16, die auch als Toroxyd bezeichnet wird, trennt die polycristalline Silicium-Torelektrode 17 vom Halbleiter= träger 12. Diese Torelektrode 17 aus polykristallinem Silicium besitzt IT^-Leitung, d.h, dieselbe Leitfähigkeit wie die Quell- und Senkenbereiche 14 und 15· Es ist herkömmliche Praxis, durch eine gleichzeitige Diffusion der Quell- und Senkenbereiche 14 und 15 sowie der polykristallinen Torelektrode 19 eine bsstisüsto Stcrstsllsnkonzsü+:T'e'':'' nn in °~i "i or> drei Bereichen vorzusehen, so dass sich im wesentlichen derselbe Störstellentyp und dasselbe Konzentrationsniveau in den Quell- und Senkenbereichen sowie der Torelektrode ergibt. Der Feldeffekttransistor 10 ist mit einer Maskierschicht in Form einer Siliciumoxydschicht 18 versehen.
In den Fig. 2 und 3 ist eine Ausführungsform eines Feldeffekt transistors mit Silicium-Torelektrode dargestellt, der gemäss der Erfindung aufgebaut und hergestellt iot. Dieser Feldeffekttransistor hat eine polykristalline Silicium-Torelektrode, deren Störstellenkonzentration verschieden von der Storstellenkonzentration des Quell- sowie Senkenbereiches ist.
C-emäss Fig. 2 ist ein Feldeffekttransistor 20 mit Silicium-Torelektrode auf einem Siliciumträger 22 mit P"-Leitung
- 7 - angeordnet
7132184-5.1.72
M222P/G-608/9
angeordnet. Für den Träger 22 kann auch ein anderes Halbleitermaterial, ζ.3. Germanium od. dgl., verwendet werden. Der Quellbereich ?.'-■ und der Senkenbereich 25 dieses Transistors haben N+-Leitung und nind jeweils im Halbleiterträger 22 angeordnet. Auf de:n Tracer 22 i'">t eine Siliciumoxydschicht 26 vorjrftRfihfin. dip> zwiscuen dem uuelibereich 24 und dem oenkenbereich 25 angeordnet ist. Diese Schicht 26 kann aus einem beliebigen isolierenden Maskenmaterial, wie z.B. Siliciumoxyd, Siliciumnitrid, Aluminiumoxyd od. dgl., bestehen. Auf der Oberfläche dieser Siliciumoxydschicht 26 ist eine Schicht eines Halbleitermaterials, z.B. polykristallines Silicium, 27 angebracht. Anstelle von Silicium ist auch Germanium geeignet. Eine weitere vorzugsweise Siliciumoxydschicht 28 ist über dem polykristallinen Silicium 27 als Diffusionsmaske vorgesehen. Diese Schicht kann ebenfalls aus Siliciumnitrid, Aluminiumoxyd od. dgl. bestehen. Auch die isolierende Schicht 29, die als Diffusionsmanke dient, kann vorzugsweise aus Siiiciumoxyd hergestellt nein, obwohl auch Siliciumnitrid, Alu-
Entsprechend der Erfindung hat die polykristalline Siliciumschicht 27 eine Störstellenkonzentration, z.B. vom P+-Leitfähigkeitstyp, die verschieden von der Störstellenkonzentration der Quell- und Senkenbereiche ist und beim vorliegenden Beispiel !^-Leitfähigkeit hat.
Eine Einstellung des Störstellenpegels der polykristallinen Siliciumschicht 27, so dass er verschieden von dem der- Q;aell- und Senkenbereiche 24 und 25 ist, ändert das Potential an dem Isolator aufgrund der Differenz der Austrittsarbeit 0mg zwischen der Torelektrode und dem Halbleitertrager. Die Änderung des Wertes der Differenz der Austrittsarbeit 0„c bewirkt eine Änderung der Flachbandspannung (flat band voltage), die ihrerseits wiederum eine Änderung der Schwellwertspannung V^ bewirkt, wie aus der vorausstehend angegebenen Formel zu entnehmen ist. Die Schwellwertspannung Vg, wird in Obereinstimmung
- 8 - mit
7132114-5.1.72
M222P/C-603/9
mit der Erfindung durch das Vorsehen eines bestimmten Lei tfähigkeitstyps und/oder eines Störstellenkonzentrationsniveaus in der polykristallinen Siliciumschicht 27 geändert, die entgegengesetzt oder verschieden von der Leitfähigkeit oder der Stör?tellenkonzentration der zugeordneten Senken- und coueiiDereicne -:'"- bzw. a3 iy~t. j^ieties /Bi-iaiti'öu äuui JLu.-dern der Schwellwertspannung ist verschieden von den bekannten Verfahren, die eine Änderung des Schwellwertes durch eine Änderung der Störstellenkonzentration des &albleiterträgers und/oder der Torkapazität bewirken.
Bei der Verwirklichung der Erfindung bleiben alle Vorteile der Silicium-Tortechnik, wie z.B. die sich selbst ausrichtenden Torelektroden und die niederen parasitären Kapazitäten, erhalten, und überdies ergibt sich ein verbessertes Verfahren zur Änderung der Schwellwertspannung.
Die Änderung der- Schwellwer-fcspannung kann direkt durch einen Vergleich von Feldeffekttrarisistoren mit Silicium-Torelektroden beobachtet werden, wöbe : ^.ie Torelektroden ein unterschiedliches Störrtellenniveau haben. Dazu zeigen Kondensatoren verschiedene Flachbandspannungen entsprechend den verschiedenen Störstellenniveaus in der polykristallinen SiIiciumelektrode. Bei derartigen geinäss der Erfindung auf gebauten Peldeffektt , sistoren lässt sich eine Schwellwertspannung feststellen, die um etwa 2 Volt höher liegt als bei Feldeffekttransistoren der bekannten Art, bei weichen die polykr-istalline Siliciumschicht 17 dasselbe Störstellenniveau hat wie der Quellbereich 14- und der Senkerfbereicn 15·
Es wurden verschiedene Kondensatoren hergestellt mit unterschiedlichen Störstellenniveaus in der polykristallinen Siliciumschicht, die durch eine Siliciumoxydschicht von dem SiIieiuiaträgermaterial getrennt sind. Es lassen sich bei diesen Kondensatoren unterschiedliche elektrische Eigenschaften feststellen, die darauf hindeuten, dass sich eine Differenz von
- 9 - etwa
7132IK-5.1.72
M222P/G-608/9
etwa 3 Volt bezüglich der Flachbandspannung leicht durch eine Änderung des otörstellenniveaus in der polykristallinen SiIiciumschicht erzielen lässt.
Eine weitere Ausführungenorm der Erfindung ist in Fig. 3 dargestellt, die einen Feldeffekttransistor 30 sit einer Silicium- Torelektrode zeigt, der auf einem Siliciumträger 32 mit N-Leitung aufgebaut ist. In diesem Siliciumträger 32 ist ein Quellbereich 34 und ein Senkenbereich 35 vorgesehen, wobei beide Bereiche mit P+-Leitfähigkeit ausgeführt sind. Auf der Oberfläche des Siliciumträgers 32 i"t zwischen eem Quell- und Senkenbereich eine Siliciurnoxydschich7 36 voi'gesehen. Über diese Siliciumoxydschicht 36 ist eine Schicht aus polykristallinem Silicium 37 mit 5f+-Leitung aufgebracht, die mit einer Siliciumoxydschicht 33 zur Passivierung überzogen ist. Die übrige Oberfläche des Halbleiterträgers ist mit einer passivierenden Siliciumoxydschicht 39 bedeckt. Die polykristalline Siliciumschicht 37 ist gemäss der Erfindung ir"-Ieitend, d.h. von entgegengesetzten Leitraliigkeitotyp wie die Qusll-= und Senkenbereiche 34 bzw. 35, die P+-leitend sind.
In den Fig. 4A bis 4S sind die wesentlichen Verfahrensschritte bei der Herstellung eines Feldeffekttransistors gemäss der Erfindung dargestellt.
Gemäss Fig. 4A wird als Ausgangssaterial ein Halbleitertrager 10 aus z.B. Silicium, G-ermanium, Verbindungen der II- und YI. Gruppe sowie der III. und V. Gruppe des periodischen Systems od. dgl. mit einer beliebigen Sristallorientierung verwendet. Das Trägermaterial hat vorzugsweise einen Viderstend won etwa 3 bis 10 Ohm cm und ist im vorllegenden Beispiel P~-leitend. Auf dem Halbleiterträger 10 wird in herkömmlicher Weise eine verhältnismässig dicke Diffusions- und Ätzmaske in Form einer Schicht 12 angebracht, wobei hierfür vorzugsweise Sili.ciximoxyd Verwendung findet. Auch kann fur die isolierende Schicht
- 10 - 12
7132814-5.1.72
M222P/G-608/9
12 Siliciumnitrid, Aluminiumoxyd oder ein geeignetes ähnliches Material Verwendung finden. Die Dicke der Schicht 12 beträgt etwa JQOO ft bis etwa 10000 1, wobei eine Dicke von etwa 4000 ft bis etwa 6000 i bevorzugt wird. Mit Hilfe herkömmlicher fotolithographischer Technik wird in der Schicht 12 eine öffnung 24 angebracht.
In Fig. 4 B ist der Verfahrensschritt dargestellt, nach dem durch die öffnung 14 eine Tor-Isolationsschicht 16 in einer bevorzugten Dicke von etwa 1000 ft bis 1200 % angeordnet ist, wobei jedoch hervorgeheben wird, dass die Dicke dieser Torisolationsschicht 16 zwischen etwa 100 i und 2000 ft liegen kann. Als Material für diese Schicht ist Siliciumdioxyd verwendet, jedoch kaiii auch Siliciumnitrid, Aluminiumoxyd oder ein derartiges Material Verwendung finden.
Über der Tor-Isolationsschicht 16 und der 12 wird eine Schicht 18 aus polykristallinem Silicium nieder geschlagen. Diese polykristalline Siliciumschicht 18 wird vorzugsweise durch Aufdampfen aus Silan bei einer erhöhten Temperatur angebracht, jedoch können auch andere Verfahren Verwendung finden. Die Dicke der polykristallinen Siliciumschicht 13 liegt zwischen etwa 1000 ft und 10000 ft, wobei vorzugsweise eine Dicke von etwa 4000 α bis etwa 6000 S Verwendung findet. Diese Siliciumschicht 18 wird P+-leitend ausgeführt, was durch Einführen herkömmlicher Dotierungsmittel, wie z.B. Bor, bewirkt wird. Die Dotierung kann während des Aufdampfens der polykristallinen Siliciumschicht 18 oder bei einem nachfolgenden Diffusionsschritt vorgenommen werden. Selbstverständlich können für die polykilstalline Siliciumschicht 18 auch andere Halbleitermaterialien, wie z.B. polykristallines Germanium oder Verbindungen der III. und V. sowie II. und VI. Gruppe des periodischen Systems Verwendung finden.
- 11 - Gemäs;
7132184-5.1.72
M222P/G-608/9
GremäsB Pig. 4C wird der innerhalb der öffnung 14 liegende Teil der polykristallinen Siliciumschicht 18 mit einer Diffusions- und Ätzmaske 20 versehen, die aus Siliciumoxyd, Siliciumnitrid, Aluminiumoxyd od. dgl. bestehen kann. Die Maske 20 wird in herkömmlicher Weise aufgebracht und hat eine Dicke von etwa 1000 2. bis etwa 6000 £. Bei der bevorzugen Verwendung von Siliciumoxyd für diese Maske 20 wird eine Dicke von vorzugsweise 4000 S vorgesehen.
Wie aus Fig. A-D erkennbar, wird die polykristalline Siliciumschicht 18 in den nicht von der Siliciumoxydmasirie 20 abgedeckten Bereichen entfernt. Anschliessend wird auch die SiIiciumoxydschicht 16 in den nicht abgedeckten Bereichen entfernt, so dass unter der Siliciumoxydmaske 20 die polykristalline Siliciumschicht ISa und die Siliciumoxydschicht 16a zurückbleiben. Wie bereits erwähnt, hat die Siliciücioxydschicht 16a eine Dicke von etwa 1000 bis 1200 ä, wogegen die Dicke der Siliciumoxydmaske 20 etwa A-OOO Ä dick ist. Diese Siliciumoxydschicht 16a zusammen mit der Siliciumoxydschicht 20 wirkt als Maske für die Diffusion des Quell- und Senkenbereichs .
Aus Fig. 4E ist der Quell- und Senkenbereich 22 bzw. 24 nach der Ausführung der Diffusion mit einem N-leitenden Dotierungsmittel, z.B. Phosphor, dargestellt. Die Dicke des Quell- bzw. Senkenbereiches 22 und 24 beträgt vorzugsweise 1000 2 und kann sich jedoch Je nach den Anforderungen bis z\i einer wesentlich grösseren Tiefe erstrecken. So sind z.B. Dicken für den Quell- und Senkenbereich in der Grossenordnung von etwa 4000 S bis etwa 600C S. vorgesehen.
Nachfolgend wird ein Beispiel eines Feldeffekttransistors gegeben, der dem in Fig. 4E dargestellten Aufbau entspricht. Als Halbleiterträger findet ein P-leitendes Silicium mit einem Widerstand von etwa 3 Ohm cm und einer 100-Kristallorientierung
- 12 - Verwendung
7132Μ4-5Λ72
M222P/G-608/9
Verwendung. Auf diesem Träger wird eine Maskierschicht 12 in einer Dicke von etwa 6000 S aus Siliciumoxid aufgebracht. Die Dicke der Siliciumoxydschicht 16 für die Isolation der Torelektrode wird in einer Dicke von 1100 S. + 100 Ä ausgeführt. Über dieser Isolationsschicht wird die polykristalline Siliciumschicht 18 mit einer Dicke von 5000 £ + 1000 ? ausgebildet. Diese polykristallin^ Siliciumschicht wird mit Bor während einer Diffusion dotiert, so dass sie eine P+-Leitfähigkeit mit etwa 1020 Atome/cm5 erhält. Der Quell- und Senkenbereich wird mit Phosphor dotiert, so dass er bei etwa 1021 Atome/cm5 ^+-leitend ist. Die Diffusionstiefe des Quell- und Senkenbereiches beträgt etwa 5000 2. ± 1000 S. Über der polykristallinen Silieiumsohicht wird eins Siliciusicxydschicht 20 mit einer Dicke von etwa 4000 S. angebracht.
Der entsprechend diesem Aufbau hergestellte Feldeffekttransistor besitzt eine Schwellvertspannung von 2,4 Volt im Vergleich zu einer Schwellwertspannung von 0,4- Volt bei ainem anderen Feldeffekttransistor, der in derselben Weise aufgebaut ist, dessen Torelektrode Jedoch dieselbe Leitfähigkeit hat wie der Quell- und Senkenberoich.
In den Fig. 5A bis 5J ist eine weitere Ausführungsform der Erfindung dargestellt.
Gemäss Fig. 5A hat ein Halbleiteraufbau 110 z.B. in Form einer integrierten Schaltung einen HU-bleiterträger 112, der P"-leitend ist. Dieser Träger 112 kann aus Silicium, Germanium sowie einer Verbindung aus den Gruppen III-V und XI-VI des periodischen Systems bzw. einem anderen geeigneten Halbleitermaterial bestehen. Bei der vorliegenden Ausführungsform wird Silicium als bevorzugtes Halbleitermaterial verwendet, das vorzugsweise einen Widerstandswert zwischen ungefähr 1 bis 10 0hm cm bei P~-Leitfähigkeit hat.
- 13 - Auf
7132*14-5.1.72
M22aP/G-608/9
Auf dem Träger ist eiue verhältnismässig dicke Diffusionsund Ätzmaske 114 angeordnet, die vorzugsweise aus Silioiumoxyd besteht. Die Dicke diese? Schicht 114- "bet ~gt etwa 3000 i bis etwa 10000 Ϊ, wobei eine Dicke von etwa 4000 1 bis etwa 6000 % bevorzugt wird.. Mit Hilfe eines bekannten lithographischen Verfahrens werden öffnungen 116 und 118 in dieser Schicht 114 angebracht.
Gemass Fig. 5B wird in den öffnungen 115 und 118 eine Isolationsschicht 120 bz. . 122 mit einer Dicke von etwa 100 Ϊ bis 2000 % und vorzugsweise von etwa 1000 & bis etwa 1200 ϊ vorgesehen= Für diese Isolationsschichten kann Siliciumoxyd Vergeudung ?inden$ wobei selbstverständlich auch die anderen bereits vorausgehend zu diesem Zweck genannten Materialien Verwendung finden können.
Über der Siliciumoxydschicht 114 und den Isolationsschichten 120 und 122 wird eine polykristalline Siliciumschicht niedergeschlagen. Anstelle dieser polykristallinen Siliciumschicht können auch polykristallines Germanium sowie Verbindungen der Gruppen IH-V und 11-VI Verwendung finden. Die polykristallin Siliciumschicht 124 wird vorzugsweise durch Aufdampfen aus SiIan bei einer erhöhten Temperatur aufgebracht. Dabei wird die Schicht 124 in einer Dicke mit etwa 1000 & bis etva 10000 % und vorzugsweise mit einer Dicke von etwa 4000 3. bis 6000 i ausgeführt.
Über der polykristallinen Siliciumschicht 124 wird eine Maskierschicht 126 angebracht und durch entsprechende Verfahrensschritte eine öffnung 128 eingeätzt. Siliciumoxyd findet bevorzugt als Maskierungsmaterial Verwendung, obwohl auch Siliciumnitrid, Aluminiumoxyd und dergleichen Materialien Verwendung finden können. Die Dicke des Siliciumoxyaschicht 126 liegt etwa bei 1000 Ä bis 4000 ϊ und vorzugsweise bei etwa 2000 2 bis etwa 3000 SL Durch die öffnung 128 wird eine
- 14 - Diffusion
7132114-μ. 72
Diffusion mit einem herkömmlichen ?-leitenden ^ mittel, z.B. "Bor, vorgenommen, so da^c die in der öffnung 12* freigelegte -^o lykri ntal line Siliciuranchicht P+-leitend wird. Anstelle von Bor kann auch ein anderer P-leitendes Dotierungemi ttel Verwendung finden.
Fig. 5 C wird eine weitere Masklerungsachicht i3ü aul" der polykristallinen Siliciumschicht 124 angeordnet, die vorzugsweise aus demselben Material ausgeführt ist wie die Schicht 126. Dabei kann die Schicht 126 zuvor entfernt oder auch beibehalten werden.
In Fig. 5D ist der Aufbau dargestellt, bei dem die Maskierschicht 130 so weit weggeätzt ist, dass auf dem P+-dotiert©n Bereich der polykristallinen Siliciumschicht 124 im Bereich der öffnung 128 eine Maske 132 zurückbleibt.
Über dieser Maske 132 sowie der- polykristallinen Siliciumschicht 124- wird gemäss Fig. 5E eine weitere Maskierungsschicht 134 angebracht, die aus demselben Material bestehen kann wie die zuvor beschriebenen Schichten 130 und 126. Durch erueute fotoiithographische Behandlung und entsprechende Ätzung wird die Schicht 134 unter Zurücklassung von Masken 136 bzw. 133 wieder entfernt, die innerhalb der öffnungen 116 und 118 auf der polykristallinen Siliciumschicht 124 angeordnet sind. Die Maske 136 liegt über der Maske 132.
Nunmehr wird gemäss Fig. 5& die polykristalline Siliciumscnicht 124 mit Ausnahme des Teiles 140 unter den Masken 136 und I32 innerhalb der öffnung 116 und des Teiles 142 unter der Maske 158 innerhalb der öffnung 113 entfernt.
Anschliessend werden die Masken 136 und 133 mit herkömmlicher Ätztechnik entfernt, εο dass sich der Aufbau gemäss Fig, 5H ergibt. Die Siliciumoxydschichten 120 und 122 werden ebenfalls
- 15 - bis
7132IM-IiTi
M222P/G-503/9
bis auf die Teile 144 in der Öffnung 116 und 146 in der öffnung 118 entfernt, die von den polykristallinen Teilen 140 und 142 abgedeckt sind.
Der Aufbau gemäss Fig. 5H umfasst somit einen polykristallinen Siliciumteil i4ü, der durch Dotiex'ung P^-ieiteüä uau auf seiner Oberfläche mit einer Maske 132 abgedeckt ist. Der polykristalline Siliciumteil 142 in der öffnung 118 ist bis zu diesem Verfahrensschritt nicht dotiert und auch nicht mit einer Maske versehen.
Gemäss Fig. 51 wird nunmehr eine Diffusion mit einem N-leitenden Dotierungsmaterial, z.3. Phosphor, vorgenommen, um die Quell- und ßenkenbereiche 148, 152 bzw. 150, 154 mit einer !^-Leitung herzustellen. Bei dieser Diffusion wird der polykristalline Siliciumteil 152, der nicht maskiert ist, ebenfalls !^-leitend.
Der sich nunmehr aufgrund dieser Verfahrensschritte ergebende Halbleiteraufbau ist in Fig. 5J dargestellt, wobei die Maske 132 über dem P+-leitenden polykristallinen Siliciumteil 140 entfernt ist. Bei diesem Aufbau ist eine polykristalline Gatterelektrode 140 mit P+-Leitung und eine polykristalline Gatterelektrode 142 mit !^-Leitung vorhanden. Die Schwellwertspannung dieser beiden Feldeffekttransistoren mit isolierten Gatterelektroden ist verschieden aufgrund der verschiedenen Austrittsarbeit, die zwischen dem Material der Torelektrode und dem Trägermaterial wirksam ist. Aus der 7^- findung ergibt sich der Vorteil, dass integrierte Schaltkreise, die derartige Feldeffekttransistoren enthalten, sehr viel flexibler einsetzbar sind, da sie einerseits eine höhere Umschaltgeschwindigkeit und eine bestimmte G-eräuschimmunifat/ sowie flexibel für mehr als zwei logische Spannungsniveaus verwendbar sind.
- 16 - Die
7132·«-5.1.72
M222P-6CH/9
Die beschriebene Technik kann auch zur Herstellung von Halbleiteranordnungen mit einer Vielzahl von Halt "leiter-Elektroden-Kondensatoren Verwendung finden. Nimmt man an, dass die Torelektrode 1-4-2 gemäss Fig. 5^ eine N+-Dotierung hat, dann ergibt sich aus den Komponenten mit den Schichten 14-0, 144 sowie 112 einerseits und den Schichten 142, 122 sowie 112 andererseits ein Kondensatorpaar, das 3 en Halbieiterträger 112 gemeinsam hat. Diese Kondensatoren zeigen eine verschiedene Flachbandspannung, so dass die Komponenten für Schaltanwendungen, z.B. bei der Herstellung von Schieberegistern und kreisgeschalteten Speicherelementen, Verwendung finden können. Selbstverständlich können derartige Kondensatoren auch in Verbindung mit Feldeffekttransistoren hergestellt werden.
Vorausstehend wurde ein Feldeffekttransistor und ein Verfahren zu dessen Herstellung beschrieben, bei dem die Störstellenkonzentration in der polykristallinen Siliciumschicht für die Torelektrode auf einem gegenüber den Quell- und Senken= bereichenim Halbleiter-träger verschiedenen Niveau liegt. Durch diese unterschiedliche Konzentration des Störstellenniveaus ergibt sich eine Schwellwertspannung V^, die direkt von diesem Unterschied abhängig ist. Diese Schwellwertspannung ist abhängig von der Austrittsarbeit 0ms, so dass durch entsprechendt iffusion diese Austrittsarbeit und damit die Schwellwertspannung leicht geändert werden kann.
Zur Erzielung dieser Eigenschaften wird eine Störstellendiffusion in die als Torelektrode wirksame Siliciumschicht in der Weise vorgenommen, dass sich eine Störstellenkonzentration ergibt, die verschieden von der Konzentration des Quell- und Senkenbereiches ist, wobei die Torelektrode eine entgegengesetzte Leitfähigkeit und/oder ein niedrigeres bzw. ein höheres Dotierungsniveau besitzt als die Quell- und Senkeabereiche.
- 17 - ΪΑ
7132H4-5.1.72
ι yi -ι
M222P-608/9
In einem zweiten Ausführungsbeispiel wurde eine Halbleiteranordnung mit einer Vielzahl von Feldeffekttransistoren auf einem gemeinsamen Halbleiterträger "beschrieben, wobei die Störstellenkonzentration des Materials für die erste Torelektrode auf einem Niveau liegt, das von der Störstellenkonzentration des Materials für die zweite Torelektrode verschieden ist. Da die Schwellwer-tspämiüJig Υφ direct von. des Unterschied in der Storstellenkonzentration zwischen dem ^or— matErial und dem Trägermaterial abhängig ist, ergibt sich für die beiden Feldeffekttransistoren mit unterschiedlicner Störstellenkonzentration, dass beide eine voneinander verschiedene Schwellwertspannung V^ haben. Bei der Verwendung «ines Halbleitermaterials mit P-Leitung ist für die Quell- und Senkenbereiche eine !!"'"-Leitung vorgesehen, wobei die Torelektrode aus polykristallinem Silicium für die erste Halbleiteranordnung eine P+-Leitfahigkeit und die Torelektrode der zweiten Halbleiteranordnung eine ^-Leitfähigkeit hat. Aufgrund dieses Aufbaus und der unterschiedlichen sich daraus ergebenden Sehwsllwertspannangen können derartige Halbleiteranordniiügen mit drei verschiedenen logischen Spaanungsniveaus betrieben werden. Die Erfindung ist auch für Halbleiteranordnungen mit einer Vielzahl von Elektrodenkondensatorsn verwendbar, Hobei ein oder mehrere dieses: Kondersatoren in Verbindung mit einem oder mehrerer». Feldeffekttransistoren Verwendung finden können.
- 18 - Schut ζ ans prüche
7132M4-5.1.72

Claims (12)

M222P/G-60S/9 Schutzansorüche
1. Feldeffekttransistor mit einem halbleiterkörper einer ersten Leitfähigkeit, und mit in dem Halbleiterkcrpar angeordneten Quell- und Senkenbereichen mit einer entgegengesetzten Leitfähigkeit sowie einem geringeren Widerstand alsjder Halbleiterkörper, dadurch gekennzeichnet, dass über dem zwischen dem Quell- und Senkenbereich (24, 34, 22, 148, 152 bzw. 25, 35, 23, 150, 3 54) entlang der Oberfläche des Halbleiterkörpers verkaufenden Kanal eine Torelektrode (27, 37, 18a, 140, 142) *ait einer zum Quell- und Senkenbereich verschiedenen Störsteiienkonzentration angeordnet ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Toi'elektrode eine zum Quell- und Senkenbereich entgegengesetzte Leitfähigkeit hat.
3. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Torelektrode aus einem polykristallinen Halbleitermaterial besteht, das mit einer N+-leitenden Störstellenkonzentration versehen ist.
4. Feldeffekttransistor nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Quell- und Senkenbereich eine P+-leitende Störstellenkonzentration hit.
7132M4-5.1.72
M222P/G-G08/9
5. Feldeffekttransistor nach einem oder mehreren der Ansprüche 1 bin 4, dadurch gekennzeichnet, dass die Torelektrode eine P+-leitende StÖrstellenkonzenti'ation "besitzt.
6. Feldeffekttransistor nach einem oder mehreren der Ansprüche 1 bis 51 dadurch g; e k e η η ζ eichnet, dass eine Vielzahl von Torelektroden auf einem gemeinsamen Halbleiterträger vorgesehen ist, wobei die erste Torelektrode eiue gegebene Störstellenkonzentration und die zweite Torelektrode ein bestimmtes davon verschiedenes Niveau der Störstellenkonzentration liat, und dass jeder der beiden Torelektroden ein Quell- und Senkenbereicn zugeordnet ist.
7. Feldeffekttransistor nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass auf einem gemeinsamen Halbleiterträger eine Yielzahl von Torelektroden vorgesehen ist, von denen die erste Torelektrode eine bestimmte StSrstellenkonsentration eines bestimmten Leitfähigkeitstyps und die zweite Torelektrode eine davon verschiedene Störstellenkonzentration eines entgegengesetzten Leitfahigkeitstyps hat.
8. Halblbiteranordnung nach Anspruch 1, dadixrch gekennzeichnet, dass auf einem gemeinsamen Halbleiterkörper eine Vielzahl von Feldeffekttransistoren vorgesehen ist, von denen zumindest einer mit einer Torelektrode gegebener Storstellenkonzentraticn und/oder Leitfähigkeit zur Vorspannung derart versehen ist, dass eine merkbare Kanalleitung auftritt, wenn eine Pot-^itialdifferenz zwischen dem zugerodneten Qaell- und Senkenbereich existiert, selbst wenn ke5*n Potential zwischen der Torelektrode und dem Halbleiterträger von aussen angelegt wird, und dass zumindest eine zweite Torelektrode mit einer gegenüber der ersten
7132M4-5.1.72
M222P/G-60::/9
Torelektrode niedrigerer), und verschiedenen Störstellenkonzentration oder unterschiedlichen Leitfähigkeit derart zur Vorspannung der Halbleiteranordnung vorhanden, ist, dass solange kein merkbarer Kanalstrom zwischen dem aweiten Quell- und Senksnbereich auftritt i venn sine Potentialdifferenz zwischen dem Quell- und Senkenbereich anliegt, bis ein ausreichend grosses Vorspannungspotential an die Torelektrode angelegt wird, um den Kanal in den Zustand einer starken Inversion zu überführen.
9· Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennz eichnet, dass die Torelektrode aus einem der Materialien wie polykristallinem Silicium, polykristallinem Germanium, einer Verbindung aus der Gruppe III-V und der Gruppe II-VI des periodischen Systems besteht.
10. Halbleiteranordnung nach einesi oder· mehreren der Ansprüche 1 bis 9» dadurch gekennzeichnet, dass die Torelektrode aus polykristallinen! Silicium besteht.
11» Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die erste Torelektrode H^-leitend ist.
12. Halbleiteranordnung nach einem oder mehreien der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die zweite Torelektrode P+-leitend ist.
7132114-5.1.72
DE19717132084 1970-08-21 1971-08-21 Halbleiteranordnung vorzugsweise feldeffekttransistor Expired DE7132084U (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6585970A 1970-08-21 1970-08-21
US6585870A 1970-08-21 1970-08-21

Publications (1)

Publication Number Publication Date
DE7132084U true DE7132084U (de) 1972-01-05

Family

ID=26746091

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19712142050 Pending DE2142050A1 (de) 1970-08-21 1971-08-21 Halbleiteranordnung, vorzugsweise Feldeffekttransistor
DE19717132084 Expired DE7132084U (de) 1970-08-21 1971-08-21 Halbleiteranordnung vorzugsweise feldeffekttransistor

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19712142050 Pending DE2142050A1 (de) 1970-08-21 1971-08-21 Halbleiteranordnung, vorzugsweise Feldeffekttransistor

Country Status (5)

Country Link
AU (1) AU3258271A (de)
BE (1) BE771608A (de)
DE (2) DE2142050A1 (de)
FR (1) FR2103427A1 (de)
NL (1) NL7111459A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1360770A (en) * 1972-05-30 1974-07-24 Westinghouse Electric Corp N-channel mos transistor
US3943542A (en) * 1974-11-06 1976-03-09 International Business Machines, Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US5159260A (en) * 1978-03-08 1992-10-27 Hitachi, Ltd. Reference voltage generator device
CH657712A5 (de) * 1978-03-08 1986-09-15 Hitachi Ltd Referenzspannungserzeuger.
JPS55132055A (en) * 1979-03-30 1980-10-14 Nec Corp Mos integrated circuit
US5260593A (en) * 1991-12-10 1993-11-09 Micron Technology, Inc. Semiconductor floating gate device having improved channel-floating gate interaction

Also Published As

Publication number Publication date
AU3258271A (en) 1973-02-22
DE2142050A1 (de) 1972-03-30
BE771608A (fr) 1972-02-21
NL7111459A (de) 1972-02-23
FR2103427A1 (de) 1972-04-14

Similar Documents

Publication Publication Date Title
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE2214935C2 (de) Integrierte MOS-Schaltung
DE3122768C2 (de)
EP0080523B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE3145592C2 (de)
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE3813665A1 (de) Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE19919955A1 (de) Halbleitervorrichtung mit hoher Spannungsfestigkeit
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2234973A1 (de) Mis-halbleitervorrichtung
DE2954543C2 (de)
DE3841927C2 (de)
EP0122313B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor
DE10249009A1 (de) Halbleitervorrichtung
DE7132084U (de) Halbleiteranordnung vorzugsweise feldeffekttransistor
DE3134233A1 (de) Dynamische cmos-speicherzelle und verfahren zu deren herstellung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2261250A1 (de) Als integrierte schaltung ausgebildeter negator