DE3134233A1 - Dynamische cmos-speicherzelle und verfahren zu deren herstellung - Google Patents

Dynamische cmos-speicherzelle und verfahren zu deren herstellung

Info

Publication number
DE3134233A1
DE3134233A1 DE19813134233 DE3134233A DE3134233A1 DE 3134233 A1 DE3134233 A1 DE 3134233A1 DE 19813134233 DE19813134233 DE 19813134233 DE 3134233 A DE3134233 A DE 3134233A DE 3134233 A1 DE3134233 A1 DE 3134233A1
Authority
DE
Germany
Prior art keywords
zone
conductive
trough
plate
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813134233
Other languages
English (en)
Other versions
DE3134233C2 (de
Inventor
C. Neil Lake Oswego Oreg. Berglund
Mark T. Beaverton Oreg. Bohr
Ronald C. Portland Oreg. Chwang
Kenneth K. Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE3134233A1 publication Critical patent/DE3134233A1/de
Application granted granted Critical
Publication of DE3134233C2 publication Critical patent/DE3134233C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

PATENTANWÄLTE 2ENZ & HELBER · D^30©-ESSEN*f - AM RiiHRSTEIN 1 · TEL.r (Ο2Ο1) 412687
Seite - X - I
INTEL CORPORATION 3065 Bowers Avenue, Santa Clara, Kalifornien, V.St.A.
Dynamische CMOS-Speicherzelle und Verfahren zu deren Herstellung
Die Erfindung bezieht sich auf eine dynamische CMOS-Speicherzelle, insbesondere eine Zelle für Speicher mit direktem Zugriff und ein Verfahren zu deren Herstellung.
Im Handel erhältliche Metalloxydhalbleiter (MOS)-Speicher mit wahlfreiem Zugriff (RAM's) werden in der Regel unter Verwendung von Speicherzellen hergestellt, die jeweils einen einzigen Transistor und einen Kondensator enthalten. Ein typisches Beispiel für die Ausführung einer solchen Speicherzelle ist in der US-PS 3 387 286 beschrieben.
Bei typischen herkömmlichen dynamischen η-Kanal RAM's, insbesondere solchen mit höherer Packungsdichte (ζ. Β. 16K, 64K und 256K) rufen Alphateilchen eine Ionisation
her—
innerhalb des Substrats vor. Dadurch driften Minoritätsträger in aktive Zonen (Speicherkondensatoren und Abtastbitleitungen) und verursachen Fehler bzw. Störungen.
Der Erfindung liegt die Aufgabe zugrunde, eine dynamische CMOS-Speicherzelle in einer η-leitenden Mulde zu schaffen, welche aufgrund einer an der Grenzfläche
Z/ko.
zwischen der Mulde und dem Substrat hervorgerufenen Barriere eine hohe Unempfindlichkeit bzw. Immunität gegen derartige Minoritätsträger hat und daher sowohl die Signalladung in dem Speicherkondensator als auch in den Abtastbitleitungen schützt. Dabei soll die dynamische RAM-Zelle, die aus einem einzigen Transistor und einer Kapazitatsanordnung besteht, mit komplementärer MOS (CMOS) Verarbeitung kompatibel sein. Es kann auch erreicht werden, daß die Zelle mit wesentlich geringeren Feldoxydzonen hergestellt wird, wodurch sich eine höhere Dichte bzw. Packungsdichte ergibt.
Zu diesem Zweck schlägt die Erfindung eine dynamische Metalloxydhalbleiter-(MOS-) RAM-Zelle in einer nleitenden Mulde auf einem p-leitenden Siliziumsubstrat mit einem Transistor vor, der eine selektive Kopplung mit einer Speicherkapazität ermöglicht. Der Speicherkondensator weist ein Über der Mulde angeordnetes plattenförmiges Bauteil auf einer dazwischenliegenden Isolierschicht auf. Eine p-leitende Zone ist in der Mulde unter dem plattenförmigen Bauteil angeordnet. Eine η-leitende vergrabene Kontaktzone, die innerhalb der p-Zone angeordnet ist, erstreckt sich durch die p-Zone, verbindet das plattenförmige Bauteil mit der Mulde, bewirkt eine elektrische Trennung zwischen benachbarten Zellen und koppelt das plattenförmige Bauteil mit dem Muldenpotential. Eine beträchtliche Kapazität wird zwischen der p-leitenden Zone und dem Substrat und dem plattenförmigen Bauteil hergestellt, und es wird auch Kapazität zwischen der vergrabenen Kontaktzone und der p-leitenden Zone (Seitenwand) gewonnen. Die sich ergebende Zelle hat eine hohe Immunität gegen Alphateilchen und läßt sich auf einer minimalen Substratzone aufbauen.
Im folgenden wird die Erfindung anhand eines in der Zeichnung veranschaulichten Beispiels näher erläutert. In der Zeichnung zeigen:
Fig, 1 ein schematisches Schaltbild zur Veranschaulichung einer äquivalenten Schaltung für ein erfindungsgemMß hergestelltes Speicherzellenpaar;
Fig. 2 eine Schnittansicht durch ein erfindungsgemäß hergestelltes Speicherzellenpaar;
Fig. 3 eine Draufsicht auf die Zellen gemäß Fig. ohne die darüberliegenden Metalleitungen;
Fig. 4 eine Schnittansicht durch ein Substrat mit einer η-leitenden Mulde;
Fig. 5 das Substrat gemäß Figur 4 nach der Bildung eines Paars von p-leitenden Zonen im Substrat;
Fig. 6 das Substrat gemäß Figur 5 nach einer zusätzlichen Bearbeitung zur Ausbildung von Öffnungen bzw. Fenstern durch eine Fotolackschicht, wobei die Öffnungen bis zu den p-leitenden Zonen reichen;
Fig. 7 das Substrat gemäß Figur 6 nach der Bildung einer Polysiliziumschicht über dem Substrat und dem Vortreiben eines n-leiten den Dotierstoffs durch die p-leitenden Zonen in Kontakt mit der Mulde;
Fig. 8 das Substrat gemäß Figur 7 nach der Ausbildung von Mustern in der Polysiliziumschicht; und
Fig. 9 das Substrat gemäß Figur 8 nach Durchführung eines zusätzlichen Dotierschritts
Beschrieben wird die Ausbildung einer dynamischen MOS RAM-Zelle mit Hilfe eines CMOS-Prozesses. In der folgenden Beschreibung werden zahlreiche Einzelheiten, z. B. Dotierstoffkonzentrationen und Dicken verschiedener Schichten, angegeben, um die Erfindung besser verständlich
\:O.Π:-:.:■·: ■-" 313A233
zu machen. Es ist jedoch War, daß die Erfindung an diese speziellen Einzelheiten nicht gebunden ist. Andererseits werden bekannte Bearbeitungsschritte und Strukturen nicht im einzelnen beschrieben, um das Wesen der Erfindung nicht unnötig zu belasten.
Im folgenden wird zunächst auf Figur 1 Bezug genommen. Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung werden die Speicherzellen in Paaren hergestellt, wobei jedes Paar mit einer Bitleitung, z. B. der Bitleitung 13 gekoppelt ist. Die Zelle 10 weist einen p-Kanal-Transistor 35 auf, der einen Speicherkondensator mit der Bitleitung 13 selektiv koppelt, wenn ein Potential an der Wortleitung 16 ansteht. In ähnlicher Weise hat die Zelle 12 einen p-Kanal-Transistor 36, der einen Speicherkondensator mit der Bitleitung 13 koppelt, wenn ein Potential an der Wortleitung 17 ansteht. Die in der Äquivalenzschaltung gemäß Figur 1. dargestellten Speicherkondensatoren sind als Transistoren 3 7 und 38 des Verarmungstyps gezeigt. Wie genauer beschrieben werden wird, ist die Gate-Elektrode oder das plattenförmige Bauteil 26 des Transistors 3 7 durch eine vergrabene Kontaktzone mit einer η-leitenden Mulde gekoppelt, und sowohl die Mulde als auch das plattenförmige Bauteil werden auf V™ gehalten. Auf diese Weise erhält man eine Kapazität zwischen dem plattenförmigen Bauteil 26 und der p-leitenden Kanalzone des Transistors 37, und diese Kapazität ist als Kondensator 37b bezeichnet. Eine beträchtliche Kapazität wird am Übergang zwischen der p-leitenden Kanalzone des Transistors 37 und der η-leitenden Mulde gewonnen. Diese Kapazität ist in der Äquivalenzschaltung als Kondensator 37a veranschaulicht. Die Seitenwand zwischen Kanalzone und der vergrabenen Kontaktzone schafft auch eine gewisse Kapazität für die Zelle (in der Größenordnung von 20 bis 25 %). Diese Kapazität ist als Kondensator 39 angegeben. In ähnlicher Weise ergeben sich bei der Zelle 12 die dem Transistor 38 zugeordneten Kondensatoren 38a
und 38b und die Seitenwandkapazität als Kondensator
Gemäß Figur 2 ist die Äquivalenzschaltung gemäß Figur 1 durch die zwischen den Schnittlinien AA und BB liegenden Zonen gebildet. (Die Herstellung dieser Struktur wird in Verbindung mit den Figuren 4 bis 9 beschrieben). Die Bitleitung 13 der Figur 1 ist als Metalleitung 13 gezeigt, welche über einen Kontakt
14 mit der Zone 22 in Kontakt steht. Die Zone 22 bildet eine gemeinsames Source-Drain-Zone für die Transistoren 35 und 36. Der p-Kanaltransistor 35 ist zwischen den Zonen 32 und 22 und der Transistor 36 zwischen den Zonen 33 und 22 gebildet.
Das plattenförmige Bauteil 26 gemäß Figur 1 besteht aus einer länglichen Polysiliziumleitung, am besten in Figur 3 zu sehen, wo zwei Zellenreihen gezeigt sind, und diese Polysiliziumleitung kontaktiert die n-Mulde
15 durch eine vergrabene Kontaktzone, die Zone 24. Die Seitenwandkapazität (Kondensator 39) ist zwischen der Zone 24 und der Zone 29b gebildet. In ähnlicher Weise ist in der Zelle 12 der Kondensator 41 zwischen der p-leitenden Zone 30a und der n—leitenden Zone 25 gebildet. Der Kondensator 37b der Zelle 10 ist zwischen dem Polysiliziumbauteil 26 und der Zone 29b gebildet. Der Kondensator 3 7a wird vom Übergang bzw. der Grenzschicht zwischen der Zone 29b und der n-leitenden Mulde 15 gebildet. Die entsprechenden Zonen für die Zelle 12 bilden die Kondensatoren 38a und 38b.
Wenn die erfindungsgemäßen Zellen y&iner Matrixanordnung gebildet werden, sind die Polysiliziumbauteile 26 und 27 und die Zonen 24 und 25 gemäß Figur 2 benachbarten Zellen zugeordnet. Eine solche Zelle liegt links von der Schnittlinie AA in Figur 2 (teilt das Bauteil 26 und die Zone 24 mit der benachbarten Zelle) und die andere liegt rechts von der Schnittlinie BB (teilt das
Bauteil 27 und die Zone 25 mit der benachbarten Zelle). Diese anderen Zellen sind ebenfalls an die Bitleitung 13 angekoppelt. In der Spaltenrichtung der Matrix bilden die langgestreckten Polysiliziumleitungen 26 und 27 plattenförmige Bauteile für andere Zellen, wie am besten in Figur 3 zu sehen ist. In ähnlicher Weise werden die Wortleitungen 16 und 17 von langgestreckten Polysiliziumbauteilen definiert und bilden Wortleitungen für andere, in Spaltenrichtung der Matrix nebeneinander angeordnete Zellen.
Bei der Herstellung der beschriebenen Zelle mit dem erfindungsgemäßen Verfahren wird ein p-leitendes Siliziumsubstrat 12 gemäß Figur 4 verwendet. Dieses Substrat wird auf ein Dotierungsniveau von 38 bis Ohm-cm dotiert. Die "Frontenden-" Verarbeitung umfaßt die Bildung einer Vielzahl von η-leitenden Mulden Diese Mulden 15 dienen als Wirtszonen für die RAM-Zellen, und gleichzeitig mit deren Bildung werden andere nleitende Mulden für die peripheren CMOS-Schaltungen ausgebildet. Die Diffusions-und Treibschritte bringen die phosphordotierten η-leitenden Mulden auf eine Tiefe von etwa 5 jjm. Bei dieser Frontenden- bzw. Dotierstoffgrenzen-Verarbeitung wird eine Oxydschicht 43 über den Mulden 15 aufgewachsen, gefolgt von der Bildung einer Siliziumnitridschicht 44. Der bei der Bildung der Mulden 15, der Kanalsperrzonen und der darüberliegenden Feldoxyde verwendete besondere Prozeß ist im einzelnen in der deutschen Patentanmeldung P 31 10 4 77.0 beschrieben. Kanalsperren und Feldoxyde werden in der Matrix an den in Figur 3 gezeigten Zonen 50 gebildet. Gleichzeitig werden Kanalsperren und Feldoxydzonen für die peripheren Schaltungen gebildet.
In der Schnittansicht gemäß Figur 5 ist eine einzige
η-leitende Mulde 15 im Substrat 12 dargestellt. Nach der Bildung der Mulde und der Entfernung der Siliziumnitridschicht 44 gemäß Figur 4 wird eine Fotolackschicht 52 über der Oxydschicht 43 niedergeschlagen. Danach werden nach herkömmlichen fotolithographischen Methoden Öffnungen bzw. Fenster 48 und 49 (Figur 5) durch die Schicht 52 gelegt, wodurch die darunterliegenden Zonen des Oxyds 43 freiliegen. Als nächstes wird das Substrat einer ionenimplantation unterworfen, die durch die Linien veranschaulicht ist. Dadurch werden p-leitende Zonen 29 und 30 gebildet. Insbesondere wird ein Borimplantat __ bei einem Energieniveau von 50 keV zur Erzielung eines
13—2 Konzentrationsniveaus von 4x10 cm gefolgt von einem Treiberschritt bei 1000°C über eine Stunde verwendet.
Danach wird der Rest der Fotolackschicht 52 zusammen mit der Oxydschicht 43 entfernt. Eine neue Gate-Oxydschicht wird bis zu einer Dicke von etwa 350 8 bei dem beschriebenen Ausführungsbeispiel aufgewachsen (HCl-Züchtung). Diese ist als Oxydschicht 5 7 in Figur 6 dargestellt. Bei dem beschriebenen Ausführungsbeispiel wird die Matrix einer Licht-Bor-Ionenimplantation (Flächenimplantation) unterworfen, um die Schwellenspannung der Bauelemente in der Matrix einzustellen. Diese Implantation erfolgt bei einem Energieniveau von 50 keV bei einer Dotierstoffkonzentration von 7XlO11 cm"2.
Danach wird eine Fotolackschicht 58 über der Oxydschicht 5 7 gebildet und Öffnungen 59 und 60 unter Verwendung herkömmlicher fotolithographischer Methoden ausgebildet. Die Oxydschicht 5 7 wird im Bereich dieser Öffnungen geätzt,um den Bereich der darunterliegenden p-leitenden Zonen 29 und 30 freizulegen. Die Öffnungen 59 und 60 halbieren die Zonen 29 und 30.
Als nächstes wird nach Entfernung der Fotolackschicht 58 eine Schicht 61 aus polykristallinem Silizium (Poly-
Silizium) über dem Substrat ausgebildet. Wie in Figur 7 gezeigt ist, kontaktiert diese Schicht die Zonen und 30, da bei dem Behandlungsschritt gemäß Figur 6 zuvor die Öffnungen in der Oxydschicht 57 ausgebildet wurden. Diese Polysiliziumschicht hat bei dem beschriebenen Ausführungsbeispiel eine StMrke von etwa 5000 8 und ist mit einem η-leitenden Dotierstoff, insbesondere Phosphor, stark dotiert. Eine Oxydschicht 63 wird auf der Polysiliziumschicht 61 in der in Figur 7 gezeigten Weise aufgewachsen. Dieser Schritt und andere nachfolgende Hochtemperatur-Behandlungsschritte bewirken, daß der η-leitende Dotierstoff aus der Polysiliziumschicht 61 durch die Zonen 29 und 30.in Kontakt mit der η-leitenden Mulde getrieben wird und eine Kontaktzone 24 in der Zone 29 und eine Kontaktzone in der Zone 30 bildet. Die Zone 24 teilt die Zone 29 in die Zonen 29a und 29b; in ähnlicher Weise teilt die Zone 25 die Zone 30 in die Zonen 30a und 30b. Der Einfachheit halber sind die Zonen 24 und 25 in Figur 7 bereits bis in die Mulde 15 eingedrungen gezeigt, obwohl diese Zonen in der Praxis solange noch nicht vollständig gebildet sind, bis während der nachfolgenden Hochtemperatur-Behandlungsschritte eine zusätzliche Diffusion erfolgt.
Wie in Figur 7 dargestellt ist, wird danach unter Verwendung herkömmlicher fotolithographischer Methoden die Polysiliziumschicht 61 mit einem Muster versehen, um die Leitungen 26 und 27 (plattenförmige Bauteile) und die Wortleitungen 16 und 17 zu bilden.
An diesem Punkt des Verfahrens wird ein starkes Arsenimplantat zur Bildung der Source- und Drain-Zonen für n-Kanal-Transistoren der CMOS-Peripherieschaltungen verwendet. Diese Implantation wird in der Matrix selbst nicht verwendet.
Die Matrix- und Peripherieschaltungen werden danach einer Borimplantation zur Bildung der Source- und Drain Zonen für die p-Kanal-Bauelemente, insbesondere zur Dotierung der Zonen 22, 32 und 33 (Figur 9) unterworfen. Diese Zonen werden in Ausrichtung mit den Leitungen 16 und 17 und dem plattenförmigen Bauteil 26 und 27 gebildet. Die Borimplantation findet bei einem Energieniveau von 50 keV zur Erzielung einer
14 —2 Dotierstoffkonzentration von 1x10 cm statt.
Danach finden herkömmliche Verfahrensschritte zur Vervollständigung der Zellen, z. B. die Bildung einer Schutzglasschicht über dem Substrat und die Herstellung der metallischen Bitleitungen und Kontakte bis zur Entstehung der Struktur in Figur 2 Verwendung. Die plattenförmigen Bauteile 26 und 27 werden zusammen mit den η-leitenden Mulden 15 mit einem positiven Potential von 5 Volt (gegenüber dem Substrat) verbunden.
Wichtig ist, daß die Zonen 24 und 25, welche die Zonen 29 bzw. 30 zweiteilen und in die Zonen 29a, 29b bzw. 30a, 30b unterteilen, eine Trennung zwischen benachbarten Zellenpaaren hervorrufen. Diese Kontaktzonen erfüllen natürlich die wichtige Funktion der Kopplung der plattenförmigen Bauteile 26 und 27 mit der η-leitenden Mulde. Auch ergeben diese Zonen eine zusätzliche Speicherkapazität an ihren Seitenwänden (z. B. den Kondensator 39 in Figur 1). Im Stande der Technik werden häufig Feldoxyde in den von den Zonen 24 und 25 eingenommenen Bereichen gezüchtet. Diese Oxyde nehmen offensichtlich einen beträchtlichen Substratbereich in Anspruch und liefern keinen Beitrag zur Kapazität der ZeIIe.Außerdem verringert die von den plattenförmigen Bauteilen 26 und 27 aus Polysilizium
niedrigen Widerstandes angeklammerte η-leitende Mulde eine Stör- bzw. Rauschkopplung zwischen den Speicherzellen und den Bitleitungen und verbessert die Betriebsweise. Die oben beschriebene erfindungsgemaße Zelle
läßt sich relativ leicht herstellen, da neben anderen Gründen nur eine einzige Schicht aus Polysilizium erforderlich ist. (Bei bekannten dynamischen RAM Zellen werden häufig zwei Schichten aus Polysilizium verwendet.)
Die erfindungsgemäße dynamische RAM Zelle gestattet
also eine extrem dichte Bauweise und kann unter Verwendung der CMOS-Technik hergestellt werden. Wegen
der Herstellung in der CMOS-Technik hat die ΖβΊΐβ
eine hohe Immunität gegen Fehler und Störungen durch
Alphateilchen·
44 .
Leerseite

Claims (12)

  1. PATENTANWÄLTE ZENZ & HELBER · D*2föÖ(fESSEM Γ*AM RÜHRSTEIN 1 · TEL.: (0201) 412687 Seite - 1 - - I
    Ansprüche
    lJ Dynamische MOS-Speicherzelle, die in einer n-leitenden Mulde auf einem p-leitenden Siliziumsubstrat aufgebaut ist und einen Transistor und eine mit 'dem Transistor zur Ladungsspeicherung gekoppelte Kapazität aufweist, dadurch gekennzeichnet, daß ein plattenförmiges Bauteil (26; 27) über der Mulde (15) angeordnet ist, wobei eine Isolierschicht (57)
    zwischen dem plattenförmigen Bauteil und der Mulde vor- ^
    gesehen ist, daß eine p-leitende Zone (29a, 29b; 30a, /f
    30b) in der Mulde (15) unterhalb des plattenförmigen >
    Bauteils (26, 27) angeordnet ist und daß eine n-leitende vergrabene Kontaktzone (24; 25) in der p-leitenden Zone (29a, 29b; 30a, 30b) angeordnet ist, die zur Kopplung des plattenförmigen Bauteils (26; 27) mit der Mulde (15) bis in die Mulde (15) hineinreicht.
  2. 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß das plattenförmige Bauteil (26; 27) ein Polysiliziumbauteil ist.
  3. 3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß das Polysiliziumbauteil (26; 27) mit der vergrabenen Kontaktzone (24; 25) in Kontakt steht.
  4. 4. Speicherzelle nach einem der Ansprüche 1 bis 3, dadurch
    Z/k o.
    gekennzeichnet, daß die p-leitende Zone (29a, 29b; 30a, 30b) an eine Source/Drain-Zone (32; 33) des Transistors (35; 36) angrenzt.
  5. 5. Speicherzelle nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Polysiliziumbauteil (26; 27) und die vergrabene Kontaktzone (24; 25) zusätzlich einer benachbarten Zelle zugeordnet sind.
  6. 6. Dynamisches CMOS-Speicherzellenpaar, das in einer η-leitenden Mulde gebildet ist, gekennzeichnet durch einen ersten und einen zweiten p-Kanal-Transistor (z. B. 35), eine in der Mulde (15) angeordnete pleitende Zone (29), eine mit der Mulde (15) in Kontakt stehende, die p-leitende Zone (29) durchgreifende "nleitende Zone (24), welche die p-leitende Zone in eine erste (29a) und eine zweite (29b) p-leitende Zone unterteilt, wobei die erste Zone (29a) mit dem ersten Transistor und die zweite Zone (29b) mit dem zweiten Transistor (35) gekoppelt ist, und ein über r^«j-
    anqeordnetes p-leitenden Zone (29)/pT.attenförmiges Bauteil (26), das die η-leitende Zone (24) kontaktiert, wobei die Anordnung so getroffen ist, daß das plattenförmige Bauteil zusammen mit den ersten und zweiten p-leitenden Zonen (29a, 29b) eine Kapazitätsanordnung für die Zellen bildet und eine zusätzliche Speicherkapazität durch die Übergänge zwischen der n-leitenden Zone (24) und den ersten und zweiten p-leitenden Zonen (29a, 29b) gebildet ist.
  7. 7. Speicherzellenpaar nach Anspruch 6, dadurch gekennzeichnet, daß das plattenfSrmige Bauteil (26) ein Polysiliziumbauteil ist.
  8. 8. Speicherzellenpaar nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die p-leitende Zone (29) eine bordotierte Zone ist.
  9. 9. Verfahren zur Bildung eines Speicherkondensatorpaars in einer η-leitenden Mulde zur Verwendung in dynamischen Speicherzellen, gekennzeichnet durch die folgenden Verfahrensschritte:
    Bildung einer p-leitenden Zone in der Mulde; Bildung einer Polysiliziumschicht über der p-leitenden-Zone, wobei die Schicht mit einem η-leitenden Dotierstoff dotiert und mit der p-leitenden Zone in einem vorgegebenen Bereich kontaktiert wird, Vortreiben des η-leitenden Dotierstoffs von der Polysiliziumschicht in dem vorgegebenen Bereich durch die p-leitende Zone derart, daß die p-leitende Zone von der η-leitenden Zone in eine erste und eine zweite p-leitende Zone unterteilt wird und zwei Speicherkondensatoren gebildet werden.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die p-leitende Zone durch Ionenimplantation mit Bor gebildet wird.
  11. 11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Polysiliziumschicht zur Bildung von plattenförmigen Bauteilen über den ersten und zweiten Zonen und zur Ausbildung anderer Bereiche als Gate-Elektroden gemustert wird.
  12. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß zur Bildung der p-leitenden Source-Drain-Zonen der Transistoren ein Dotierungsschritt derart verwendet wird, daß eine der Source- und Drain-Zonen angrenzend an die ersten und zweiten Zonen gebildet wird.
DE19813134233 1980-09-02 1981-08-29 Dynamische cmos-speicherzelle und verfahren zu deren herstellung Granted DE3134233A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/182,870 US4364075A (en) 1980-09-02 1980-09-02 CMOS Dynamic RAM cell and method of fabrication

Publications (2)

Publication Number Publication Date
DE3134233A1 true DE3134233A1 (de) 1982-08-05
DE3134233C2 DE3134233C2 (de) 1991-07-25

Family

ID=22670407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813134233 Granted DE3134233A1 (de) 1980-09-02 1981-08-29 Dynamische cmos-speicherzelle und verfahren zu deren herstellung

Country Status (4)

Country Link
US (1) US4364075A (de)
JP (1) JPS5783049A (de)
DE (1) DE3134233A1 (de)
FR (1) FR2489579A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL191683C (nl) * 1977-02-21 1996-02-05 Zaidan Hojin Handotai Kenkyu Halfgeleidergeheugenschakeling.
JPS59165449A (ja) * 1983-03-10 1984-09-18 Toshiba Corp 半導体記憶装置
US4505026A (en) * 1983-07-14 1985-03-19 Intel Corporation CMOS Process for fabricating integrated circuits, particularly dynamic memory cells
US4536947A (en) * 1983-07-14 1985-08-27 Intel Corporation CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
EP0167764B1 (de) * 1984-06-14 1989-08-16 International Business Machines Corporation Dynamische RAM-Zelle
KR940006668B1 (ko) * 1984-11-22 1994-07-25 가부시끼가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치의 제조방법
JPS61156862A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体記憶装置
FR2577339B1 (fr) * 1985-02-12 1991-05-10 Eurotechnique Sa Memoire dynamique en circuit integre
US4949140A (en) * 1987-02-02 1990-08-14 Intel Corporation EEPROM cell with integral select transistor
US4814286A (en) * 1987-02-02 1989-03-21 Intel Corporation EEPROM cell with integral select transistor
US4871688A (en) * 1988-05-02 1989-10-03 Micron Technology, Inc. Sequence of etching polysilicon in semiconductor memory devices
KR940000510B1 (ko) * 1991-03-20 1994-01-21 삼성전자 주식회사 반도체 메모리장치 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2832764A1 (de) * 1977-07-28 1979-02-01 Fujitsu Ltd Integrierte halbleiterspeichervorrichtung
DE2841453A1 (de) * 1977-09-30 1979-04-12 Hewlett Packard Co Halbleiterspeicherzelle
US4158238A (en) * 1978-04-21 1979-06-12 Erb Darrell M Stratified charge ram having an opposite dopant polarity MOSFET switching circuit
DE2949689A1 (de) * 1978-12-19 1980-07-03 Itt Ind Gmbh Deutsche Eintransistor-speicherzelle fuer einen dynamischen halbleiterspeicher mit wahlfreiem zugriff
DE3110477A1 (de) * 1980-03-24 1982-01-28 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung von cmos-bauelementen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740731A (en) * 1971-08-02 1973-06-19 Texas Instruments Inc One transistor dynamic memory cell
GB1521955A (en) * 1976-03-16 1978-08-23 Tokyo Shibaura Electric Co Semiconductor memory device
JPS56104462A (en) * 1980-01-25 1981-08-20 Toshiba Corp Semiconductor memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2832764A1 (de) * 1977-07-28 1979-02-01 Fujitsu Ltd Integrierte halbleiterspeichervorrichtung
DE2841453A1 (de) * 1977-09-30 1979-04-12 Hewlett Packard Co Halbleiterspeicherzelle
US4158238A (en) * 1978-04-21 1979-06-12 Erb Darrell M Stratified charge ram having an opposite dopant polarity MOSFET switching circuit
DE2949689A1 (de) * 1978-12-19 1980-07-03 Itt Ind Gmbh Deutsche Eintransistor-speicherzelle fuer einen dynamischen halbleiterspeicher mit wahlfreiem zugriff
DE3110477A1 (de) * 1980-03-24 1982-01-28 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung von cmos-bauelementen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TDB, Vol. 22, Nr. 8A, Januar 1980, S. 3208, 3209 *

Also Published As

Publication number Publication date
FR2489579B1 (de) 1984-11-16
DE3134233C2 (de) 1991-07-25
FR2489579A1 (fr) 1982-03-05
US4364075A (en) 1982-12-14
JPS5783049A (en) 1982-05-24
JPH0318353B2 (de) 1991-03-12

Similar Documents

Publication Publication Date Title
DE3037431C2 (de)
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE10306281B4 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE69130163T2 (de) Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE3787687T2 (de) Halbleiterspeicher.
DE2619849A1 (de) Speicherbauteil in integrierter schaltungstechnik
DE3530897A1 (de) Integrierte halbleiterschaltung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE4038114C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE4016686A1 (de) Halbleiterspeicher und verfahren zu seiner herstellung
DE69407318T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung
DE3134233A1 (de) Dynamische cmos-speicherzelle und verfahren zu deren herstellung
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE19622431A1 (de) Halbleiterspeichereinrichtung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee