DE4208537A1 - Mos-fet-struktur - Google Patents

Mos-fet-struktur

Info

Publication number
DE4208537A1
DE4208537A1 DE4208537A DE4208537A DE4208537A1 DE 4208537 A1 DE4208537 A1 DE 4208537A1 DE 4208537 A DE4208537 A DE 4208537A DE 4208537 A DE4208537 A DE 4208537A DE 4208537 A1 DE4208537 A1 DE 4208537A1
Authority
DE
Germany
Prior art keywords
gate
conductivity type
ion implantation
source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4208537A
Other languages
English (en)
Other versions
DE4208537C2 (de
Inventor
Hyung Soon Shin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4208537A1 publication Critical patent/DE4208537A1/de
Application granted granted Critical
Publication of DE4208537C2 publication Critical patent/DE4208537C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft eine MOS-FET-Struktur und ein Herstel­ lungsverfahren dafür, insbesondere einen MOS-FET mit schwach­ dotierter Drain-Struktur, wobei die Struktur in der Lage ist, einen Hot-Carrier-Effekt und einen Dotierungskompensations­ effekt zu vermindern.
Im allgemeinen besteht ein MOS-FET aus Halbleiterelementen und umfaßt im wesentlichen drei Abschnitte (Gate, Source- und Drain-Zone) und nützt die Tatsache aus, daß bei Anlegen einer vorbestimmten Spannung an das Gate zwischen der Source- und der Drain-Zone ein Kanal gebildet wird, und dadurch werden Elektronen entlang dem Kanal von der Source- zu der Drain- Zone transportiert.
Die Struktur, das Herstellungsverfahren und die Funktions­ weise dieses konventionellen MOS-FET werden unter Bezugnahme auf die Fig. 1 und 2 nachstehend erläutert.
Fig. 1a zeigt, daß auf einem p-Substrat 1 ein Gate 2 durch Anbringen einer Gateoxidschicht 3 zwischen beiden gebildet ist, und daß eine n-Source-Zone 4 hoher Dichte und eine n-Drain-Zone 4a hoher Dichte auf dem Substrat unter den Rand­ abschnitten r1 des Gates 2 gebildet sind.
Wenn bei einem so aufgebauten MOS-FET an das Gate 2 eine vor­ bestimmte Treiberspannung angelegt wird, wird ein Elektron in dem Substrat 1 durch ein positives Loch im Gate 2 elektrifi­ ziert, und eine vorbestimmte Kanaldicke wird zwischen der Source-Zone 4 und der Drain-Zone 4a gebildet, wodurch das Elektron entlang diesem Kanal von der Source-Zone 4 zu der Drain-Zone 4a fließt.
Bei dem MOS-FET mit der Struktur gemäß Fig. 1a nimmt jedoch, wie Fig. 1b zeigt, die Trägerkonzentration an dem Rand des Gates 2, an dem das Gate 2 und die Drain-Zone 4a aneinander­ grenzen, abrupt ab, wenn an das Gate 2 eine Treiberspannung angelegt wird, wodurch abrupt ein starkes elektrisches Feld gebildet wird.
Infolgedessen wird an einem Teil, an dem das Gate 2 und die Drain-Zone 4a aneinandergrenzen, ein heißes Elektron erzeugt, und dieses heiße Elektron wird von der dünnen Gateoxidschicht 3 eingefangen. Da das eingefangene heiße Elektron mit dem an der Grenzfläche zwischen der Gateoxidschicht 3 und dem Gate 2 vorhandenen positiven Loch rekombiniert wird, kann die Trei­ berspannung des Gates 2 das Gate 2 nur dann treiben, wenn sie einen vorbestimmten Wert übersteigt. Diese Erscheinung wird als Hot-Carrier-Effekt bezeichnet, und da hierdurch die Zu­ verlässigkeit des Bauelements verringert wird, wurden bereits die verschiedensten Untersuchungen durchgeführt, um den Hot- Carrier-Effekt auszuschließen; es gibt zwar unter anderem ein Verfahren zum Vergrößern der Länge des Gates, dieses Verfah­ ren ist aber mit vielen Widersprüchen behaftet, da es ge­ genüber hoher Integration einen Rückschritt bedeutet. Es wurde daher eine schwachdotierte Drain-Struktur gemäß Fig. 2 als Möglichkeit zur Herabsetzung des Hot-Carrier-Effekts vorgeschlagen. Dabei handelt es sich um eine Struktur zur Verminderung des elektrischen Feldes, das den Hot-Carrier- Effekt an dem kurzen Kanal stark beeinflußt.
Die Fig. 2a-2c sind Querschnitte, die ein Herstellungsver­ fahren eines MOS-FET mit konventioneller schwachdotierter Drain-Struktur zeigen, und gemäß Fig. 2a läßt man eine Gate- Oxidschicht 6 auf ein p-Siliziumsubstrat 5 aufwachsen, und in dem Kanalbereich erfolgt eine p-Ionenimplantation, um eine Schwellenspannung oder einen Durchgriff, die an dem kurzen Kanal erzeugt werden können, zu unterdrücken.
Wie Fig. 2b zeigt, wird auf die Gateoxidschicht 6 Polysili­ zium aufgebracht, und ein Gate 7 wird durch Strukturieren gebildet, und dann werden durch n-Ionenimplantation niedriger Dichte mit Hilfe des Gates 7 als Maske eine n-Source-Zone 9 niedriger Dichte und eine n-Drain-Zone 10 niedriger Dichte mit schwachdotierter Drain-Struktur gebildet.
Nach Fig. 2c wird eine Oxidschicht durch chemische Bedampfung aufgebracht und rückgeätzt, und dann werden an Seitenwänden des Gates 7 Seitenwandoxidschichten 8, 8a gebildet, und da­ nach werden durch n-Ionenimplantation hoher Dichte eine n-Source-Zone 9a hoher Dichte und eine n-Drain-Zone 10a hoher Dichte gebildet, wodurch ein MOS-FET mit schwachdotierter Drain-Zone fertiggestellt ist.
Der MOS-FET mit einer solchen schwachdotierten Drain-Zone funktioniert zwar ebenfalls als MOS-FET entsprechend Fig. 1, da jedoch zwischen dem Gate 7 und der n-Drain-Zone 10a hoher Dichte eine n-Drain-Zone 10 niedriger Dichte gebildet ist, konnte der Hot-Carrier-Effekt vermindert werden.
Da der Hot-Carrier-Effekt dem elektrischen Feld proportional und das elektrische Feld der Kanallänge umgekehrt proportio­ nal ist, wird bei der Struktur gemäß Fig. 2 das elektrische Feld verringert.
Das heißt mit anderen Worten, daß die Breite der Verarmungs­ ausbildung umso besser einstellbar ist, je niedriger die Dichte der n-Drain-Zone gegenüber dem Kanal mit gleicher p-Dichte ist, wogegen die Breite der Verarmungsausbildung umso schlechter einstellbar ist, je niedriger die p-Dichte des Kanals gegenüber der n-Drain-Zone gleicher Dichte ist. Da bei der Struktur nach Fig. 2 die Dichte der n-Drain-Zone niedrig ist, bildet sich ein breiter Verarmungsbereich aus, und das führt dazu, daß die Kanallänge groß wird, so daß das elektri­ sche Feld vermindert wird.
Um bei dem MOS-FET mit schwachdotierter Drain-Struktur gemäß Fig. 2 den Kurzkanaleffekt aufgrund des hohen Integrations­ grads der Elemente zu vermeiden, wird die p-Ionenimplantation in den Kanalbereich durchgeführt, wodurch die Dichte des p-Kanalbereichs gegenüber der n-Drain-Zone gleicher Dichte hö­ her als die Dichte des Substrats ist, so daß das elektrische Feld hoch ist und gleichzeitig der Hot-Carrier-Effekt gestei­ gert wird; ferner sollte zur Bildung der n-leitenden Source/Drain-Zone zum p-Kanal die Dichte der n-leitenden Source/Drain-Zone höher als diejenige des p-Kanals sein, aber da ein hoher Integrationsgrad vorliegt und die p-Ionenimplantation durchgeführt wird, um den Kurzkanaleffekt zu vermeiden, und dadurch die Kanaldichte erhöht wird, wird demgegenüber der Dichteunterschied der n-leitenden Source/Drain-Zone gegenüber dem p-Kanal geringer, so daß das Problem auftritt, daß ein Dotierungskompensationseffekt auftritt, wobei die Dotierung der n-leitenden Source/Drain-Zone instabil wird.
Die Erfindung soll die genannten Probleme beseitigen, und Aufgabe der Erfindung ist die Bereitstellung einer MOS-FET-Struktur und eines Herstellungsverfahrens dafür, wobei diese Struktur in der Lage ist, den Hot-Carrier-Effekt sowie einen Dotierungskompensationseffekt zu verringern.
Zur Lösung der genannten Aufgabe ist gemäß der Erfindung vor­ gesehen, daß die Ionenimplantation des Kanalbereichs zur Ver­ ringerung des Kurzkanaleffekts wie etwa der Schwellenspannung oder des Durchgriffs nur in einem vorbestimmten Teil des Ka­ nalbereichs ausgeführt wird, wodurch eine Isolation gegenüber der n-leitenden Source/Drain-Zone niedriger Dichte erreicht wird.
Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausfüh­ rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in
Fig. 1a einen Querschnitt durch die Struktur eines bekann­ ten MOS-FET;
Fig. 1b einen Querschnitt eines Potentialverlaufs von Fig. 1a;
Fig. 2a bis 2c Querschnitte, die ein Herstellungsverfahren eines konventionellen MOS-FET verdeutlichen; und
Fig. 3a bis 3e Querschnitte, die das Herstellungsverfahren des MOS-FET gemäß dem bevorzugten Ausführungsbeispiel der Erfindung verdeutlichen.
Unter Bezugnahme auf die Fig. 3a-3e werden nun die Struktur des MOS-FET gemäß dem Ausführungsbeispiel und das Herstel­ lungsverfahren dafür erläutert.
Die Fig. 3a-3e sind Querschnitte zur Erläuterung des Herstel­ lungsverfahrens eines bevorzugten Ausführungsbeispiels des MOS-FET, und nach Fig. 3a wird auf ein p-leitendes Silizium­ substrat 11 eine Nitridschicht 12 aufgebracht und dann durch Fotoätzen ein mit einem Gate ausgebildeter Teil entfernt.
Nach Fig. 3b wird eine Oxidschicht auf die Gesamtoberfläche aufgebracht, und dann wird auf den Seitenwänden der durch Rückätzen entfernten Nitridschicht 12 eine Seitenwandoxid­ schicht 13 gebildet, und eine Ionenimplantation wird auf einem zentralen Teil des Kanalbereichs mit einer p-Störstelle ausgeführt, um einen Kurzkanaleffekt wie etwa eine Schwellen­ spannung oder einen Durchgriff auszuschließen.
Nach Fig. 3c wird die Seitenwandoxidschicht 13 durch Ätzen entfernt, und dann wird eine Gateoxidschicht 14 gebildet, und eine Dickschicht von Polysilizium wird gebildet, und durch einen Rückätzvorgang wird ein Gate 15 gebildet.
Nach Fig. 3d wird die Nitridschicht 12 durch Ätzen entfernt, und eine n-Source-Zone 17 niedriger Dichte sowie eine n-Drain-Zone 18 niedriger Dichte mit schwachdotierter Drain- Struktur werden durch n-Ionenimplantation niedriger Dichte mit Hilfe des Gates 15 als Maske gebildet.
Nach Fig. 3e wird auf die Oberfläche eine Oxidschicht aufge­ bracht und rückgeätzt, wodurch auf dem Gate 15 eine Seiten­ wandoxidschicht 16 gebildet wird, und dann werden durch n-Ionenimplantation hoher Dichte eine n-Source-Zone 17a hoher Dichte und eine n-Drain-Zone 18a hoher Dichte mit schwach­ dotierter Drain-Struktur gebildet, so daß der MOS-FET fertig­ gestellt ist.
Dieser MOS-FET hat also eine Struktur, bei der die Gateoxid­ schicht 14 und das Gate 15 nacheinander auf einem vorbestimm­ ten Bereich der Oberseite eines p-Siliziumsubstrats 11 gemäß Fig. 3e gebildet sind, die Seitenwandoxidschichten 16 auf beiden Seitenwänden der Gateoxidschicht 14 und des Gates 15 gebildet sind, eine n-Source-Zone 17 niedriger Dichte und eine n-Drain-Zone 18 niedriger Dichte auf dem Substrat unter der Seitenwandoxidschicht 16 gebildet sind, eine n-Source-Zone 17a hoher Dichte und eine n-Drain-Zone 18a hoher Dichte auf dem Substrat unter dem Randbereich der Seitenwand­ oxidschicht 16 gebildet sind, und eine p-Ionenimplantations­ schicht 19, die den Kurzkanaleffekt verhindern soll, im Mit­ telbereich des Kanalbereichs unter dem Gate 15 unter Isola­ tion von der n-Source-Zone 17 niedriger Dichte und der n-Drain-Zone 18 niedriger Dichte gebildet ist.
Bei diesem MOS-FET, der nach dem oben beschriebenen Verfahren hergestellt ist, ergeben sich die folgenden Auswirkungen da­ durch, daß ein p-Ionenimplantationsbereich zur Verringerung des Kurzkanaleffekts gegenüber der n-leitenden Source/Drain-Zone vollständig isoliert ist:
Da, wie vorstehend beschrieben, die Dichte des p-Kanalbe­ reichs gegenüber der n-Drain-Zone gleicher Dichte mit der Dichte des Substrats übereinstimmt, wird erstens die Ver­ armung an der n-Drain-Zone stärker ausgebildet, und dadurch wird das elektrische Feld stärker verringert, und gleich­ zeitig wird auch der Hot-Carrier-Effekt herabgesetzt.
Da die Dichte des Kanalbereichs gleich der Dichte des Sub­ strats ist, wird zweitens die relative Dichtedifferenz zwi­ schen der n-Source/Drain-Zone und dem Kanal groß, und ein Dotierungskompensationseffekt kann dadurch erreicht werden, daß die Dotierung der n-Source/Drain-Zone stabil wird.
Drittens kann eine Sperrschichtkapazität zwischen der n-Source/Drain-Zone und dem Kanalbereich verringert werden.
Dadurch wird auch die Beweglichkeit verbessert.

Claims (4)

1. MOS-FET-Struktur, gekennzeichnet durch
eine Gateoxidschicht (14) und ein Gate (15), die auf einem Substrat (11) eines ersten Leitfähigkeitstyps gebildet sind;
eine in einem Kanalbereich unter dem Gate (15) gebildete Ionenimplantationsschicht (19) eines ersten Leitfähigkeits­ typs;
eine Source/Drain-Zone (17, 18) niedriger Dichte eines zweiten Leitfähigkeitstyps, die auf beiden Seitenflächen des Kanalbereichs gebildet ist; und
eine auf dem Substrat unter den beiden Randabschnitten des Gates (15) gebildete Source/Drain-Zone (17a, 18a) hoher Dichte eines zweiten Leitfähigkeitstyps.
2. MOS-FET-Struktur nach Anspruch 1, dadurch gekennzeichnet, daß die Ionenimplantationsschicht (19) vom ersten Leitfähig­ keitstyp und die Source/Drain-Zone (17, 18) niedriger Dichte vom zweiten Leitfähigkeitstyp unter gegenseitiger Isolation gebildet sind.
3. Verfahren zur Herstellung eines MOS-FET, gekennzeichnet durch die folgenden Schritte:
Aufbringen einer ersten Isolationsschicht auf ein Substrat eines ersten Leitfähigkeitstyps und Entfernen eines mit einem Gate versehenen Teils;
Bilden einer zweiten Seitenwand-Isolationsschicht auf der entfernten ersten Isolationsschicht und Ausbilden einer Ionenimplantationsschicht eines ersten Leitfähigkeitstyps an einem vorbestimmten Teil des Kanalbereichs;
Entfernen der zweiten Isolationsschicht und aufeinander­ folgendes Ausbilden einer Gateoxidschicht und eines Gates;
Entfernen der ersten Isolationsschicht und Herstellen einer Ionenimplantationsschicht niedriger Dichte eines zwei­ ten Leitfähigkeitstyps unter Verwendung des Gates als Maske sowie Ausbilden einer Source/Drain-Zone niedriger Dichte eines zweiten Leitfähigkeitstyps; und
Bilden der Seitenwände für das Gate und Bilden einer Source/Drain-Zone hoher Dichte eines zweiten Leitfähigkeits­ typs durch eine Ionenimplantation hoher Dichte eines zweiten Leitfähigkeitstyps.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Ionenimplantationsschicht vom ersten Leitfähigkeits­ typ und die Source/Drain-Zone niedriger Dichte vom zweiten Leitfähigkeitstyp voneinander isoliert sind.
DE4208537A 1991-05-15 1992-03-17 MOS-FET-Struktur und Verfahren zu deren Herstellung Expired - Lifetime DE4208537C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007882A KR920022553A (ko) 1991-05-15 1991-05-15 Ldd 소자의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
DE4208537A1 true DE4208537A1 (de) 1992-11-19
DE4208537C2 DE4208537C2 (de) 1997-04-17

Family

ID=19314488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4208537A Expired - Lifetime DE4208537C2 (de) 1991-05-15 1992-03-17 MOS-FET-Struktur und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US5904530A (de)
JP (1) JPH06204469A (de)
KR (1) KR920022553A (de)
DE (1) DE4208537C2 (de)
TW (1) TW252210B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042647A1 (fr) * 1999-01-15 2000-07-20 Commissariat A L'energie Atomique Transistor mis et procede de fabrication d'un tel transistor sur un substrat semi-conducteur
EP1054450A3 (de) * 1999-05-18 2001-02-07 Hiroshima University MOSFET Halbleiterbauelement mit hochdotiertem Sperrgebiet
US6458664B2 (en) 1999-11-30 2002-10-01 Infineon Technologies Ag Method for fabricating a field-effect transistor having an anti-punch-through implantation region

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125726B2 (ja) * 1997-08-26 2001-01-22 日本電気株式会社 半導体装置の製造方法
JP2000049344A (ja) * 1998-07-31 2000-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6180468B1 (en) * 1998-10-23 2001-01-30 Advanced Micro Devices Inc. Very low thermal budget channel implant process for semiconductors
US6225173B1 (en) * 1998-11-06 2001-05-01 Advanced Micro Devices, Inc. Recessed channel structure for manufacturing shallow source/drain extensions
US6200869B1 (en) 1998-11-06 2001-03-13 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit with ultra-shallow source/drain extensions
US6355528B1 (en) * 1999-08-11 2002-03-12 Advanced Micro Devices, Inc. Method to form narrow structure using double-damascene process
US6541829B2 (en) * 1999-12-03 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6333244B1 (en) 2000-01-26 2001-12-25 Advanced Micro Devices, Inc. CMOS fabrication process with differential rapid thermal anneal scheme
US6420218B1 (en) 2000-04-24 2002-07-16 Advanced Micro Devices, Inc. Ultra-thin-body SOI MOS transistors having recessed source and drain regions
US6368947B1 (en) 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6361874B1 (en) 2000-06-20 2002-03-26 Advanced Micro Devices, Inc. Dual amorphization process optimized to reduce gate line over-melt
US6630386B1 (en) 2000-07-18 2003-10-07 Advanced Micro Devices, Inc CMOS manufacturing process with self-amorphized source/drain junctions and extensions
US6521502B1 (en) 2000-08-07 2003-02-18 Advanced Micro Devices, Inc. Solid phase epitaxy activation process for source/drain junction extensions and halo regions
KR100378183B1 (ko) 2000-09-18 2003-03-29 삼성전자주식회사 반도체 메모리 장치 및 그의 제조 방법
KR100436673B1 (ko) * 2001-05-28 2004-07-02 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
US6756619B2 (en) * 2002-08-26 2004-06-29 Micron Technology, Inc. Semiconductor constructions
JP2007088488A (ja) * 2006-10-18 2007-04-05 Renesas Technology Corp 電界効果トランジスタ及びその製造方法
US9117687B2 (en) * 2011-10-28 2015-08-25 Texas Instruments Incorporated High voltage CMOS with triple gate oxide
US9117691B2 (en) * 2012-12-28 2015-08-25 Texas Instruments Incorporated Low cost transistors
CN105633156A (zh) * 2015-02-09 2016-06-01 中国科学院微电子研究所 半导体器件及其制造方法
CN111092120B (zh) * 2018-10-24 2024-05-14 长鑫存储技术有限公司 场效应管器件的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256769A (ja) * 1985-05-10 1986-11-14 Toshiba Corp 半導体装置
JPS63129664A (ja) * 1986-11-20 1988-06-02 Toshiba Corp 半導体装置の製造方法
JPS63241965A (ja) * 1987-03-30 1988-10-07 Toshiba Corp 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法
FR2625044B1 (fr) * 1987-12-18 1990-08-31 Commissariat Energie Atomique Transistor mos a extremite d'interface dielectrique de grille/substrat relevee et procede de fabrication de ce transistor
JPH0290567A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 半導体装置とその製造方法
JPH02174168A (ja) * 1988-12-26 1990-07-05 Nippon Telegr & Teleph Corp <Ntt> Ｍｉｓ電界型トランジスタ
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
US5073512A (en) * 1989-04-21 1991-12-17 Nec Corporation Method of manufacturing insulated gate field effect transistor having a high impurity density region beneath the channel region
JPH036863A (ja) * 1989-06-05 1991-01-14 Takehide Shirato 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE El. Dev. Lett., Vol. 11, No. 11, Nov. 1990, pp. 517-519 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042647A1 (fr) * 1999-01-15 2000-07-20 Commissariat A L'energie Atomique Transistor mis et procede de fabrication d'un tel transistor sur un substrat semi-conducteur
US6562687B1 (en) 1999-01-15 2003-05-13 Commissariat A L'energie Atomique MIS transistor and method for making same on a semiconductor substrate
EP1054450A3 (de) * 1999-05-18 2001-02-07 Hiroshima University MOSFET Halbleiterbauelement mit hochdotiertem Sperrgebiet
US6458664B2 (en) 1999-11-30 2002-10-01 Infineon Technologies Ag Method for fabricating a field-effect transistor having an anti-punch-through implantation region

Also Published As

Publication number Publication date
US5904530A (en) 1999-05-18
JPH06204469A (ja) 1994-07-22
DE4208537C2 (de) 1997-04-17
TW252210B (de) 1995-07-21
KR920022553A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE69018374T2 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt.
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
DE3813665A1 (de) Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE10203164A1 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE19907201A1 (de) Vertikal-MESFET und Verfahren zu dessen Herstellung
DE69022346T2 (de) MOS-Feldeffekttransistor und Verfahren zur Herstellung.
DE10134444A1 (de) Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
DE4315178A1 (de) IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/772

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

R071 Expiry of right
R071 Expiry of right