DE2607203B2 - Feldeffekttransistor vom Anreicherungstyp - Google Patents
Feldeffekttransistor vom AnreicherungstypInfo
- Publication number
- DE2607203B2 DE2607203B2 DE2607203A DE2607203A DE2607203B2 DE 2607203 B2 DE2607203 B2 DE 2607203B2 DE 2607203 A DE2607203 A DE 2607203A DE 2607203 A DE2607203 A DE 2607203A DE 2607203 B2 DE2607203 B2 DE 2607203B2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- island
- gate electrode
- transistor according
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft einen Feldeffekttransistor vom Anreicherungstyp mit isolierter Gate-Elektrode, bei
dem auf einem elektrisch isolierenden Substrat eine Insel aus Halbleitermaterial angeordnet ist, in der eine
Source- und eine Drain-Zone des einen Leitungstyps und dazwischen eine Zone des entgegengesetzten
Leitungstyps ausgebildet sind, wobei die PN-Übergänge zwischen den Zonen bis zur Oberfläche und bis zu den
Seitenflächen der Inseln reichen, und bei dem sich die isolierte Gate-Elektrode über die Oberseite der Zone
vom entgegengesetzten Leitungstyp und wenigstens eine der Seitenflächen erstreckt.
Bei den Eigenschaften sowohl der N-Kanal- als auch der P-Kanal-Feldeffekttransistoren treten gewisse anomale
Effekte auf, wenn eine Source-Zone und eine Drain-Zone durch Seitenflächen der Halbleiterinsel
begrenzt sind und ein Teil einer Gate-Elektrode, die sich über die Seitenfläche herunter bis auf das Substrat
erstreckt, unter sich Teile einer Source-Zone und einer Drain-Zone benachbart zum Oxid hat Bei einem
typischen Bauteil wird beispielsweise eine Siliziuminsel auf einem Saphirsubstrat gebildet und eine Isolierschicht
aus Siliziumdioxid benachbart zur insel und dem Substrat vorgesehen. Die Insel besitzt geneigte
Seitenflächen.
Bei der Herstellung des Bauteils werden die Source- und Drain-Zonen durch in eine gewöhnlich aus
Siliziumdioxid bestehende Maskenschicht geätzte öffnungen begrenzt Die Bereiche werden durch diese
öffnungen erfolgende Fremdstoffdiffusion gebildet Die Bildung der Source- und Drain-Zonen begrenzt eine
zusätzliche dazwischenliegende Kanal-Zone. Die wirksame Räche der Kanal-Zone liegt bei typischer
Bauweise unter dem Gate und verbindet dabei die Source-Zone mit der Drain-Zone. Das Gate besteht aus
einem Streifen aus leitendem Material, wie beispielsweise einem Metall oder einem hochdotierten, polykristallinen
Silizium.
Bei der Herstellung des Bauteils begrenzen die öffnungen, durch welche Source- und Drain-Zonen in
der Siliziuminsel gebildet werde·.,die Diffusion nicht auf
die Hauptoberfläche der Siliziuminsel. Die Fremdstoffe aus der Source- und Drain-Diffusion treten vielmehr
auch in eine oder mehrere der Seitenwände der Siliziuminsel ein. Da sich das Gate über die Seitenwand,
die benachbart zur diffundierten Source- und Drain-Zone liegt, erstreckt, liegt das Gate auch über einer
Kanalverlängerung zwischen Source- und Drain-Zonen, die auf der Seitenwand gebildet ist. Somit wird ein
zusätzlicher Transistor gebildet, bestehend aus einer Seitenflächen-Source-Zone, einer Seitenflächen-Drain-Zone
und einer Verlängerung der Kanal-Zone. Sobald eine Spannung an das Gate angelegt wird, wird
gewöhnlich der Seitenflächentransistor, der aus den soeben erwähnten Seitenflächenzonen besteht, zuerst
eingeschaltet und verursacht Instabilität sowie einen Hysterese-Effekt in dem I-V-Verhalten des Transistors;
dieser Effekt ist instabil.
Der Erfindung liegt die Aufgabe zugrunde, die nachteilige Wirkung des in den Seitenflächen der Insel
vorhandenen Transistors zu beseitigen. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Abstand
zwischen der Source- und der Drain-Zone an der von der Gate-Elektrode überquerten Seitenfläche größer als
die Breite der Gate-Elektrode ist.
Anhand der in der Zeichnung dargestellten Ausführungsbeispiele
wird die Erfindung nachfolgend näher erläutert Es zeigt
F i g. 1 eine erste bevorzugte Ausführungsform der Erfindung, in perspektivischer Darstellung,
Fjg.2 eine Draufsicht auf das in Fig. 1 dargestellte
Ausführungsbeispiel,
F i g. 3 ein zweites Ausführungsbeispiel der Erfindung,
in perspektivischer Darstellung, und
F i g. 4 eine Draufsicht auf das in F i g. 3 dargestellte Beispiel.
Das im Rahmen der vorliegenden Erfindung angewandte Konzept ist eine Verlagerung jeder Sperrschicht,
die Jurch eine Seitenfläche eines Mesa-Transistors tritt, in einen von der Gate-Elektrode nicht
bedeckten Bereich. Dadurch wird eine Kanalbildung auf der Seitenfläche der Mesa verhindert. Wenn die
Gate-Elektrode die Zone entgegengesetzten Leitungstyps an der Seitenfläche der Mesa überlagert, könnte
normalerweise eine geringere Spannung als sie für das Einschalten des Transistors auf der Hauptoberfläche
erforderlich ist, die Zone entgegengesetzten Leitungstyps auf der Seitenfläche umkehren oder verarmen und
somit ermöglichen, daß ein Seitenflächenbauteil arbeitet
Die vorliegende Erfindung löst ein Seitenflächen-Sperrschichi-Prübiem
und sorgt darüber hinaus, was noch wichtiger ist, dafür, daß ein Bauteil geschaffen
wird, das die Sperrschichtkapazität und den Leckstrom,
wenn überhaupt, nur unerheblich erhöht
In den Zeichnungen sind zwei bevorzugte Ausfühningsbeispiele
der Erfindung dargestellt Die eine erfordert eine I-förmige Maske für die Zone entgegengesetzten
Leitungstyps (s. Fig.2), während die andere eine kreuzförmige Maske für eine Halbleiterinsel in
Kombination mit der I-förmigen Maske für die Zone n» entgegengesetzten Leitungstyps (s. F i g. 4) erfordert
Unter den hier verwendenten Begriff »Seitenflächen« fallen die Nebenoberflächen (geneigte Seitenwände) der
Halbleiterinsel. Diese Nebenflächen sind die Teile der Halbleiterinsel zwischen einem Substrat und einer r.
Haupt-ioberenJ-Oberfläche der Insel. Die Nebenflächen
der Halbleiterinsel, die unter dem Gate liegen, enthalten die sogenannten »Seitenflächen-Sperrschichten«. Zum
Beispiel besitzt gemäß Fig.] eine Nebenfläche 10 einer
HalbleitL.insel 12, die unter einem Gate 14 liegt, einen
PN-Übergang 16 und einen PN-Übergang 18 auf der Nebenfläche. Die an die Oberfläche 19 anstoßenden
Übergänge 16 und 18 liegen nicht unter dem Gate 14, so daß nicht die gesamten Bereiche 20 und 22 durch das
Gate 14 (durch Inversion) umgekehrt werden können. ■»>
Die hier verwendeten Ausdrücke »Linie« und »Liniensegment« bedeuten eine Schnittlinie zwischen
der Hauptoberfläche und einer Fläche, die sich von der Hauptoberfläche der Halbleiterinsel zum Substrat
erstreckt. Demzufolge können sich Source und Drain r>
<> hierbei von der Hauptfläche der Halbleiterinsel, die sich
im Abstand vom Substrat befindet, bis zu einer anderen Oberfläche der Halbleiterinsel, die benachbart zum
Substrat ist, erstrecken.
Gemäß F i g. 2, einer Draufsicht auf den in F i g. 1 >.
dargestellten Gegenstand, befindet sich auf einem Substrat 24 die Halbleiterinsel 12, auf deren Oberflächen
ein Isolator 26 aus Siiiziumdioxid vorgesehen ist. Eine begrenzte Source-Zone und eine begrenzte Drain-Zone
erstrecken sich bis zu den Seitenwänden und den Ecken m> der Halbleiterinsel IZ Source- 28 und Drain-Zone 30
besitzen T-Form und sind so angeordnet, daß sie eine Zone entgegengesetzten Leitungstyps 32 in I-Form
begrenzen. Ein zentraler Teil der Zone entgegengesetzten Leitungs'.yps 32 wird durch parallel miteinander
verlaufende Flächen begrenzt, deren obere Kanten durch die Linien '.A und 36 dargestellt sind, die
gleichzeitig einen Teil der Grenzen für die Hauptoberflächen von Source 28 bzw. Drain 30 darstellen. Die
Endteile der Zone entgegengesetzten Leitungstyps sind rechteckige Oberflächen, von denen jede in einer Ebene
mit dem zentralen Teil liegt und quer zu diesem verläuft sowie zweiseitig mit diesem verbunden ist Die
rechteckigen Endteile der Zone entgegengesetzten Leitungstyps 32 sind außerdem durch zusätzliche
Grenzen der Source- und Drain-Zone definiert, die als zwei Seiten 38, 42 bzw. 40, 44 von jeder von zwei
rechteckigen Oberflächen charakterisiert werden können. Liniensegment 38 schneidet die Grenzlinie 34 und
Liniensegment 40 schneidet die Grenzlinie 36. Weitere Grenzen von Source 28 und Drain 30, nämlich
Liniensegment 42 bzw. 44 bilden zwei weitere Seiten der beiden rechteckigen Endteile. Die Liniensegmente 42
und 44 verlaufen parallel zum Gate 14 und sind nur mit dem Isolator 26 abgedeckt Die Segmente 42 und 44
liegen nicht unter dem Gate 14. Die Segmente 38 und 40 stoßen an das Gate 14 (sie können bei Bauteilen mit
nicht selbst ausrichtendem Gatr auch teilweise unter dem Gate liegen). Die Grenzen der Drain-Zone 30 sind
ein Spiegelbild der Grenzen der Source-Zone 28. Die Zonen 28 und 30 sind bezüglich dem Gate 14 zweiseitig
angeordnet Die Drain-Zone 30 ist außerdem durch die Nebenflächen 10, 46 und 48 der Halbleiterinsel 12
begrenzt Parallele Liniensegmente 50 und 52 erstrekken sich senkrecht zur Seitenfläche 10, entlang der
Hauptoberfläche der Insel parallel zum Gate 14 und sind mit Grenzliniensegmenten 54 und 56 verbunden, die sich
unter das Gate 14 erstrecken und mit den zugeordneten Grenzlinien 34 bzw. 36 verbunden sind, wodurch zwei
zusätzliche Endteile benachbart zum Zentralbereich gebildet werden.
Die Sperrschichtkapazität des erfindungsgemäßen Transistors ist gegenüber bekannten Ausbildungen nur
durch die Summe der Sperrschichtflächen, die durch die nach unten in die Halbleiterinsel an den Grenzliniensegmenten
38, 40, 42, 44, 50, 52, 54 und 56 erfolgende Diffusion entstehen, erhöht Diese letztgenannten
Segmente machen typischerweise eine Länge von 2,5 bis 7,5 μπι aus. Die aktive Zone entgegengesetzten
Leitungstyps berindet sich zwischen den Grenzlinien 34 und 36. Bei typischer Ausführungsform sind die beiden
letztgenannten Linien miteinander gleich und mindestens 7JS μπι lang. Der Absiand zwischen den Segmenten
34 und 36 beträgt mindestens 7,5 μπι.
Die Teile der Hauptfläche der Siliziuminsel 12, die die Source- und Drain-Zonen neben und senkrecht zu den
Grenzlinien 42, 44, 50 und 52 umfassen, sind unwesentlich. Daher ist es nicht notwendig, die übliche
rechteckige Maske für die Insel 12 zu verwenden. Eine kreuzförmige Maske zum Begrenzen der Halbleiterinsel
el'HMniert die erwähnten überflüssigen Teile der Insel 12.
Ein Ausführungsbeispiel der Erfindung, bei dem eine solche Maske benutzt wird, um die Hnlbleitei insel zu
begrenzen, ist in F i g. 3 dargestellt, die eine auf einem Saphirsubstrat 60 angeordnete Siliziuminsel 58 in
kreuzförmigem Aufbau zeigt.
Das Ausfüh. ungsbeispiel 62 arbeitet in derselben Weise wie das in F i g. 2 gezeigte. Der Unterschied
besteht darin, daß die unnötigen Flächen der Source- und Drain-Zonen entfernt wurden. Source- und
Drain-Zonen 64 und 66 sind somit rechteckförmig. Diese Form für die Source- und Drain-Zonen 64 und 66
wird durch Einschnitte bzw. Ausnehmungen 68, 70, 72 und 74 anstelle von Ecken der Insel 58 erreicht. Bei
Betrachtung des in Fig.3 dargestellten Bauteils von oben, wie dies in F i g. 4 dargestellt ist, kann festgestellt
werden, daß ein aktiver Bereich einer Zone entgegengesetzten Leitungstyps 76 durch ein Grenzliniensegment
78 einer Sourcc-Zone 64 und ein Grenzliniensegment 82 einer Drain-Zone 66 begrenzt wird. Wie beim zuvor
beschriebenen Ausführungsbeispiel besitzt die Zone entgegengesetzten Leitungstyps 761-Form mit Paaren
von Endteilen 86 und 88, die sich beidseitig von einem Gate 94 aus wegerstrecken.
Das in Fig. 1 dargestellte Mesa-Bauteil kann in der gezeigten Weise hergestellt werden, indem eine Insel 12
in eine auf einem Substrat 24 gebildete Halbleiterschicht geätzt wird. Die Insel 12 kann aus einem Halbleiter, wie
beispielsweise Silizium, bestehen. Das Substrat 24 kann aus einkristall^? η Material, wie beispielsweise Saphir,
hergestellt sein, halbleitermaterial, entweder P-Ieitendes
oder N-Ieitendes Einkristall-(100)-Silizium kann mittels Pyrolyse von Silan und Wasserstoff bei ungefähr
960°C auf die (1 IO2)-Fläche eines polierten Saphirsubtrats,
das in Wasserstoff, H2, vorerhitzt wurde,
aufgewachsen werden. Die isolierte Siliziuminsel 12 kann aus diesem Material durch bekannte, selektive
Ätzverfahren hergestellt werden. Die N-dotiertcs Silizium kann die Insel 12 bis auf ungefähr
1.5 χ 1015Cm 3 mit einem N-Dotiermittel, wie beispielsweise
Phosphor, dotiert werden. Für P-dotiertes Silizium kann Bor in die Insel bis zu einer Dichte von
1.2 χ 1015 Atome/cm3 diffundiert werden. Die im
vorliegenden Beispiel erwähnten Diffusionen können bei 10000C in Helium durchgeführt werden. Der
Gate-Isolator, der aus einem Dielektrikum, wie beispielsweise Siliziumdioxid besteht, wird typischerweise
bis zu einer Dicke von 120 nm bei ungefähr 900" C
> in einem HCI-Dampfsystem aufgewachsen. Alternativ
kann ein SiO2-lsolator bei ungefähr 9400C in Sauerstoff-Naßgas
aufgewachsen und in Helium bei ungefähr 1000° C wärmebehandelt werden. Der Isolator ist
benachbart zu den Oberflächen der Insel 12, die dem
in Substrat 24 nicht benachbart sind. Das Gate 14 wird im
Vakuumverfahren aufgebracht und kann beispielsweise aus hochreinem Aluminium bestehen. Polykristallines
Silizium kann ebenfalls aufgewachsen und als Gatekontakt verwendet werden. Bei einem typischen Ausfiih-
i) rungsbeispiel ist der Aluminiumniederschlag für das
Gate ungefähr 1400 nm dick. Die Form des Gates wird durch Standard-Fotoresistmasken und -Ätzverfahren
erreicht.
PN-Übcrgänge sind tatsächlich nicht scharf definiert
-'Ii und bei Vergrößerung stellen sich Gates und Gateoxide
nicht scharf begrenzt dar. Es ist daher verständlich, daß die l.iniensegmente und Grenzen, die in der vorstehenden
Beschreibung erwähnt und in den Figuren gezeigt sind, Näherungen darstellen und zur Vereinfachung
.'■' einer erläuternden Beschreibung der Betriebsweise und
geometrischen Ausbildung des Feldeffekttransistors benutzt werden.
Hierzu 1 Blatt Zeichnuniien
Claims (9)
1. Feldeffekttransistor vom Anreicherungstyp mit isolierter Gate-Elektrode, bei dem auf einem
elektrisch isolierenden Substrat eine Insel aus s Halbleitermaterial angeordnet ist, in der eine
Source- und eine Drainzone des einen Leitungstyps und dazwischen eine Zone des entgegengesetzten
Leitungstyps ausgebildet sind, wobei die PN-Übergänge zwischen den Zonen bis zur Oberfläche und ι ο
bis zu den Seitenflächen der Inseln reichen, und bei dem sich die isolierte Gate-Elektrode über die
Oberseite der Zone vom entgegengesetzten Leitungstyp und wenigstens eine der Seitenflächen
erstreckt, dadurch gekennzeichnet, daß s der Abstand zwischen der Source- (28; 64) und der
Drainzone (30; 66) an der von der Gate-Elektode (14; 94) überquerten Seitenfläche (10) größer al:; die
Breite der Gate-Elektrode ist
2. Transistor nach Anspruch 1, dadurch gekennzeichnet,
daß die Zone (32) entgegengesetzten Leitungstyps in wenigstens einem Randbereich der
Insel (12) um mindestens einen an die Seitenfläche (10) und an jeweils einen der PN-Übergänge (16,18)
angrenzenden Bereich erweitert ist, dessen Oberfläehe
an der Oberseite der Insel und an der Seitenfläche nicht von der Gate-Elektrode (14)
bedeckt ist.
3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zone (32) vom entgegengesetzten
L.itungstyp I-förmig mit einem an seinen Längsenden beidseitig symmetrisch um je zwei nicht
von der Gate-Elektrode bedeckten Bereichen ausgebildet ist.
4. Transistor nach Anspruch 2 oder 3, dadurch r> gekennzeichnet, daß jeder der nicht von der
Gate-Elektrode bedeckten Bereiche mit einem Isolator (26) abgedeckt ist.
5. Transistor nach einem oder mehreren der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß je
zwei nicht von der Gate-Elektrode (14) bedeckte Bereiche zu der Source-Zone (28) und der
Drain-Zone (30) benachbart sind und daß jeder der Bereiche an einen Teil des oberen Umfangs der Insel
(12) angrenzt.
6. Transistor nach einem oder mehreren der Ansprüche I bis 5, dadurch gekennzeichnet, daß die
Insel (12) aus Silizium, der Isolator (26) aus einem
Siliziumoxid und die Gate-Elektrode (14) aus einem Metall bestehen. w
7. Transistor nach einem oder mehreren der Ansprüche I bis 6, dadurch gekennzeichnet, daß die
Insel (12) im wesentlichen kreuzförmig ausgebildet ist.
8. Transistor nach einem oder mehreren der Vi
Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Substrat (24) aus Saphir besteht.
9. Transistor nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die
Gate-Elektrode (14) aus Aluminium oder polykristal- w) linem Silizium besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/581,041 US4054894A (en) | 1975-05-27 | 1975-05-27 | Edgeless transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2607203A1 DE2607203A1 (de) | 1976-12-16 |
DE2607203B2 true DE2607203B2 (de) | 1979-05-23 |
Family
ID=24323661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2607203A Withdrawn DE2607203B2 (de) | 1975-05-27 | 1976-02-23 | Feldeffekttransistor vom Anreicherungstyp |
Country Status (6)
Country | Link |
---|---|
US (1) | US4054894A (de) |
JP (1) | JPS51144586A (de) |
DE (1) | DE2607203B2 (de) |
FR (1) | FR2312860A1 (de) |
GB (1) | GB1525415A (de) |
IT (1) | IT1054547B (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5396767A (en) * | 1977-02-04 | 1978-08-24 | Agency Of Ind Science & Technol | Protecting circuit of semiconductor integrated circuit on insulation substrate |
US4864380A (en) * | 1987-05-12 | 1989-09-05 | General Electric Company | Edgeless CMOS device |
US4791464A (en) * | 1987-05-12 | 1988-12-13 | General Electric Company | Semiconductor device that minimizes the leakage current associated with the parasitic edge transistors and a method of making the same |
US4918498A (en) * | 1987-05-12 | 1990-04-17 | General Electric Company | Edgeless semiconductor device |
JP2582794B2 (ja) * | 1987-08-10 | 1997-02-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
USH1435H (en) * | 1991-10-21 | 1995-05-02 | Cherne Richard D | SOI CMOS device having body extension for providing sidewall channel stop and bodytie |
US5293052A (en) * | 1992-03-23 | 1994-03-08 | Harris Corporation | SOT CMOS device having differentially doped body extension for providing improved backside leakage channel stop |
GB2283127A (en) * | 1993-09-10 | 1995-04-26 | Philips Electronics Uk Ltd | Thin-film transistors with reduced leakage |
JP2001196591A (ja) * | 2000-01-13 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
US7304354B2 (en) * | 2004-02-17 | 2007-12-04 | Silicon Space Technology Corp. | Buried guard ring and radiation hardened isolation structures and fabrication methods |
US8278719B2 (en) * | 2005-10-14 | 2012-10-02 | Silicon Space Technology Corp. | Radiation hardened isolation structures and fabrication methods |
DE102006036325B4 (de) * | 2006-08-04 | 2009-01-22 | Universität Stuttgart Institut für Hochfrequenztechnik | Ultra-breitbandige Dipolantenne mit dielektrischem Stab und Reflektor |
GB2460395A (en) * | 2008-04-29 | 2009-12-02 | Sharp Kk | Thin film transistor and active matrix display |
US20110084324A1 (en) * | 2009-10-09 | 2011-04-14 | Texas Instruments Incorporated | Radiation hardened mos devices and methods of fabrication |
US9569583B2 (en) | 2014-04-07 | 2017-02-14 | TallannQuest LLC | Method and system for computer-aided design of radiation-hardened integrated circuits |
CN105448734A (zh) * | 2014-09-02 | 2016-03-30 | 无锡华润上华半导体有限公司 | 一种改善器件双峰效应的方法和半导体器件 |
US10038058B2 (en) | 2016-05-07 | 2018-07-31 | Silicon Space Technology Corporation | FinFET device structure and method for forming same |
US11158741B2 (en) * | 2020-02-11 | 2021-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nanostructure device and method |
US11784250B1 (en) | 2023-02-02 | 2023-10-10 | Apogee Semiconductor, Inc. | Devices and methods for compact radiation-hardened integrated circuits |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3840888A (en) * | 1969-12-30 | 1974-10-08 | Ibm | Complementary mosfet device structure |
US3898684A (en) * | 1970-12-07 | 1975-08-05 | Motorola Inc | Diffusion guarded metal-oxide-silicon field effect transistors |
JPS5753668B2 (de) * | 1973-05-15 | 1982-11-13 | ||
US3890632A (en) * | 1973-12-03 | 1975-06-17 | Rca Corp | Stabilized semiconductor devices and method of making same |
US4015279A (en) * | 1975-05-27 | 1977-03-29 | Rca Corporation | Edgeless transistor |
-
1975
- 1975-05-27 US US05/581,041 patent/US4054894A/en not_active Expired - Lifetime
-
1976
- 1976-01-28 IT IT19687/76A patent/IT1054547B/it active
- 1976-02-19 GB GB6578/76A patent/GB1525415A/en not_active Expired
- 1976-02-23 DE DE2607203A patent/DE2607203B2/de not_active Withdrawn
- 1976-02-25 JP JP51020550A patent/JPS51144586A/ja active Pending
- 1976-02-26 FR FR7605409A patent/FR2312860A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPS51144586A (en) | 1976-12-11 |
FR2312860A1 (fr) | 1976-12-24 |
US4054894A (en) | 1977-10-18 |
DE2607203A1 (de) | 1976-12-16 |
GB1525415A (en) | 1978-09-20 |
IT1054547B (it) | 1981-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69315239T2 (de) | VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE3852444T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter. | |
DE2214935C2 (de) | Integrierte MOS-Schaltung | |
DE2954481C2 (de) | Leistungs-mosfet-anordnung. | |
DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
DE2607203B2 (de) | Feldeffekttransistor vom Anreicherungstyp | |
DE2706623C2 (de) | ||
DE3877533T2 (de) | Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain. | |
DE3331329A1 (de) | Vertikales mosfet-bauelement | |
DE19535140A1 (de) | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung | |
DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
DE69123950T2 (de) | SOI-Feldeffekttransistor und dessen Herstellungsverfahren | |
DE3816002A1 (de) | Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer | |
DE2903534A1 (de) | Feldeffekttransistor | |
EP0037105A2 (de) | Feldeffekttransistor | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
DE2527621C3 (de) | Feldeffekt-Halbleiterbauelement | |
EP0033003A2 (de) | Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE102018118875B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102021113288A1 (de) | Leistungshalbleitervorrichtung und verfahren zu dessen herstellung | |
DE2503864B2 (de) | Halbleiterbauelement | |
DE4315178A1 (de) | IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung | |
DE2453279C3 (de) | Halbleiteranordnung | |
DE112018007354T5 (de) | Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHN | Withdrawal |