DE69022346T2 - MOS-Feldeffekttransistor und Verfahren zur Herstellung. - Google Patents

MOS-Feldeffekttransistor und Verfahren zur Herstellung.

Info

Publication number
DE69022346T2
DE69022346T2 DE69022346T DE69022346T DE69022346T2 DE 69022346 T2 DE69022346 T2 DE 69022346T2 DE 69022346 T DE69022346 T DE 69022346T DE 69022346 T DE69022346 T DE 69022346T DE 69022346 T2 DE69022346 T2 DE 69022346T2
Authority
DE
Germany
Prior art keywords
region
layer
insulating layer
substrate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69022346T
Other languages
English (en)
Other versions
DE69022346D1 (de
Inventor
Tomohisa Mizuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69022346D1 publication Critical patent/DE69022346D1/de
Application granted granted Critical
Publication of DE69022346T2 publication Critical patent/DE69022346T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Vorliegende Erfindung betrifft einen MOS-Feldeffekttransistor, der eine leicht dotierte Drain-Struktur hat.
  • Als MOS-Feldeffekttransistor, der für die Miniaturisierung von elektronischen Bauelementen geeignet ist, ist ein Transistor, der eine leicht dotierte Drain-Struktur hat (nachstehend als "LDD-Transistor" bezeichnet) in Fachkreisen allgemein bekannt. Fig. 1 ist eine Schnittansicht, welche die Elementstruktur eines herkömmlichen LDD- Transistors zeigt. Wie in Fig. 1 gezeigt wird, wird eine Gate-Elektrode 33 auf einem Silizium-Halbleitersubstrat 31 des p-Typs gebildet, derart, daß dazwischen ein Siliziumoxidfilm 32 mit einer Stärke von beispielsweise 150 Å angeordnet ist. Innerhalb des Substrats 31 werden zwei n&supmin;-Gebiete 34 und 35, die jeweils eine vergleichsweise geringe Störstellenkonzentration haben, und zwei n&spplus;-Gebiete 37 und 38, die jeweils eine vergleichsweise hohe Störstellenkonzentration haben, gebildet. Die n&supmin;-Gebiete 34 und 35 werden durch Ionenimplantation von n-Störstellen gebildet, wobei die Gate- Elektrode 33 als Maske genutzt wird, während die n&spplus;-Gebiete durch Ionenimplantation von n-Störstellen unter Verwendung eines durch Gasphasenabscheidung nach chemischem Verfahren gebildeten Oxidfilms 36 als Maske gebildet werden, der sich auf der Seitenwand der Gate-Elektrode 33 befindet. Das n&supmin;-Gebiet 34 und das n&spplus;-Gebiet 37 bilden zusammen ein Drain- Gebiet, während das n&supmin;-Gebiet 35 und das n&spplus;-Gebiet 38 zusammen ein Source- Gebiet bilden.
  • Selbst wenn an dem Drain-Gebiet des oben beschriebenen LDD- Transistors eine hohe Spannung angelegt wird, wird die Intensität eines Drain-Feldes auf Grund des Vorhandenseins des n&supmin;-Gebietes 34 mit der geringen Störstellenkonzentration gesenkt. Aus diesem Grund wird die Stoßionisation in der Nähe des Drains unterdrückt, wenn zwischen dem Source-Gebiet und dem Drain-Gebiet ein Strom fließt. Im Ergebnis dessen ist die Anzahl der erzeugten Heißleiter gering, so daß eine hohe Zuverlässigkeit erreicht wird.
  • Beim LDD-Transistor befindet sich das n&supmin;-Gebiet 34 mit geringer Störstellenkonzentration jedoch zwischen dem Source-Gebiet und dem Drain- Gebiet. Da infolgedessen innerhalb des n&supmin;-Gebietes 34 ständig eine Verarmungsschicht gebildet wird, ist die Fähigkeit der Stromsteuerung des LDD-Transistors nicht so gut wie die eines MOS-Transistors von gewöhnlicher Bauweise. Folglich ist der LDD-Transistor nicht in der Lage, einen Drain-Strom in großen Mengen zu erzeugen.
  • In dem Bemühen, die Fähigkeit der Stromsteuerung zu verbessern, wurde der sogenannte Umkehr-T-LDD-Transistor entwickelt, bei dem die Gate- Elektrode die Form eines umgekehrten T hat. Der Fertigungsvorgang für einen LDD-Transistor dieses Typs ist jedoch kompliziert, da die Gate- Elektrode in der Form eines umgekehrten T ausgeführt werden muß.
  • IDEM 1988, S. 234 bis 237, legt ein MOS-Transistor-Bauelement mit einer Seitenwandstruktur zu dessen Gate hin, nach der Präambel des Patentanspruchs 1, offen.
  • Dementsprechend ist es ein erstes Ziel der vorliegenden Erfindung, einen MOS-Feldeffekttransistor zu schaffen, der die Miniaturisierung eines Elementes in demselben Maße wie beim bekannten technischen Stand ermöglicht, der eine verbesserte Fähigkeit hat, Strom zu steuern, und der leicht herzustellen ist. Das zweite Ziel der vorliegenden Erfindung ist es, ein Verfahren für die Herstellung eines solchen MOS- Feldeffekttransistors zu schaffen.
  • Um das erste Ziel zu erreichen, stellt die vorliegende Erfindung einen MOS-Feldeffekttransistor nach Anspruch 1 bereit.
  • Um das zweite Ziel zu erreichen, stellt die vorliegende Erfindung ein Fertigungsverfahren für einen MOS-Feldeffekttransistor nach Anspruch 6 bereit.
  • Weitere Ziele und Vorteile der Erfindung werden in der folgenden Beschreibung ausgeführt und werden teilweise aus der Beschreibung ersichtlich, oder sie können durch die Ausführung der Erfindung in Erfahrung gebracht werden. Die Ziele und Vorteile der Erfindung können mit Hilfe der Instrumentarien und Kombinationen verwirklicht und erzielt werden, die besonders in den beigefügten Ansprüchen hervorgehoben werden.
  • Die beigefügten Zeichnungen, die in die Patentbeschreibung einbezogen sind und Teil derselben bilden, veranschaulichen das gegenwärtig bevorzugte Ausführungsbeispiel der Erfindung und dienen zusammen mit der oben gegebenen allgemeinen Beschreibung und der unten gegebenen detaillierten Beschreibung des bevorzugten Ausführungsbeispiels dazu, die Grundsätze der Erfindung zu erklären.
  • Fig. 1 ist eine Schnittansicht, welche die Elementstruktur eines herkömmlichen LDD-Transistors zeigt;
  • Fig. 2 ist eine Schnittansicht, welche die Elementstruktur eines LDD-Transistors nach einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • Fig. 3 und 4 sind Graphen, welche die charakteristischen Merkmale des LDD-Transistors des Ausführungsbeispiels zeigen, und
  • Fig. 5A bis 5F sind Schnittansichten, die ein Verfahren veranschaulichen, nach dem der LDD-Transistor des Ausführungsbeispiels hergestellt wird.
  • Es wird auf Fig. 2 Bezug genommen, ein Siliziumoxidfilm 12 mit einer Stärke von beispielsweise 6 nm (60 Å) wird auf einem Teil der Oberfläche eines Silizium-Halbleitersubstrats des p-Typs 11 gebildet. Auf dem Siliziumoxidfilm 12 wird eine Polysilizium-Gate-Elektrode 13 gebildet. Die Gate-Elektrode 13 hat einen verminderten Widerstand, da in diese ein leitendes Material, beispielsweise Störstellen, eingeführt werden. Auf der Oberfläche sowohl des Substrats 11 als auch der Gate-Elektrode 13 wird ein Siliziumoxidfilm 14 mit einer Stärke von beispielsweise 9 nm (90 Å) gebildet. Auf einem Paar von gegenüberliegenden Seitenwänden der Gate- Elektrode 13 wird ein Isolationsfilm 15 gebildet, wobei der Siliziumoxidfilm 14 dazwischen angeordnet ist. Der Isolationsfilm 15 wird aus einem Material hergestellt, dessen Dielektrizitätskonstante wenigstens größer als die Dielektrizitätskonstante von Siliziumoxid ist. Beispielsweise wird der Isolationsfilm 15 aus Tantaloxid (Ta&sub2;O&sub5;) hergestellt. Im allgemeinen ist die Größe der Bandlückenenergie umso kleiner, je größer die Dielektrizitätskonstante eines Isolationsfilms ist. Folglich hat der Isolationsfilm 15 ein geringeres Maß an Bandlückenenergie als das Siliziumoxid 14. Nebenbei sei angemerkt, daß die Bandlückenenergie des Siliziumoxidfilms 14 etwa 9 eV beträgt.
  • In einem Oberflächengebiet des Substrats 11 werden ein Drain-Gebiet D und ein Source-Gebiet S gebildet. Das Drain-Gebiet D besteht aus einem n&supmin;-Gebiet 16, das eine vergleichsweise geringe Konzentration an Phosphor (P) als n-leitende Störstellen enthält, und aus einem n&spplus;-Gebiet 17, das an das n&supmin;-Gebiet 16 angrenzt und eine vergleichsweise hohe Konzentration an Arsen (As) als n-leitende Störstellen enthält. In gleicher Weise besteht das Source-Gebiet S aus einem n&supmin;-Gebiet 18, das eine vergleichsweise geringe Konzentration an Phosphor (P) enthält, und aus einem n&spplus;-Gebiet 19, das an das n&supmin;-Gebiet 18 angrenzt und eine vergleichsweise hohe Konzentration an Arsen (As) enthält.
  • Wie in Fig. 2 gezeigt wird, befinden sich das n&spplus;-Gebiet 17 des Drain-Gebiets D und das n&spplus;-Gebiet 19 des Source-Gebiets S auf den Außenseiten, die seitlich außerhalb der Seitenwände der Gate-Elektrode 13 liegen.
  • Bei dem LDD-Transistor mit der oben beschriebenen Struktur befindet sich der Isolationsfilm 15, der aus einem Material mit einer großen Dielektrizitätskonstante hergestellt wird, auf den Seitenwänden der Gate- Elektrode 13. denn an der Gate-Elektrode 13 eine festgelegte Spannung mit positiver Polarität angelegt wird, wird von den Seitenflächen der Gate- Elektrode hin zu dem Substrat 11 ein intensives elektrisches Feld erzeugt.
  • Um die charakteristischen Merkmale eines LDD-Transistors, der die in Fig. 2 dargestellte Struktur hat, zu untersuchen, wurde eine zweidimensionale Bauelement-Simulation ausgeführt. Die Ergebnisse dieser Simulation werden in Fig. 3 gezeigt. Bei dem in Fig. 3 gezeigten Graphen entspricht der Ursprung einem Punkt, der sich auf der Grenze zwischen der Gate-Elektrode 13 und dem Drain-Gebiet D befindet, die Abszisse stellt den waagerechten Abstand X (um) dar, um den ein gegebener Punkt von dem Punkt auf der Grenze entfernt ist, und die Ordinate stellt die Feldintensität (MV/cm) dar, gemessen an dem gegebenen Punkt. Bei der zweidimensionalen Bauelement-Simulation betrug die Gate-Länge (Torlänge) 0,5 um, die Gate- Spannung betrug 3 V, und die Drain-Spannung betrug 6 V. Bei dem in Fig. 3 gezeigten Graphen entsprechen die Daten, die mit durchgezogenen Linien dargestellt sind, einem Bauelement, das ein Ausführungsbeispiel der vorliegenden Erfindung darstellt, bei dem die Isolationsfilme 15 auf den Seitenwänden der Gate-Elektrode 13 aus Tantaloxid gebildet werden, dessen Dielektrizitätskonstante ε 30 beträgt. Die Daten, die mit Punkt-Strich- Linien dargestellt sind, entsprechen einem Bauelement, bei dem die Isolationsfilme 15 aus Siliziumnitrid (Si&sub3;N&sub4;) gebildet werden, dessen Dielektrizitätskonstante ε gleich 7,5 ist. Die Daten, die mit Linien aus langen, unterbrochenen Strichen dargestellt sind, entsprechen einem Bauelement, bei dem die Isolationsfilme 15 aus Siliziumoxid (SiO&sub2;) gebildet werden, dessen Dielektrizitätskonstante ε gleich 3,9 ist. Die Daten, die mit Linien aus kurzen, unterbrochenen Strichen dargestellt sind, entsprechen einem Bauelement, bei dem auf den Seitenwänden der Gate- Elektrode 13 aus Siliziumnitrid (Si&sub3;N&sub4;) kein Isolationsfilm gebildet wird, d. h., in diesem Fall wird ein Vakuumzustand (Dielektrizitätskonstante ε gleich 1,0) angenommen.
  • Bei dem Transistor des Ausführungsbeispiels, das den Isolationsfilm 15 aus Tantaloxid aufweist, ist die Intensität des elektrischen Drain- Feldes in der Nähe der Gate-Elektrode beachtlich reduziert, was aus dem Abschnitt im Graphen von Fig. 3 ersichtlich ist, der mit einem Kreis gekennzeichnet ist. Diese Erscheinung kann auf die Tatsache zurückgeführt werden, daß der Isolationsfilm 15 (der eine hohe Dielektrizitätskonstante hat) den Höchstwert des elektrischen Feldes, das in der Ebene der Oberfläche des Siliziumsubstrats wirkt, verringert und den Bereich des maximalen elektrischen Feldes einengt. Da die Intensität des elektrischen Drain-Feldes in der Nähe der Gate-Elektrode beachtlich reduziert ist, wird die Stoßionisation in der Nähe des Drains unterdrückt, selbst wenn man durch ßereitstellung einer festgelegten Potentialdifferenz zwischen dem Source-Gebiet und dem Drain-Gebiet einen ON-Strom zwischen diesen fließen läßt. Auf diese leise wird die Erzeugung von Heißträgern unterdrückt, so daß eine hohe Zuverlässigkeit des Bauelements erreicht wird.
  • Im Zusammenhang mit dem Bauelement des Ausführungsbeispiels sollte auch beachtet werden, daß sich der 9 nm (90 Å) starke Siliziumoxidfilm 14 zwischen dem Drain-Gebiet D und dem Isolationsfilm 15 befindet. Die Stärke des Siliziumoxidfilms 14 ist viel größer als die Größe (Länge etwa 20 Å) der mittleren freien Weglänge der Heißträger, die in der Nähe des Drain- Gebiet im Ergebnis der Stoßionisation gebildet werden können. Außerdem weist die Bandlückenenergie des Siliziumoxidfilms 14 den hohen Wert von 9 Ev auf. Folglich passieren Heißträger, falls diese doch in der Nähe des Drains gebildet werden, nur schwerlich den Siliziumfilm 14 oder erreichen den Isolationsfilm 15. Im Ergebnis dessen werden nur sehr wenige Heißträger im Inneren des Isolationsfilms 15 oder an der Grenzfläche zwischen den Isolationsfilmen 14 und 15 eingefangen. Folglich wird die Zuverlässigkeit des Bauelements verbessert.
  • Wie das Bauelement des bekannten technischen Standes weist auch das Bauelement des Ausführungsbeispiels eine LDD-Struktur auf. Folglich kann ein Bauelement in einem beachtlichen Maße miniaturisiert werden, wie das beim bekannten technischen Stand der Fall ist.
  • Um die charakteristischen Merkmale des LDD-Transistors mit der in Fig. 2 dargestellten Struktur weiter zu untersuchen, wurde eine zweidimensionale Bauelement-Simulation ausgeführt, wobei beide, die Gate- Spannung und die Drain-Spannung, auf 3 V festgelegt wurden. Die Ergebnisse dieser Simulation werden in Fig. 4 gezeigt. Bei dem in Fig. 4 gezeigten Graphen entspricht der Ursprung einem Punkt, der sich auf der Grenze zwischen der Gate-Elektrode 13 und dem Source-Gebiet S befindet, die Abszisse entspricht dem waagerechten Abstand X (um), um den ein gegebener Punkt von dem Punkt auf der Grenze entfernt ist, und die Ordinate entspricht der Elektronendichte (Anzahl/cm³), gemessen an dem gegebenen Punkt. Bei dem in Fig. 4 gezeigten Graphen entsprechen die Daten, die mit durchgezogenen Linien dargestellt sind, einem Bauelement, bei dem der Isolationsfilm 15 aus Tantaloxid gebildet wird, dessen Dielektrizitätskonstante ε 30 beträgt, die Daten, die mit Punkt-Strich- Linien dargestellt sind, entsprechen einem Bauelement, bei dem der Isolationsfilm 15 aus Siliziumnitrid (Si&sub3;N&sub4;) gebildet wird, dessen Dielektrizitätskonstante ε gleich 7,5 ist, die Daten, die mit Linien aus langen, unterbrochenen Strichen dargestellt sind, entsprechen einem Bauelement, bei dem der Isolationsfilm 15 aus Siliziumoxid (SiO&sub2;) gebildet wird, dessen Dielektrizitätskonstante ε gleich 3,9 ist, und die Daten, die mit Linien aus kurzen, unterbrochenen Strichen dargestellt sind, entsprechen einem Bauelement, bei dem kein Isolationsfilm gebildet und ein Vakuumzustand (Dielektrizitätskonstante ε gleich 1,0) angenommen wird.
  • Wie aus dem in Fig. 4 gezeigten Graphen hervorgeht, erhöht sich die Elektronendichte in der Schicht des n&supmin;-Types 18 des Source-Gebietes S mit einer Zunahme in der Intensität des elektrischen Feldes, das von der Seite der Gate-Elektrode her erzeugt wird. Die Elektronendichte in dem Source- Gebiet S aber ist abhängig von der Dielektrizitätskonstante ε des Isolationsfilms 15. Mit anderen Worten, je größer die Dielektrizitätskonstante ε des Isolationsfilms 15 ist, desto höher ist die Elektronendichte im Source-Gebiet S. In dem Fall, bei dem der Isolationsfilm 15 aus Tantaloxid gebildet wird (dessen Dielektrizitätskonstante ε den hohen Wert von 30 aufweist), ist der Bereich der Verarmungsschicht innerhalb des n&supmin;-Gebietes 18 eng. Aus diesem Grund wird der parasitäre Widerstand des n&supmin;-Gebiets des Bauelements des Ausführungsbeispiels gesenkt, wodurch sich der Drain-Strom erhöht. Kurz gesagt, der MOS-Transistor nach dem Ausführungsbeispiel hat eine hohe Fähigkeit, Strom zu steuern.
  • Bei dem oben genannten Bauelement des Ausführungsbeispiels wird der Isolationsfilm 15, der sich auf den Seitenwänden der Gate-Elektrode 13 befindet, aus Tantaloxid mit einer großen Dielektrizitätskonstante ε gebildet, und der Siliziumoxidfilm 14, dessen Stärke viel größer als die mittlere freie Weglänge der Heißträger ist, befindet sich zwischen dem Isolationsfilm 15 und dem Drain-Gebiet D. Mit dieser Struktur können sowohl die Heißträger-Wirkung als auch der parasitäre Widerstand unterdrückt werden. Außerdem wird verhindert, daß die Heißträger in das Innere des Isolationsfilms 15 gelangen. Folglich ist das Bauelement des Ausführungsbeispiels sehr zuverlässig und hat eine hohe Fähigkeit zur Steuerung von Strom.
  • Es wird nun unter Bezugnahme auf Fig. 5A bis 5F das Verfahren zur Herstellung des oben genannten LDD-Transistors beschrieben. In Fig. 5A bis 5F werden die gleichen Bezugszahlen wie in Fig. 2 verwendet, um Bauelemente zu bezeichnen, die den in Fig. 2 gezeigten entsprechen.
  • Es wird zuerst auf Fig. 5A Bezug genommen, die Oberfläche eines Silizium-Halbleitersubstrats des p-Typs 11 wird thermisch oxydiert, so daß ein 6 nm (60 Å) starker Film 12 aus Siliziumoxid auf der gesamten Oberfläche des Substrats gebildet wird. Anschließend wird durch Gasphasenabscheidung nach chemischem Verfahren (CVD-Verfahren) über der resultierenden Halbleiterstruktur eine 0.2 um starke Polysiliziumschicht aufgebracht. Die Siliziumoxidschicht 12 und die Polysiliziumschicht bilden zusammen einen laminierten Film. Dann wird dieser laminierte Film selektiv entfernt, um auf diese Weise eine Gate-Elektrode 13 zu bilden, die eine festgelegte Form hat, wie das in Fig. 5B dargestellt wird. Wenn die Polysiliziumschicht aufgebracht wird oder aufgebracht worden ist, werden n-leitende oder p-leitende Störstellen eingeführt, so daß die resultierende Gate-Elektrode 13 einen verringerten Widerstand hat. Die Störstellen können eingeführt werden, nachdem die Gate-Elektrode 13 in der festgelegten Form ausgeführt worden ist.
  • Wie in Fig. 5C gezeigt wird, wird auf der Oberfläche der Gate- Elektrode 13 und auf der des Substrats 11 durch thermische Oxydation ein 90 Å starker Film aus Siliziumoxid 14 gebildet. Anschließend wird Phosphor (P) unter Anlegen einer Beschleunigungsspannung von 40 keV und in einer Dosis von 5 x 10¹³ Atomen /cm² in das Substrat 11 ionenimplantiert, wobei die Gate-Elektrode 13 als Maske benutzt wird, um auf diese Weise n&supmin;-Gebiete 16 und 18 zu bilden, die eine vergleichsweise geringe Störstellenkonzentration haben.
  • Wie in Fig. 5D gezeigt wird, wird durch Gasphasenabscheidung nach chemischem Verfahren über der Halbleiterstruktur, einschließlich der Oberfläche der Gate-Elektrode 13, ein Tantaloxidfilm 20 (Ta&sub2;O&sub5;-Film) mit einer Stärke von 0,15 um aufgebracht. Der so aufgebrachte Tantaloxidfilm 20 wird durch reaktives Ionenätzen (RIE) entfernt, derart, daß der Tantaloxidfilm 20 nur auf einem Paar von gegenüberliegenden Seitenwänden der Gate-Elektrode 13 verbleibt, wie das in Fig. 5E gezeigt wird. Der Tantaloxidfilm 20, der auf den gegenüberliegenden Seitenwänden verbleibt, stellt einen Isolationsfilm 15 dar.
  • Dann wird unter Anlegen einer Beschleunigungsspannung von 40 kev und in einer Dosis von 5 x 10¹&sup5; Atomen/cm² Arsen (As) in das Substrat 11 implantiert, wobei sowohl die Gate-Elektrode 13 als auch der Isolationsfilm 15 als Maske genutzt werden. Im Ergebnis dieser Ionenimplantation werden in dem Substrat 11 n&spplus;-Gebiete 17 und 19 gebildet, die eine vergleichsweise hohe Störstellenkonzentration haben, wie das in Fig. 5F gezeigt wird. Auf diese Weise ist die Herstellung des in Fig. 2 gezeigten LDD-Transistors abgeschlossen.
  • Die vorliegende Erfindung ist nicht auf das oben erwähnte Ausführungsbeispiel begrenzt und kann in vielerlei Hinsicht modifiziert werden. Das obenstehende Ausführungsbeispiels wurde unter Bezugnahme auf den Fall beschrieben, bei dem der Isolationsfilm 15 aus Tantaloxid gebildet wird. Der Isolationsfilm 15 kann jedoch aus jedem dielektrischen Material hergestellt werden, solange dieses Material eine Dielektrizitätskonstante hat, die größer als ε = 7,5 ist, und kein Siliziumnitrid ist. Bei dem obenstehenden Ausführungsbeispiel bildet der Siliziumoxidfilm 12 einen Gate-Isolationsfilm, aber dieser Gate- Isolationsfilm kann auch von einem laminierten Film gebildet werden, der aus einem Siliziumoxidfilm und einem Siliziumnitridfilm hergestellt wird. Mit anderen Worten, der Gate-Isolationsfilm kann entweder ein sogenannter ONO-Film. ein Oxy-Nitridfilm oder ein ähnliches Material sein.
  • Bei der vorstehenden Erklärung des Verfahrens des Ausführungsbeispiels wurde unter Bezugnahme auf Fig. 5C beschrieben, daß die n&supmin;- Gebiete 16 und 18 mit geringer Störstellenkonzentration nach der Bildung des Siliziumoxidfilms 14 durch Ionenimplantation gebildet werden. Es kann jedoch auch zuerst der Schritt der Bildung der n&supmin;-Gebiete 16 und 18 ausgeführt werden, dem sich der Schritt der Bildung des Siliziumoxidfilms 14 über der Halbleiterstruktur anschließt.
  • Wie im vorstehenden beschrieben wurde, kann mit der vorliegenden Erfindung ein MOS-Feldeffekttransistor geschaffen werden, der in demselben Maße wie beim bekannten technischen Stand die Miniaturisierung eines Bauelements ermöglicht, der eine bessere Fähigkeit hat, Strom zu steuern, und der leicht herzustellen ist. Die vorliegende Erfindung kann auch ein Verfahren zur Herstellung eines solchen MOS-Feldeffekttransistors bereitstellen.
  • Die Erfindung ist nicht auf die besonderen Einzelheiten, repräsentativen Bauelemente und dargestellten Beispiele, die hier gezeigt und beschrieben werden, begrenzt. Demzufolge können verschiedene Modifikationen vorgenommen werden, ohne vom Rahmen der vorliegenden Erfindung abzuweichen, wie sie durch die beigefügten Ansprüche definiert ist.

Claims (9)

1. MOS-Feldeffekttransistor, der folgende Komponenten aufweist:
ein Halbleitersubstrat (11) eines ersten Leitfähigkeitstyps;
ein Source-Gebiet (S) und ein Drain-Gebiet (D), beide von einem zweiten Leitfähigkeitstyp, die innerhalb des Substrats gebildet werden und durch einen festgelegten Abstand voneinander isoliert sind;
eine erste Isolationsschicht (12), die auf dem Substrat gebildet wird und sich zwischen dem Source-Gebiet und dem Drain-Gebiet befindet;
eine leitende Gate-Elektrodenschicht (13), die auf der ersten Isolationsschicht gebildet wird;
ein Paar zweiter Isolationsschichten (15), die jeweils auf gegenüberliegenden Seitenwänden der leitenden Gate-Elektrodenschicht gebildet werden, und
eine dritte Isolationsschicht (14), die zwischen den zweiten Isolationsschichten und dem Source-Gebiet und dem Drain-Gebiet gebildet wird und eine Stärke hat, die größer als die Länge einer mittleren freien Weglänge von Heißleitern ist, die in der Nähe des Drain-Gebiets gebildet werden, und die eine größere Bandlückenenergie als die zweiten Isolationsschichten (15) hat, dadurch gekennzeichnet, daß das Paar der zweiten Isolationsschichten eine Dielektrizitätskonstante von mehr als 7,5 hat und nicht aus Siliziumnitrid hergestellt wird.
2 MOS-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß jedes der Source-Gebiete (S) und Drain-Gebiete (D) folgende Komponenten einschließt:
ein erstes Gebiet (16, 18), das dem zweiten Leitfähigkeitstyp entspricht und eine geringe Störstellenkonzentration hat, und
ein zweites Gebiet (17, 19), das dem zweiten Leitfähigkeitstyp entspricht und eine hohe Störstellenkonzentration hat, wobei das zweite Gebiet mit dem ersten Gebiet in Kontakt ist und sich an einer Außenseite eines Endabschnitts der leitenden Gate-Elektrodenschicht befindet.
3. MOS-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Isolationsschicht (14) aus Siliziumoxid gebildet wird und eine Stärke nicht unter 2 nm hat.
4. MOS-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Isolationsschicht (14) eine Stärke von 9 nm hat.
5. MOS-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Isolationsschichten (15) aus Tantaloxid gebildet werden.
6. Verfahren zur Herstellung eines MOS-Feldeffekttransistors nach einem der vorhergehenden Ansprüche, wobei das Verfahren folgende Schritte umfaßt:
Bildung einer ersten Isolationsschicht (12) auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps;
Aufbringung einer leitenden Schicht (13) auf die erste Isolationsschicht;
selektives Entfernen einer laminierten Struktur, die von der leitenden Schicht und der ersten Isolationsschicht gebildet wird, derart, daß die laminierte Struktur eine festgelegte Form hat;
Bildung einer zweiten Isolationsschicht (14), die stärker als die erste Isolationsschicht ist, über der resultierenden Halbleiterstruktur, so daß die zweite Isolationsschicht wenigstens auf der laminierten Struktur gebildet wird:
Bildung eines Gebietes mit geringer Störstellenkonzentration (16, 18) in dem Substrat durch das Einführen von Störstellen einer zweiten Leitfähigkeit mit einer niedrigen Dotierungsrate in das Substrat, wobei die laminierte Struktur als Maske genutzt wird;
Aufbringen einer dritten Isolationsschicht (20), die eine Dielektrizitätskonstante von mehr als 7,5 hat und nicht aus Siliziumnitrid hergestellt wird, über der Halbleiterstruktur durch chemische Gasphasenabscheidung (CVD);
Entfernen der dritten Isolationsschicht durch anisotropes Ätzen, derart, daß die dritte Isolationsschicht (15) auf den gegenüberliegenden Seitenwänden der leitenden Schicht verbleibt, und
Bildung eines Gebietes mit hoher Störstellenkonzentration (17, 19) in dem Substrat durch das Einführen von Störstellen der zweiten Leitfähigkeit in das Substrat, wobei die dritte Isolationsschicht, die auf den gegenüberliegenden Seitenwänden der leitenden Schicht verblieben ist, als Maske genutzt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Isolationsschicht (14) aus Siliziumoxid hergestellt wird und eine Stärke von nicht unter 2 nm hat.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Isolationsschicht (14) eine Stärke von 9 nm hat.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die dritte Isolationsschicht (15) aus Tantaloxid hergestellt wird.
DE69022346T 1989-10-09 1990-10-09 MOS-Feldeffekttransistor und Verfahren zur Herstellung. Expired - Fee Related DE69022346T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26205989 1989-10-09

Publications (2)

Publication Number Publication Date
DE69022346D1 DE69022346D1 (de) 1995-10-19
DE69022346T2 true DE69022346T2 (de) 1996-04-04

Family

ID=17370460

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69022346T Expired - Fee Related DE69022346T2 (de) 1989-10-09 1990-10-09 MOS-Feldeffekttransistor und Verfahren zur Herstellung.

Country Status (5)

Country Link
US (1) US5698883A (de)
EP (1) EP0422901B1 (de)
JP (1) JPH0834313B2 (de)
KR (1) KR910008857A (de)
DE (1) DE69022346T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69121535T2 (de) * 1990-12-07 1997-01-02 At & T Corp Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
JPH0629524A (ja) * 1992-04-14 1994-02-04 Toshiba Corp 半導体装置の製造方法
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
EP0686308B1 (de) * 1993-02-23 2002-01-16 Thunderbird Technologies, Inc. Fermi-schwellenspannungs-feldeffekttransistor mit hohem sättigungsstrom und niedrigem leckstrom
JP3256084B2 (ja) 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US5714413A (en) * 1995-12-11 1998-02-03 Intel Corporation Method of making a transistor having a deposited dual-layer spacer structure
US5952720A (en) * 1996-05-06 1999-09-14 United Microelectronics Corp. Buried contact structure
US5672525A (en) * 1996-05-23 1997-09-30 Chartered Semiconductor Manufacturing Pte Ltd. Polysilicon gate reoxidation in a gas mixture of oxygen and nitrogen trifluoride gas by rapid thermal processing to improve hot carrier immunity
JPH10178172A (ja) * 1996-12-17 1998-06-30 Toshiba Corp 半導体装置及びその製造方法
US6251763B1 (en) * 1997-06-30 2001-06-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US6271563B1 (en) * 1998-07-27 2001-08-07 Advanced Micro Devices, Inc. MOS transistor with high-K spacer designed for ultra-large-scale integration
KR100338099B1 (ko) * 1999-06-29 2002-05-24 박종섭 반도체 소자의 제조 방법
JP2002212537A (ja) * 2001-01-24 2002-07-31 Sony Chem Corp 接着剤及び電気装置
US6583016B1 (en) * 2002-03-26 2003-06-24 Advanced Micro Devices, Inc. Doped spacer liner for improved transistor performance
US20050274994A1 (en) * 2004-06-14 2005-12-15 Rhodes Howard E High dielectric constant spacer for imagers
US10515976B2 (en) * 2018-02-01 2019-12-24 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638347A (en) * 1982-12-07 1987-01-20 International Business Machines Corporation Gate electrode sidewall isolation spacer for field effect transistors
JPS59124768A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 不揮発性半導体記憶装置の製造方法
JPS59205759A (ja) * 1983-04-01 1984-11-21 Hitachi Ltd Ｍｉｓ型電界効果トランジスタ
JPS59231864A (ja) * 1983-06-15 1984-12-26 Hitachi Ltd 半導体装置
JPS60158669A (ja) * 1984-01-28 1985-08-20 Sharp Corp 半導体装置
DE3581797D1 (de) * 1984-12-27 1991-03-28 Toshiba Kawasaki Kk Misfet mit niedrigdotiertem drain und verfahren zu seiner herstellung.
JPH0650778B2 (ja) * 1985-08-20 1994-06-29 松下電器産業株式会社 薄膜トランジスタおよびその製造方法
EP0218408A3 (de) * 1985-09-25 1988-05-25 Hewlett-Packard Company Verfahren zum Herstellen einer schwach dotierten Drainstruktur (LLD) in integrierten Schaltungen
JPS62156873A (ja) * 1985-12-28 1987-07-11 Toshiba Corp 半導体装置
JPS62160770A (ja) * 1986-01-09 1987-07-16 Toshiba Corp 絶縁ゲート型電界効果トランジスタおよびその製造方法
JPS62274665A (ja) * 1986-05-22 1987-11-28 Nec Corp 半導体装置の製造方法
US4894694A (en) * 1986-10-31 1990-01-16 Hewlett-Packard Company MOSFET structure and method for making same
JPS63140580A (ja) * 1986-12-02 1988-06-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPH0666328B2 (ja) * 1987-05-28 1994-08-24 松下電器産業株式会社 Ｍｏｓ型半導体装置
JPS63316476A (ja) * 1987-06-18 1988-12-23 Seiko Instr & Electronics Ltd 半導体装置およびその製造方法
JPH01125977A (ja) * 1987-11-11 1989-05-18 Toshiba Corp Ｍｏｓ型半導体装置
JP2667857B2 (ja) * 1988-02-12 1997-10-27 株式会社日立製作所 半導体装置およびその製造方法
JPH01264265A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR910008857A (ko) 1991-05-31
JPH03204941A (ja) 1991-09-06
US5698883A (en) 1997-12-16
EP0422901B1 (de) 1995-09-13
DE69022346D1 (de) 1995-10-19
JPH0834313B2 (ja) 1996-03-29
EP0422901A1 (de) 1991-04-17

Similar Documents

Publication Publication Date Title
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69323396T2 (de) Herstellungsverfahren einer planarisierten, isolierenden Zwischenschicht bestehend aus gestapelter BPSG- und Ozon-TEOS-NSO-Schicht in einer Halbleiter Vorrichtung
DE69221188T2 (de) Feldeffekttransistorstruktur und Verfahren zur Herstellung
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE69022346T2 (de) MOS-Feldeffekttransistor und Verfahren zur Herstellung.
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69429018T2 (de) Ausgangsschaltung für Ladungsübertragungselement
EP0847593B1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE3789350T2 (de) Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete.
DE19527131A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
DE69032446T2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE4409875C2 (de) Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3688711T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee