DE3789350T2 - Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete. - Google Patents

Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete.

Info

Publication number
DE3789350T2
DE3789350T2 DE3789350T DE3789350T DE3789350T2 DE 3789350 T2 DE3789350 T2 DE 3789350T2 DE 3789350 T DE3789350 T DE 3789350T DE 3789350 T DE3789350 T DE 3789350T DE 3789350 T2 DE3789350 T2 DE 3789350T2
Authority
DE
Germany
Prior art keywords
mos transistor
impurity
conductivity type
protection circuit
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3789350T
Other languages
English (en)
Other versions
DE3789350D1 (de
Inventor
Jumpei C O Patent Divi Kumagai
Satoshi C O Patent D Shinozaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3789350D1 publication Critical patent/DE3789350D1/de
Application granted granted Critical
Publication of DE3789350T2 publication Critical patent/DE3789350T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, um einen MOS-Transistor mittels Selbstausrichtung zu bilden.
  • In einem integrierten Halbleiterschaltkreis ist ein spezieller Schaltkreis vorgesehen, um zu verhindern, daß die inneren Elemente als Ergebnis eines von außen angelegten Spannungsstoßes (impulsartige Belastung) oder einer Gleichspannungsbelastung (statische Hochspannungsbelastung) zerstört werden. Dieser spezielle Schaltkreis wird im folgenden Eingangsschutzschaltkreis genannt.
  • Fig. 1 zeigt ein Beispiel der Struktur eines integrierten Halbleiterschaltkreises, worin ein elektrisches Signal durch einen Leiter 1, einen elektrisch mit dem Leiter 1 verbundenen Golddraht 2 und ein elektrisch mit dem Draht 2 verbundenes, auf einem Halbleitersubstrat 5 gebildetes Al-Muster 3 läuft und einen inneren Schaltkreis 41 über einen Eingangsschutzschaltkreis 4 erreicht.
  • In Fig. 1 bezeichnet Bezugsziffer 6 einen integrierten Halbleiterschaltkreis; und 7 Gußharz.
  • Fig. 2 zeigt einen inneren Schaltkreis 4 in Fig. 1. Schaltkreis 4 umfaßt einen Widerstand R1 und einen MOS-Transitor Tr1. Solch ein Schaltkreis ist aus GB-A-2 152 284 bekannt. Ein in das Muster 3 eintretender Stromstoß wird von dem Widerstand R1 abgeschwächt und von dem MOS-Transistor Tr1 absorbiert. Zusätzlich wird von dem MOS-Transistor Tr1 eine statische Gleichspannungsbelastung absorbiert.
  • Fig. 3 und 4 sind Schnittansichten eines herkömmlichen MOS-Transistors Tr1. In Fig. 3 sind ein Source-Gebiet 11 und ein Drain-Gebiet 12 im Substrat 5 gebildet, ebenso wie ein Gate-Isolierfilm 13 und eine Gate-Elektrode 14. Fig. 4 zeigt einen MOS-Transistor, in welchem flache Gebiete 17 und 18, welche eine Verunreinigungskonzentration aufweisen, die niedriger als die des Source-Gebiets 15 und des Drain-Gebiets 16 ist, zwischen Gebieten 15 und 16 und einer Elektrode 14 gebildet sind. Der in Fig. 4 gezeigte MOS-Transistor ist als LDD (lightly doped drain) Transistor bekannt, und weist eine Struktur auf, welche im Hinblick der Mikromusterbildung desselben vorteilhaft ist.
  • Die Herstellungsschritte des MOS-Transistors Tr1 sind in Fig. 5A und 5B gezeigt. Gemäß den in diesen Figuren gezeigten Herstellungsschritten werden die Source- und Drain-Gebiete eines MOS-Transistors eines Eingangsschutzschaltkreises mittels Selbstausrichtung zusammen mit jenen eines MOS-Transistors eines inneren Schaltkreises gebildet. Das heißt, ein thermischer Oxidfilm 13 und Polysilizium 14 werden auf der Oberfläche des Substrats 5 gebildet und dann mit einem Muster versehen, wodurch ein Gate-Oxidfilm 13 und eine Gate-Elektrode 14 gebildet werden. Als nächstes wird eine Verunreinigung 21 eines Leitfähigkeitstyps, der verschieden von dem des Substrats 5 ist, in die Gebiete ionenimplantiert, welche die zukünftigen Source- und Drain-Gebiete bilden (Fig. 5A). Danach werden das Source-Gebiet 11 und das Drain-Gebiet 12 mittels thermischer Diffusion gebildet (Fig. 5B).
  • Um eine Mikromusterbildung eines Halbleiterelementes durchzuführen, ist eine Tiefe xj von Source- und Drain-Gebieten eines MOS-Transistors im allgemeinen flach und die Verunreinigungskonzentration von diesen ist allgemein hoch (Fig. 6).
  • Wenn jedoch die Verunreinigungskonzentration der Source- und Drain-Gebiete des MOS-Transistors reduziert wird, wird der Widerstand des Drain-Gebiets erhöht, woraus resultiert, daß ein Übergangsdurchbruchstrom, der von einem Drain-Strom verursacht wird, reduziert wird.
  • Wenn zusätzlich die Tiefe xj der Source- und Drain-Gebiete mit flacher Tiefe ausgelegt wird, wird ein Krümmungsradius R einer Übergangsseitenoberfläche reduziert, was zu einem Anwachsen des elektrischen Feldes in der Verarmungsschicht an der Übergangsseitenoberfläche führt, wodurch eine Übergangsdurchbruchstandhaltespannung geringer wird.
  • Wenn jedoch ein MOS-Transistor eines Eingangsschutzschaltkreises und derjenige eines inneren Schaltkreises auf einem einzelnen Halbleitersubstrat gebildet werden, und beide mittels Selbstausrichtung gebildet werden, tritt das folgende Problem auf:
  • Wenn die Verunreinigungskonzentration und die Tiefe der Source- und Drain-Gebiete eines MOS-Transistors reduziert werden, um eine hohe Packungsdichte der Elemente zu erzielen, und ein MOS-Transistor eines inneren Schaltkreises zusammen mit demjenigen eines Eingangsschutzschaltkreises mittels Selbstausrichtung gebildet wird, resultiert dies in der Verschlechterung der Übergangsdurchbruchstandhaltecharakteristiken des MOS-Transistors für den Eingangsschutzschaltkreis und der Widerstandsfähigkeit gegenüber einem äußeren Spannungsstoß oder einer Gleichspannungsbelastung außerhalb des integrierten Halbleiterschaltkreises.
  • GB-A-2 152 284 beschreibt eine Halbleitervorrichtung, welche einen inneren Schaltkreis aufweist, der von einem elektrostatischen Schutzschaltkreis geschützt ist, wobei der innere Schaltkreis und der elektrostatische Schutzschaltkreis auf demselben Halbleitersubstrat gebildet sind. Der innere Schaltkreis schließt MIS-Elemente ein und hat eine doppelt diffundierte Drain-Struktur, während der Schutzschaltkreis eine einfach diffundierte Drain-Struktur aufweist. Der innere Schaltkreis kann beispielsweise ein DRAM sein und der Schutzschaltkreis kann diffundierte Widerstände und MIS-Klemmelemente aufweisen. Die einfach diffundierte Drain-Struktur des Schutzschaltkreises und die doppelt diffundierte Drain-Struktur des inneren Schaltkreises kann erreicht werden durch entweder Ablenken (scan) der Ionenimplantiervorrichtung, um Ionenimplantation in das Gebiet des Schutzschaltkreises zu vermeiden, oder durch Bilden eines Fotolackfilmes über dem Gebiet des Schutzschaltkreises, um Ionenimplantation in das Schutzschaltkreisgebiet während der Bildung der ersten Schicht der doppelt diffundierten Drain-Struktur zu vermeiden.
  • Die Vorrichtung weist eine starke Übergangskrümmung der Source/Drain-Gebiete des Schutzschaltkreises und eine flache, jedoch hohe Dotierung der Source/Drain-Gebiete des inneren Schaltkreises auf.
  • EP-A-0 161 908 offenbart eine Eingangsschutzanordnung, wo die Source- und Drain-Gebiete Gebiete herkömmlicher Dotierpegel einschließen, die Tiefen entsprechend den Tiefen der anderen entsprechenden Gebiete des Chips aufweisen, die durch große Gräben mit niedrigeren Dotierpegeln umgeben sind.
  • Demgemäß ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung vorzusehen, wodurch die Übergangsdurchbruchstandfestigkeitseigenschaften eines MOS-Transistors eines Eingangsschutzschaltkreises gegenüber der herkömmlichen Vorrichtung verbessert werden.
  • Die Aufgabe der vorliegenden Erfindung wird gelöst durch ein Verfahren zum Herstellen einer Halbleitervorrichtung, in welcher ein Eingangsschutzschaltkreis zusammen mit einem inneren Schaltkreis auf einem einzigen Halbleitersubstrat gebildet wird, mit den Schritten: Bilden eines Feldoxidfilms auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps; selektives Entfernen des Feldoxidfilms, um ein Elementgebiet des Eingangsschutzschaltkreises und ein Elementgebiet eines inneren Schaltkreises zu bilden; Bilden eines ersten Maskenteiles über der gesamten oberen Oberfläche des Halbleitersubstrats und derjenigen des Feldoxidfilms, und Versehen des Maskenteils mit einem Muster, um eine zukünftige Source-Gebiet-Bildungsfläche oder eine zukünftige Drain-Gebiet-Bildungsfläche eines MOS-Transistors des Elementgebiets des Eingangsschutzschaltkreises freizulegen; Dotieren einer Verunreinigung eines zweiten Leitfähigkeitstyps in eine freiliegende der zukünftigen Source- oder Drain-Gebiet-Bildungsflächen des MOS-Transistors des Eingangsschutzschaltkreises mittels Maskenausrichtung, wobei das erste Maskenteil als eine Maske auf dem Elementgebiet des Eingangsschutzschaltkreises verwendet wird, um eines eines Source- oder eines Drain-Gebiets des MOS-Transistors des Eingangsschutzschaltkreises zu bilden;
  • Entfernen des ersten Maskenteiles; Bilden eines zweiten Maskenteiles über der gesamten oberen Oberfläche des Halbleitersubstrats und derjenigen des Feldoxidfilms und Versehen des zweiten Maskenteils mit einem Muster, um andere zukünftige Source- oder Drain-Gebiet-Bildungsflächen des MOS-Transistors des Eingangsschutzschaltkreises freizulegen, die nicht mit der Verunreinigung des zweiten Leitfähigkeitstyps dotiert sind; Dotieren der anderen zukünftigen Source- oder Drain-Gebiet-Bildungsflächen mit einer anderen Verunreinigung des zweiten Leitfähigkeitstyps mittels Verwendung des zweiten Maskenteils als eine Maske;
  • Entfernen des zweiten Maskenteils; sequentiell Aufbringen eines dünnen Isolierfilms und einer mit einer Verunreinigung des zweiten Leitfähigkeitstyps dotierten polykristallinen Schicht über der gesamten oberen Oberfläche des Halbleitersubstrats und derjenigen des Feldoxidfilms;
  • Versehen des Isolierfilms und der polykristallinen Schicht mit einem Muster, um Gate-Elektroden des MOS-Transistors des Eingangsschutzschaltkreises und des MOS-Transistors des inneren Schaltkreises zu bilden; und Implantieren von Ionen des zweiten Leitfähigkeitstyps in die zukünftigen Source- und Drain-Gebiet-Bildungsflächen des MOS-Transistors des Eingangsschutzschaltkreises mittels Selbstausrichtung, wobei die Gate-Elektroden als Masken verwendet werden, wodurch die Source- und Drain-Gebiet-Bildungsflächen des MOS-Transistors des Eingangsschutzschaltkreises mit einer großen Übergangskrümmung gebildet werden; und die Source- und Drain-Gebiet-Bildungsflächen des MOS-Transistors des inneren Schaltkreises flach, jedoch hochdotiert gebildet werden.
  • Gemäß der vorliegenden Erfindung werden die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises mittels Maskenausrichtung gebildet, die Verunreinigungskonzentration des Source- oder Drain-Gebiets wird erhöht, um den Diffusionswiderstand zu reduzieren, wodurch die Übergangsdurchbruchleistung, die von einem Drain-Strom erzeugt wird, erhöht wird. Zusätzlich wird durch Vergrößeren des Krümmungsradius des gekrümmten Übergangsoberflächenabschnittes der Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises das elektrische Feld des gekrümmten Übergangsoberflächenabschnittes reduziert, wodurch die Übergangsdurchbruchstandhaltecharakteristiken verbessert werden.
  • Wenn die Verunreinigungskonzentration der Source- und Drain-Gebiete des MOS-Transistors erhöht wird, wird die durch den Drain-Strom verursachte Übergangsdurchbruchsleistung erhöht. Dieses geschieht, weil die Übergangsdurchbruchleistung eines LDD-Transistors mit einer Struktur, in welcher die Diffusionsschichtwiderstände der Source- und Drain-Gebiete des MOS-Transistors hoch sind, niedriger ist als derjenige des MOS-Transistors mit einem niedrigen Diffusionsschichtwiderstand.
  • Der Grund dafür ist wie folgt:
  • Es sei angenommen, daß der Diffusionsschichtwiderstand R ist.
  • Eine Leistung W, die von einem Drainstrom I des MOS-Transistors verursacht wird, wird wie folgt erhalten:
  • W = I²R
  • das heißt, je größer der Widerstand R ist, desto schmaler wird der Strom I, welcher die Leistung W verursacht.
  • Zusätzlich ergibt sich aus einem elektromagnetischen Gesetz, daß wenn der Krümmungsradius an dem gekrümmten Übergangsoberflächenabschnitt des Source- oder Drain-Gebietes eines MOS-Transistors und ähnlichem vergrößert wird, das elektrische Feld eines gekrümmten Oberflächengebietes reduziert wird.
  • Wenn das elektrische Feld des gekrümmten Oberflächengebietes reduziert wird, wird der Übergangsdurchbruchstrom gestreut. Als Ergebnis tritt ein permanenter Durchbruch kaum an dem gekrümmten Übergangsoberflächenabschnitt auf.
  • Um den Effekt der vorliegenden Erfindung weitestmöglich zu erzielen, werden sowohl die Source- als auch Drain-Gebiete des MOS-Transistors mit einem niedrigen Widerstand gebildet, und die Krümmungsradien an den gekrümmten Übergangsoberflächenabschnitten der Source- und Drain-Gebiete des MOS-Transistors werden vergrößert.
  • Der Effekt der vorliegenden Erfindung kann jedoch auch entweder durch Bilden der Source- und Drain-Gebiete des MOS-Transistors mit niedrigem Widerstand oder durch Vergrößern der Krümmungsradien an den gekrümmten Übergangsoberflächenabschnitten davon erzielt werden.
  • Es wird vermerkt, daß wenn ein MOS-Transistor eine LDD-Struktur hat, die Verunreinigungskonzentration der Source- und Drain-Gebiete niedriger ist als diejenige eines Verarmungsgebietes. Weil ein integrierter Halbleiterschaltkreis hoch integriert ist, neigt der Diffusionswiderstand der Source- und Drain-Gebiete des MOS-Transistors zusätzlich dazu, höher zu sein als ein spezifischer Widerstand des Verarmungsgebietes.
  • Diese Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Zeichnungen verstanden werden. Es zeigen:
  • Fig. 1 eine perspektivische Ansicht eines Teils eines integrierten Halbleiterschaltkreises;
  • Fig. 2 ein Schaltkreisdiagramm eines Eingangsschutzschaltkreises;
  • Fig. 3 und 4 Schnittansichten von MOS-Transistoren;
  • Fig. 5A und 5B Schnittansichten, welche Herstellungsschritte des in Fig. 3 gezeigten MOS-Transistors zeigen;
  • Fig. 6 eine vergrößerte Schnittansicht eines Teils des MOS-Transistors, der mit den in Fig. 5A und 5B gezeigten Schritten hergestellt ist (vgl. Druckexemplar Seiten 6 und 7);
  • Fig. 7A bis 7D Schnittansichten, welche die Schritte eines Verfahrens zum Herstellen einer Halbleitervorrichtung zeigen, in welchen Fig. 7A eine Schnittansicht ist, in welcher ein Feldoxidfilm auf einem Halbleitersubstrat gebildet wird, und dann mit einem Muster versehen wird, um Oberflächengebiete des Halbleitersubstrats freizulegen, welche jeweils der Bildungsfläche eines MOS-Transistors eines Eingangsschutzschaltkreises und demjenigen eines inneren Schaltkreises entsprechen,
  • Fig. 7B eine Schnittansicht ist, in welcher ein Fotolackfilm über die gesamte obere Oberfläche des Halbleitersubstrats und diejenige des Feldoxidfilms gedeckt ist, und dann mit einem Muster versehen wird, um Halbleitersubstratoberflächengebiete freizulegen, welche jeweils einer zukünftigen Source-Gebiet-Bildungsfläche und einer zukünftigen Drain-Gebiet-Bildungsfläche des MOS-Transistors des Eingangsschutzschaltkreises entsprechen, und worin eine Verunreinigung eines Leitfähigkeitstyps entgegengesetzt demjenigen des Halbleitersubstrats ionenimplantiert ist;
  • Fig. 7C eine Schnittansicht ist, in welcher die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises gebildet sind, und ein Isolierfilm und ein leitender Film über der gesamten oberen Oberfläche des Halbleitersubstrats und derjenigen des Feldoxidfilms gebildet sind, und dann mit einem Muster versehen werden, um den Gate-Isolierfilm und die Gate-Elektrode des MOS-Transistors des Eingangsschutzschaltkreises und von demjenigen des inneren Schaltkreises zu bilden, und
  • Fig. 7D eine Schnittansicht ist, in welcher eine Verunreinigung eines Leitfähigkeitstyps entgegengesetzt demjenigen des Halbleitersubstrats ionenimplantiert ist, um die Source- und Drain-Gebiete des MOS-Transistors des inneren Schaltkreises zu bilden, und eine Verunreinigung ebenfalls in die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises ionenimplantiert ist;
  • Fig. 8A eine Schnittansicht eines Teils des MOS-Transistors des Eingangsschutzschaltkreises, der mittels der in Fig. 7A bis 7D gezeigten Schritte hergestellt ist;
  • Fig. 8B eine Schnittansicht eines Teils des MOS-Transistors des inneren Schaltkreises, der mittels der in Fig. 7A bis 7D gezeigten Schritte hergestellt ist;
  • Fig. 9A bis 9C Schnittansichten weiterer Herstellungsschritte, in welchen Fig. 9A eine Schnittansicht ist, in welcher ein Feldoxidfilm auf einem Halbleitersubstrat gebildet ist, und dann mit einem Muster versehen wird, um Oberflächengebiete des Halbleitersubstrats freizulegen, welche einer MOS-Transistorbildungsfläche eines Schutzschaltkreises und derjenigen eines inneren Schaltkreises entsprechen,
  • Fig. 9B eine Schnittansicht ist, in welcher ein Fotolackfilm über die gesamte obere Oberfläche des Halbleitersubstrats und diejenige des Feldoxidfilms gedeckt ist, und dann mit einem Muster versehen wird, um die Halbleitersubstratoberflächengebiete, welche jeweils einer zukünftigen Source-Gebiet- Bildungsfläche und einer zukünftigen Drain-Gebiet-Bildungsfläche des MOS-Transistors des Eingangsschutzschaltkreises entsprechen, freizulegen, und eine Verunreinigung eines Leitfähigkeitstyps entgegengesetzt demjenigen des Halbleitersubstrats darin ionenimplantiert wird, und
  • Fig. 9C eine Schnittansicht ist, in welcher ein Fotolackfilm, der in dem in Fig. 9B gezeigten Schritt gebildet wird, oder nach dem Entfernen des Fotolackfilms, ein anderer Fotolackfilm aufgebracht und mit einem Muster versehen wird, und dann eine Verunreinigung eines Leitfähigkeitstyps entgegengesetzt zu demjenigen des Halbleitersubstrats oder ein Verunreinigungsion mit demselben Leitfähigkeitstyp wie derjenige, der in dem in Fig. 9B gezeigten Schritt implantiert wird, in die Source- und Drain-Gebiete des Eingangsschutzschaltkreises implantiert wird, der in dem in Fig. 9B gezeigten Schritt gebildet wird;
  • Fig. 10 eine Schnittansicht, in welcher eines der Source- und Drain-Gebiete eines MOS-Transistors eines Eingangs-Schutzschaltkreises mittels Maskenausrichtung gebildet wird, wobei ein Fotolackfilm verwendet wird;
  • Fig. 11 eine Schnittansicht, in welcher ein Ion in das Source-Gebiet eines MOS-Transistors implantiert wird, und ein Ion, welches verschieden ist von dem in das Source-Gebiet implantierten Ion, in das Drain-Gebiet implantiert wird, mittels Maskenausrichtung, um Source- und Drain-Gebiete mit verschiedener Tiefe zu bilden;
  • Fig. 12A bis 12F Schnittansichten, welch Schritte beim Herstellen einer Halbleitervorrichtung zeigen, in welchen Fig. 12A eine Querschnittsansicht ist, in welcher ein Fotolackfilm gemustert wird, nachdem der Fotolackfilm auf einem p-Typ-Substrat aufgebracht ist, Fotolackfilmabschnitte entsprechend zukünftigen Source- und Drain-Gebiet-Bildungsflächen eines MOS-Transistors in einem Eingangsschutzschaltkreis und eine zukünftige Grabengebietbildungsfläche eines CMOS- Transistors in einem inneren Schaltkreis geätzt werden, und Verunreinigungsionen von einem n-Typ implantiert werden;
  • Fig. 12B eine Schnittansicht ist, in welcher die ionenimplantierte Verunreinigung in Fig. 12A thermisch diffundiert wird, um Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises und ein Grabengebiet vom n-Typ des CMOS-Transistors des inneren Schaltkreises zu bilden, und ein Feldoxidfilm gebildet wird, um ein aktives Gebiet auf einer zukünftigen Oberfläche zu bilden,
  • Fig. 12C eine Schnittansicht ist, in welcher Gate-Oxidfilme und Gate-Elektroden des MOS-Transistors des Eingangsschutzschaltkreises und des CMOS-Transistors des inneren Schaltkreises,
  • Fig. 12D eine Schnittansicht ist, in welcher ein Fotolackfilm auf der gesamten Oberfläche aufgebracht und mit einem Muster versehen wird, um zukünftige Source- und Drain-Gebiets- Bildungsflächen eines p-Kanal-MOS-Transistors in dem CMOS-Transistor in dem inneren Schaltkreis freizulegen, und p-Typ-Verunreinigungsionen in diese Flächen implantiert werden, um die Source- und Drain-Gebiete zu bilden;
  • Fig. 12E eine Schnittansicht ist, in welcher ein Fotolackfilm aufgebracht und mit einem Muster versehen wird, um Source- und Drain-Gebeite des MOS-Transistors des Eingangsschutzschaltkreises und zukünftige Source- und Drain-Gebiets- Bildungsflächen eines n-Kanal-MOS-Transistors des CMOS-Transistors des inneren Schaltkreises freizulegen, und die n-Typ-Verunreinigungsionen in diese Gebiete und diese Flächen implantiert werden, und
  • Fig. 12F eine Schnittansicht ist, in welcher der in Fig. 12E gebildete Fotolackfilm entfernt ist.
  • Ausführungsbeispiele eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung ebenso wie Verfahren zum Herstellen von Halbleitervorrichtungen, die für die vorliegende Erfindung relevant sind, werden nun im folgenden beschrieben unter Bezugnahme auf die begleitenden Zeichnungen.
  • Zuerst wird ein p-Typ-Halbleitersubstrat 5 selektiv in einer H&sub2;O-Atmosphäre mit einer Temperatur von 1000ºC oxidiert, um selektiv einen 1 um dicken Feldoxidfilm 100 zu bilden. Danach wird ein Elementgebiet 110 eines Eingangsschutzschaltkreises und ein Elementgebiet 120 eines inneren Schaltkreises gebildet (Fig. 7A).
  • Als nächstes wird ein Fotolackfilm 31 über die gesamte obere Oberfläche des Substrats 5 gedeckt und dann mit einem Muster versehen, um nur jene Abschnitte des Substrats 5 freizulegen, welche jeweils den zukünftigen Source- und Drain-Gebiets-Bildungsflächen des MOS-Transistors des inneren Schutzschaltkreises entsprechen. Dann werden unter Verwendung des gemusterten Films 31 als eine Maske n-Typ-Ionen 32 - beispielsweise Phosphorionen (P) - mit 100 keV in die zukünftigen Source- und Drain-Gebiet-Bildungsflächen ionenimplantiert. Als Ergebnis werden ein Source-Gebiet 33 und ein Drain-Gebiet 34 des MOS-Transistors des Eingangsschutzschaltkreises gebildet (Fig. 7B).
  • Nachdem der Film 31 entfernt ist, wird ein 200 Å dicker Siliziumoxidfilm 13 über der gesamten oberen Oberfläche eines Wafers in einer HCl-Gas-Atmosphäre mit einer Temperatur von 900ºC gebildet. Danach wird ein leitender Polysiliziumfilm, der mit einer p-Typ-Verunreinigung mit einer Konzentration von ungefähr 10¹&sup9; bis 10²¹ cm&supmin;³ darauf mittels Verwendung des LPCVD Verfahrens gebildet. Der Film 13 und der leitfähige Polysiliziumfilm werden mit einem Muster versehen, um eine Gate-Elektrode 20 des MOS-Transistors des Eingangsschutzschaltkreises und eine Gate-Elektrode 21 des MOS-Transistors des inneren Schaltkreises zu bilden.
  • Als Ergebnis werden die zukünftigen Source- und Drain-Gebiet-Bildungsflächen des MOS-Transistors des inneren Schaltkreises gebildet (Fig. 7C).
  • Dann werden As Ionen 35 in die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises und in jene des MOS-Transistors des inneren Schaltkreises implantiert, wobei als Masken die Elektrode 20 des MOS-Transistors des Eingangsschutzschaltkreises und die Elektrode 21 des MOS-Transistors des inneren Schaltkreises verwendet werden. Als Ergebnis werden das Source-Gebiet 11 und das Drain-Gebiet 12 des MOS-Transistors des inneren Schaltkreises gebildet (Fig. 7D).
  • Zusätzlich werden As-Ionen 32 in Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises, die in dem in Fig. 7B gezeigten Schritt gebildet werden, implantiert. Das heißt, As-Ionen 35 werden in Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises zusätzlich zu den Phosphorionen P, welche darin in dem in Fig. 7B gezeigten Schritt implantiert werden, implantiert. Deshalb enthalten die Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises leitende Verunreinigungen mit hoher Konzentration. Weil die Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises durch Implantieren von Phosphorionen (P) darin gebildet werden, sind beide Gebiete deshalb zusätzlich tief.
  • Fig. 8A und 8B zeigen jeweils partielle Abschnitte des MOS-Transistors des Eingangsschutzschaltkreises und desjenigen des inneren Schutzschaltkreises, gebildet in den Schritten, die in den Fig. 7A bis 7D gezeigt sind. Es sei angenommen, daß die Verunreinigungskonzentration des Source- oder Drain-Gebietes des MOS-Transistors des Eingangsschutzschaltkreises N1 ist, die Krümmung der Übergangsseitenoberfläche davon r1 ist, und die Breite in einer transversalen Richtung davon y1 ist, und daß die Verunreinigungskonzentration des Source- oder Drain-Gebiets des MOS-Transistors des inneren Schaltkreises N2 beträgt, die Krümmung der Übergangsseitenoberfläche davon r2 ist, und die Breite in einer transversalen Richtung davon y2 beträgt.
  • Um den Effekt der vorliegenden Erfindung zu erhalten, sei angenommen, daß Beziehungen zwischen den obigen Faktoren die folgenden Bedingungen erfüllen:
  • y1 > y2, r1 > r2, N1 > N2.
  • Fig. 9A bis 9C sind Schnittansichten weiterer Herstellungsschritte eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • Zuerst wird ein p-Typ-Halbleitersubstrat 5 in einer H&sub2;O-Atmosphäre bei einer Temperatur von 1000ºC oxidiert, um selektiv einen 1 um dicken Feldoxidfilm 100 zu bilden. Danach wird ein Elementgebiet 110 eines Eingangsschutzschaltkreises und ein Elementgebiet 120 eines inneren Schaltkreises darin gebildet (Fig. 9A).
  • Als nächstes wird ein Fotolackfilm 31 über die gesamte obere Oberfläche des Films 100 gedeckt und dann mit einem Muster versehen, um jene Abschnitte des Substrats 5 freizulegen, welche jeweils den zukünftigen Source- und Drain-Gebiets-Bildungsflächen des MOS-Transistors des Gebietes 110 des Eingangsschutzschaltkreises entsprechen. Dann werden unter Verwendung des Films 31 als eine Maske n-Typ-Ionen 32 - beispielsweise Phosphorionen (P) - mit 100 keV in die zukünftigen Source- und Drain-Gebiets-Bildungsflächen implantiert. Als Ergebnis werden ein Source-Gebiet 33 und ein Drain-Gebiet 34 des MOS-Transistors des Eingangsschutzschaltkreises gebildet (Fig. 9B).
  • Danach werden unter Verwendung des Films 31 als eine Maske oder unter Verwendung eines anderen Films als eine Maske, welcher erhalten wird durch Aufbringung eines zusätzlichen Fotolackfilmes nach Entfernen des Films 31, und Versehen desselben mit einem Muster, Phosphorionen (P) oder Ionen mit demselben Leitfähigkeitstyp wie oben beschrieben, in Gebiete 33 und 34 implantiert (Fig. 9C).
  • Somit werden Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises mittels Implantieren derselben Ionen oder von Ionen mit demselben Leitfähigkeitstyp wie in dem vorangehenden Schritt, in einer maskenausgerichteten Weise gebildet.
  • Danach werden der MOS-Transistor des Eingangsschutzschaltkreises und derjenige des inneren Schaltkreises in denselben Herstellungsschritten wie jene in Fig. 7C bis 7D gezeigten, gebildet.
  • Es ist anzumerken, daß die Anzahl von durchgeführten Ionenimplantationszyklen, wenn die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises mittels Maskenausrichtung gebildet werden, nicht auf zwei begrenzt ist, sondern ein Vielfaches mehr als zwei sein kann.
  • Fig. 10 zeigt ein erstes Ausführungsbeispiel der vorliegenden Erfindung. Im ersten Ausführungsbeispiel wird nur eines der Source- und Drain-Gebiete eines MOS-Transistors eines Eingangsschutzschaltkreises - beispielsweise Source-Gebiet 33 - mittels Maskenausrichtung gebildet, wobei der Fotolackfilm 31 als eine Maske verwendet wird.
  • Fig. 11 zeigt ein zweites Ausführungsbeispiel der vorliegenden Erfindung. In dem zweiten Ausführungsbeispiel werden sowohl die Source- als auch die Drain-Gebiete eines MOS-Transistors eines Eingangsschutzschaltkreises mittels Maskenausrichtung eines Fotolackfilmes gebildet. Der Typ von implantierten Ionen in dem Source-Gebiet des MOS-Transistors unterscheidet sich jedoch von dem in das Drain-Gebiet desselben implantierten. Wenn verschiedene Typen von Ionen jeweils in den Source- und Drain-Gebieten des MOS-Transistors implantiert werden, werden deshalb die Source- und Drain-Gebiete strukturell unausgeglichen.
  • Die vorliegende Erfindung ist nicht auf die obigen Ausführungsbeispiele beschränkt. Beispielsweise werden in den obigen Ausführungsbeispielen die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises mittels Maskenausrichtung gebildet, dann werden die Gate-Elektroden des MOS-Transistors des Eingangsschutzschaltkreises und desjenigen des inneren Schaltkreises gebildet, und Ionen in die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises und die zukünftige Source- und Drain-Gebiets-Bildungsflächen des MOS-Transistors des inneren Schaltkreises implantiert, wobei die Gate-Elektroden als Masken verwendet werden. Andererseits können die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises mit einem Fotolackfilm abgedeckt werden, um Ionenimplantation zu verhindern.
  • Zusätzlich können die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises nicht mittels Ionenimplantation gebildet werden, sondern beispielsweise mittels Diffusion einer Verunreinigung. Wenn die Source- und Drain-Gebiete des MOS-Transistors des Eingangsschutzschaltkreises mittels Verunreinigungsdiffusion gebildet werden, kann ein Siliziumnitridfilm als eine Maske gegen Verunreinigungsdiffusion verwendet werden, und Phosphorionen können thermisch von Phosphorglas, welches eine Verunreinigung hoher Konzentration enthält, diffundiert werden.
  • Ein innerer Schaltkreis kann mittels eins CMOS-Transistors gebildet werden. Ein Fotolackfilm 31 wird auf ein p-Typ-Halbleitersubstrat 5 aufgebracht und mit einem Muster versehen, um zukünftige Source- und Drain-Gebiet-Bildungsflächen eines MOS-Transistors eines Eingangsschutzschaltkreises und eine zukünftige Grabengebietbildungsfläche eines CMOS-Transistors eines inneren Schaltkreises freizulegen. Phosphorionen (P) werden unter Verwendung des Fotolackfilms 31 als eine Maske in diese Flächen mit einer Beschleunigungsspannung von 130 keV und einer Dosis von 1 · 10¹³ cm&supmin;² implantiert. Die ionenimplantierten Phosphorionen werden thermisch in einer N&sub2; Gasatmosphäre mit 1000ºC für zwei Stunden diffundiert, um Source- und Drain-Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises und ein Grabengebiet 200 vom n-Typ des CMOS-Transistors des inneren Schaltkreises (Fig. 12A) zu bilden.
  • Die gesamte Oberfläche des Substrats 5 wird selektiv in einer H&sub2;O-Atmosphäre bei 1000ºC oxidiert, um einen 1 um dicken Feldoxidfilm 100 zu bilden (Fig. 12B).
  • Ein 200 Å dicker Siliziumoxidfilm als Gate-Oxid des MOS-Transistors wird partiell auf der Oberfläche des p-Typ-Substrats 5 in HCl-Gas bei 900ºC gebildet. Ein 4000 Å dicker leitender Polysiliziumfilm, der mit einer n-Typ-Verunreinigung von 10¹&sup9; bis 10²¹ cm¹&supmin;³ dotiert ist, wird mittels LPCVD gebildet. Die Siliziumoxid- und leitenden Polysiliziumfilme werden gemustert, um einen Gate-Oxidfilm 13 und eine Gate-Elektrode 20 des MOS-Transistors des Eingangsschutzschaltkreises und Gate-Oxidfilme 14a und 14b und Gate-Elektroden 21a und 21b des CMOS-Transistors des inneren Schaltkreises (Fig. 12C) zu bilden.
  • Der Fotolackfilm 32, welcher eine Öffnung entsprechend dem Grabengebiet 200 vom n-Typ des CMOS-Transistors aufweist, wird als eine Maske verwendet, um einen p-Kanal-MOS-Transistors des CMOS-Transistors des inneren Schaltkreises zu bilden, und Bor-Ionen werden durch die Öffnung mit einer Beschleunigungsspannung von 100 keV implantiert, wodurch Source- und Drain-Gebiete 11a und 12a des p-Kanal-MOS-Transistors gebildet werden (Fig. 12D).
  • Nachdem der Fotolackfilm 32 entfernt ist, wird der Fotolackfilm 33, der nur den p-Kanal-MOS-Transistor des CMOS-Transistors des inneren Schaltkreises maskiert, mit einem Muster versehen, und Arsen-Ionen (As) werden in Source- und Drain-Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises und die zukünftigen Source- und Drain-Gebiet-Bildungsflächen des n-Kanal-MOS-Transistors des inneren Schaltkreises mit einer Beschleunigungsspannung von 60 keV implantiert.
  • Als Ergebnis werden Source- und Drain-Gebiete 11b und 12b des n-Kanal-MOS-Transistors des inneren Schaltkreises gebildet (Fig. 12E).
  • Phosphor kann anstelle von Arsen ionenimplantiert werden.
  • Weil Arsen-Ionen zusätzlich zu Phosphor-Ionen (P) in die Source- und Drain-Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises in dem in Fig. 12B gezeigten Prozeß implantiert werden, wird die Oberflächenkonzentration der Source- und Drain-Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises hoch. Weil Phosphor-Ionen (P) in die Source- und Drain-Gebiete 33 und 34 des MOS-Transistors des Eingangsschutzschaltkreises implantiert werden, werden die Source- und Drain-Gebiete 33 und 34 zusätzlich tief.
  • Schließlich wird der Fotolackfilm 33 entfernt, um den MOS-Transistor des Eingangsschutzschaltkreises und den CMOS-Transistor des inneren Schaltkreises mittels Durchführen von thermischem Glühen zu bilden.

Claims (9)

1. Verfahren zum Herstellen einer Halbleitervorrichtung, in welcher ein Eingangsschutzschaltkreis zusammen mit einem inneren Schaltkreis auf einem einzigen Halbleitersubstrat (5) gebildet wird, mit den Schritten:
Bilden eines Feldoxidfilms (100) auf einem Halbleitersubstrat (5) eines ersten Leitfähigkeitstyps;
selektives Entfernen des Feldoxidfilms (100), um ein Elementgebiet (110) des Eingangsschutzschaltkreises und ein Elementgebiet (120) eines inneren Schaltkreises zu bilden;
Bilden eines ersten Maskenteiles (31) über der gesamten oberen Oberfläche des Halbleitersubstrats (5) und derjenigen des Feldoxidfilms (100), und Versehen des Maskenteils (31) mit einem Muster, um eine zukünftige Source-Gebiet-Bildungsfläche oder eine zukünftige Drain-Gebiet-Bildungsfläche eines MOS-Transistors des Elementgebiets des Eingangsschutzschaltkreises freizulegen;
Dotieren einer Verunreinigung eines zweiten Leitfähigkeitstyps in eine freiliegende der zukünftigen Source- oder Drain-Gebiet-Bildungsflächen des MOS-Transistors des Eingangsschutzschaltkreises mittels Maskenausrichtung, wobei das erste Maskenteil (31) als eine Maske auf dem Elementgebiet des Eingangsschutzschaltkreises verwendet wird, um eines eines Source- oder eines Drain-Gebiets (33, 34) des MOS-Transistors des Eingangsschutzschaltkreises zu bilden;
Entfernen des ersten Maskenteiles (31);
Bilden eines zweiten Maskenteiles über der gesamten oberen Oberfläche des Halbleitersubstrats (5) und derjenigen des Feldoxidfilms (100) und Versehen des zweiten Maskenteils mit einem Muster, um andere zukünftige Source- oder Drain-Gebiet-Bildungsflächen des MOS-Transistors des Eingangsschutzschaltkreises freizulegen, die nicht mit der Verunreinigung des zweiten Leitfähigkeitstyps dotiert sind;
Dotieren der anderen zukünftigen Source- oder Drain-Gebiet-Bildungsflächen mit einer anderen Verunreinigung des zweiten Leitfähigkeitstyps mittels Verwendung des zweiten Maskenteils als eine Maske;
Entfernen des zweiten Maskenteils;
sequentiell Aufbringen eines dünnen Isolierfilms (13) und einer mit einer Verunreinigung des zweiten Leitfähigkeitstyps dotierten polykristallinen Schicht über der gesamten oberen Oberfläche des Halbleitersubstrats (5) und derjenigen des Feldoxidfilms (100);
Versehen des Isolierfilms (13) und der polykristallinen Schicht mit einem Muster, um Gate-Elektroden (20, 21) des MOS-Transistors des Eingangsschutzschaltkreises und des MOS-Transistors des inneren Schaltkreises zu bilden; und
Implantieren von Ionen des zweiten Leitfähigkeitstyps in die zukünftigen Source- und Drain-Gebiet-Bildungsflächen des MOS-Transistors des Eingangsschutzschaltkreises mittels Selbstausrichtung, wobei die Gate-Elektroden als Masken verwendet werden,
wodurch die Source- und Drain-Gebiet-Bildungsflächen des MOS-Transistors des Eingangsschutzschaltkreises mit einer großen Übergangskrümmung gebildet werden; und die Source- und Drain-Gebiet-Bildungsflächen des MOS-Transistors des inneren Schaltkreises flach, jedoch hochdotiert gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Bildens des ersten Maskenteils (31) über der gesamten oberen Oberfläche des Halbleitersubstrats und derjenigen des Feldoxidfilms (100), und des Versehens des ersten Maskenteils (31) mit einem Muster, der Schritt des Bildens eines Fotolackfilms als das erste Maskenteil über der gesamten oberen Oberfläche des Halbleitersubstrats und derjenigen des Feldoxidfilms (100), und des Versehens des Fotolackfilms mit einem Muster ist.
3. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß der Schritt des Bildens des Maskenteils (31) über der gesamten oberen Oberfläche des Halbleitersubstrats (5) und derjenigen des Feldoxidfilms (100) und des Versehens des Maskenteils (31) mit einem Muster der Schritt des Bildens eines Siliziumnitridfilms als das erste Maskenteil über der gesamten oberen Oberfläche des Halbleitersubstrats und derjenigen des Feldoxidfilms und des Versehens des Siliziumnitridfilms mit einem Muster ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Dotierens der Verunreinigung des zweiten Leitfähigkeitstyps unter Verwendung des ersten Maskenteils (31) als eine Maske der Schritt des Implantierens von Ionen einer Verunreinigung des zweiten Leitfähigkeitstyps ist.
5. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß der Schritt des Dotierens der Verunreinigung des zweiten Leitfähigkeitstyps unter Verwendung des Maskenteils (31) als eine Maske der Schritt des thermischen Diffundierens einer Verunreinigung des zweiten Leitfähigkeitstyps ist.
6. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß der Schritt des Bildens des zweiten Maskenteils über der gesamten oberen Oberfläche des Halbleitersubstrats (5) und derjenigen des Feldoxidfilms (100), und des Versehens des zweiten Maskenteils mit einem Muster der Schritt des Bildens eines Fotolackfilms als das zweite Maskenteil über der gesamten oberen Oberfläche des Halbleitersubstrats (5) und derjenigen des Feldoxidfilms (100), und Versehen des Fotolackfilms (31) mit einem Muster ist.
7. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß der Schritt des Bildens des zweiten Maskenteils über der gesamten oberen Oberfläche des Halbleitersubstrats (5) und derjenigen des Feldoxidfilms (100), und des Versehens des zweiten Maskenteils mit einem Muster der Schritt des Bildens eines Siliziumnitridfilms über der gesamten oberen Oberfläche des Halbleitersubstrats (5) und derjenigen des Feldoxidfilms (100), und des Versehens des Siliziumnitridfilms mit einem Muster ist.
8. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß der Schritt des Dotierens der Verunreinigung des zweiten Leitfähigkeitstyps und der von der Verunreinigung des zweiten Leitfähigkeitstyps verschiedenen Verunreinigung unter Verwendung des zweiten Maskenteils als eine Maske der Schritt des Implantierens von Ionen der Verunreinigung des zweiten Leitfähigkeitstyps und der von der Verunreinigung des zweiten Leitfähigkeitstyps verschiedenen Verunreinigung ist.
9. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß der Schritt des Dotierens der Verunreinigung des zweiten Leitfähigkeitstyps und der von der Verunreinigung des zweiten Leitfähigkeitstyps verschiedenen Verunreinigung unter Verwendung des zweiten Maskenteils als eine Maske der Schritt des thermischen Diffundierens der Verunreinigung des zweiten Leitfähigkeitstyps und der von der Verunreinigung des zweiten Leitfähigkeitstyps verschiedenen Verunreinigung ist.
DE3789350T 1986-11-07 1987-11-05 Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete. Expired - Fee Related DE3789350T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61265022A JPS63119574A (ja) 1986-11-07 1986-11-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3789350D1 DE3789350D1 (de) 1994-04-21
DE3789350T2 true DE3789350T2 (de) 1994-07-14

Family

ID=17411492

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3789350T Expired - Fee Related DE3789350T2 (de) 1986-11-07 1987-11-05 Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete.

Country Status (5)

Country Link
US (1) US4950617A (de)
EP (1) EP0266768B1 (de)
JP (1) JPS63119574A (de)
KR (1) KR910005763B1 (de)
DE (1) DE3789350T2 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236851A (en) * 1988-07-14 1993-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
US5028556A (en) * 1990-02-16 1991-07-02 Hughes Aircraft Company Process for fabricating radiation hard high voltage devices
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
JP3119902B2 (ja) * 1991-07-16 2000-12-25 三菱電機株式会社 半導体装置およびその製造方法
US5894158A (en) * 1991-09-30 1999-04-13 Stmicroelectronics, Inc. Having halo regions integrated circuit device structure
JPH06232354A (ja) * 1992-12-22 1994-08-19 Internatl Business Mach Corp <Ibm> 静電気保護デバイス
KR0135166B1 (ko) * 1993-07-20 1998-04-25 문정환 반도체장치의 게이트 형성방법
US5393687A (en) * 1993-12-16 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of making buried contact module with multiple poly si layers
FR2716294B1 (fr) * 1994-01-28 1996-05-31 Sgs Thomson Microelectronics Procédé de réalisation d'un transistor bipolaire pour protection d'un circuit intégré contre les décharges électrostatiques.
JPH07321306A (ja) * 1994-03-31 1995-12-08 Seiko Instr Inc 半導体装置およびその製造方法
US5472899A (en) * 1994-03-23 1995-12-05 United Microelectronics Corporation Process for fabrication of an SRAM cell having a highly doped storage node
KR100189964B1 (ko) 1994-05-16 1999-06-01 윤종용 고전압 트랜지스터 및 그 제조방법
US5744372A (en) * 1995-04-12 1998-04-28 National Semiconductor Corporation Fabrication of complementary field-effect transistors each having multi-part channel
US6004854A (en) * 1995-07-17 1999-12-21 Micron Technology, Inc. Method of forming CMOS integrated circuitry
US5534449A (en) * 1995-07-17 1996-07-09 Micron Technology, Inc. Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry
US5985724A (en) * 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US5963809A (en) * 1997-06-26 1999-10-05 Advanced Micro Devices, Inc. Asymmetrical MOSFET with gate pattern after source/drain formation
US5986314A (en) * 1997-10-08 1999-11-16 Texas Instruments Incorporated Depletion mode MOS capacitor with patterned Vt implants
US6238975B1 (en) * 1998-11-25 2001-05-29 Advanced Micro Devices, Inc. Method for improving electrostatic discharge (ESD) robustness
US6417541B1 (en) * 2001-01-12 2002-07-09 Chartered Semiconductor Manufacturing Ltd ESD protection network with field oxide device and bonding pad
US7723748B2 (en) * 2007-10-02 2010-05-25 Ricoh Company, Ltd. Semiconductor device including electrostatic discharge protection circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5188158A (de) * 1975-01-31 1976-08-02
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability
GB1569897A (en) * 1975-12-31 1980-06-25 Ibm Field effect transistor
US4235011A (en) * 1979-03-28 1980-11-25 Honeywell Inc. Semiconductor apparatus
US4294002A (en) * 1979-05-21 1981-10-13 International Business Machines Corp. Making a short-channel FET
FR2461360A1 (fr) * 1979-07-10 1981-01-30 Thomson Csf Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede
US4354307A (en) * 1979-12-03 1982-10-19 Burroughs Corporation Method for mass producing miniature field effect transistors in high density LSI/VLSI chips
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
JPH0646662B2 (ja) * 1983-12-26 1994-06-15 株式会社日立製作所 半導体装置
EP0161983B1 (de) * 1984-05-03 1992-07-01 Digital Equipment Corporation Eingangs-Schutzanordnung für VLSI-Schaltungsanordnungen

Also Published As

Publication number Publication date
EP0266768A1 (de) 1988-05-11
KR880006786A (ko) 1988-07-25
US4950617A (en) 1990-08-21
KR910005763B1 (ko) 1991-08-02
DE3789350D1 (de) 1994-04-21
EP0266768B1 (de) 1994-03-16
JPS63119574A (ja) 1988-05-24

Similar Documents

Publication Publication Date Title
DE3789350T2 (de) Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete.
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE4123436C2 (de) Halbleitervorrichtung mit einem BiCMOS-Element und zugehöriges Herstellungsverfahren
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE19541496B4 (de) Verfahren zur Herstellung der Gateelektrode einer CMOS-Einrichtung
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE69530441T2 (de) Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE69119463T2 (de) Kontaktierung und deren Herstellungsverfahren für Halbleiterbauelemente
EP0550850B1 (de) Monolithisch integrierbarer Temperatursensor für Leistungshalbleiterbauelemente und Verfahren zu dessen Herstellung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE4325348C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE69022346T2 (de) MOS-Feldeffekttransistor und Verfahren zur Herstellung.
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE69030225T2 (de) Verfahren zur Herstellung von BiMOS-Schaltungen mit hoher Leistung
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3650638T2 (de) Integrierte Halbleiterschaltung mit Isolationszone
DE69117988T2 (de) Halbleitervorrichtung mit Ladungstransfer-Bauelement, MOSFETs und Bipolartransistoren - alle in einem einzelnen Halbleitersubstrat gebildet
DE19727264B4 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
DE69032255T2 (de) Monolithische Halbleiteranordnung mit CCD-, bipolaren und MOS-Strukturen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee