JPS63140580A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS63140580A JPS63140580A JP28703786A JP28703786A JPS63140580A JP S63140580 A JPS63140580 A JP S63140580A JP 28703786 A JP28703786 A JP 28703786A JP 28703786 A JP28703786 A JP 28703786A JP S63140580 A JPS63140580 A JP S63140580A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- layer
- gate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000002844 melting Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 36
- 239000010410 layer Substances 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910004205 SiNX Inorganic materials 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052593 corundum Inorganic materials 0.000 abstract description 9
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract description 9
- 229910052681 coesite Inorganic materials 0.000 abstract description 8
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 229910052682 stishovite Inorganic materials 0.000 abstract description 8
- 229910052905 tridymite Inorganic materials 0.000 abstract description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 3
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 239000012298 atmosphere Substances 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 230000032683 aging Effects 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000009751 slip forming Methods 0.000 abstract 1
- 238000005546 reactive sputtering Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、絶縁ゲート型薄膜トランジスタの構成に関す
るものであり、特に液晶等との組み合わせで画像表示装
置を構成するための、シリコンを主成分とする非晶質半
導体を用いた薄膜トランジスタ（以下ＴＰＴと略す）に
関するものである。
るものであり、特に液晶等との組み合わせで画像表示装
置を構成するための、シリコンを主成分とする非晶質半
導体を用いた薄膜トランジスタ（以下ＴＰＴと略す）に
関するものである。
従来の技術
第２図に従来の構成のＴＰＴを示す。第２図（ａ）は、
絶縁性基板２Ｏ上にゲート電極 となる第一の導体２１
が形成され、前記ゲート電極上に、ゲート絶縁物層２２
がプラズマＣＶＤ法、スパッタ法、ゲート金属の酸化、
等により形成される。前記ゲート絶縁物上に非単結晶半
導体層２３をプラズマＣＶＤ法、スパッタ法、蒸着法等
で形成し、前記非単結晶半導体上に、ソース、ドレイン
電極となる第２の導体２４．２５が形成される逆スタガ
ー型ＴＰＴである。第２図（ａ）は、第２図（ｂ）のｃ
−ｃ’線断面図である。ゲート絶縁物２２を形成する方
法としては、プラズマＣＶＤ法、スパッタ法を用いて窒
化シリコンＳｉＮｘあるいは酸化シリコンＳｉＯ２を用
いる方法、ＴＰＴのＯＮ電流を増加させる目的で誘電率
の高い絶縁物質として公知であるＴ ａ ２Ｏ ｓを反
応性スパッタあるいは高周波スパッタを用いて形成する
方法、ゲート電極２１の金属として用いられるＡＩやＴ
ａを熱酸化、あるいはプラズマ酸化してＡｌ２Ｏ３やＴ
ａ２’ｓを形成しゲート絶縁膜とする方法、等の例が挙
げられる。非単結晶半導体層２３としては、アモルファ
スＳｉが大面積の成膜が可能である、ゲート絶縁膜とし
てＳｉＮｘを用いた組み合わせで良好な界面を形成する
ことが可能、などの理由で用いられる。又、ＣｄＳｅも
移動度の高いＴＰＴの材料として知られている。
絶縁性基板２Ｏ上にゲート電極 となる第一の導体２１
が形成され、前記ゲート電極上に、ゲート絶縁物層２２
がプラズマＣＶＤ法、スパッタ法、ゲート金属の酸化、
等により形成される。前記ゲート絶縁物上に非単結晶半
導体層２３をプラズマＣＶＤ法、スパッタ法、蒸着法等
で形成し、前記非単結晶半導体上に、ソース、ドレイン
電極となる第２の導体２４．２５が形成される逆スタガ
ー型ＴＰＴである。第２図（ａ）は、第２図（ｂ）のｃ
−ｃ’線断面図である。ゲート絶縁物２２を形成する方
法としては、プラズマＣＶＤ法、スパッタ法を用いて窒
化シリコンＳｉＮｘあるいは酸化シリコンＳｉＯ２を用
いる方法、ＴＰＴのＯＮ電流を増加させる目的で誘電率
の高い絶縁物質として公知であるＴ ａ ２Ｏ ｓを反
応性スパッタあるいは高周波スパッタを用いて形成する
方法、ゲート電極２１の金属として用いられるＡＩやＴ
ａを熱酸化、あるいはプラズマ酸化してＡｌ２Ｏ３やＴ
ａ２’ｓを形成しゲート絶縁膜とする方法、等の例が挙
げられる。非単結晶半導体層２３としては、アモルファ
スＳｉが大面積の成膜が可能である、ゲート絶縁膜とし
てＳｉＮｘを用いた組み合わせで良好な界面を形成する
ことが可能、などの理由で用いられる。又、ＣｄＳｅも
移動度の高いＴＰＴの材料として知られている。
発明が解決しようとする問題点
上記の方法により作成したトランジスタでは、ゲート絶
縁層としてＳ ｉＮｘ、Ｓ ｉｏ２等を用いた場合、誘
電率が、それぞれ６．４．３．８と比較的低く、トラン
ジスタのｏｎ電流を増加させようとすると、ゲート絶縁
膜の単位面積当りの容量を大きくしなければならず、そ
の為には、ゲート絶縁膜の膜厚を薄くすることが必要と
なる。しかしながらゲート絶縁膜２２を薄（すれば、ピ
ンホールによるゲート電極とソース電極あるいはドレイ
ン電極との短絡の確率が高くなる。これに対しゲート絶
縁膜２２として誘電率の比較的高いＴ ａ ２Ｏ ｓ（
誘電率＝２３）あるいはＡｌ２Ｏ３（誘電率：８）を用
いた場合、前述のＳｉＮｘ、ＳｉＯ２に比較して比誘電
率が約１．５〜３倍と大きいので、単位面積当りの容量
も同一膜厚ならば約１．５〜３倍となり、トランジスタ
のＯＮ電流もＳｉＮｘの場合に比較して約１．５−３倍
となる。しかしながら、Ｔ ａ ２Ｏ ｓあるいはＡ
ｌ ２Ｏ３はＳ ｉ Ｎ ｘ、Ｓ ｉ Ｏ２よりもリー
ク電流が約１桁大きく、ゲート絶縁層内にキャリアが蓄
積されやすく、これによるＴＰＴは、ＯＮ電流は増加す
るものの、しきい値電圧の経時変化が大きく、ＳｉＮｘ
あるいは５ｉＯｚをゲート絶縁膜として用いたＴＰＴに
比較して信頼性の面で劣る。
縁層としてＳ ｉＮｘ、Ｓ ｉｏ２等を用いた場合、誘
電率が、それぞれ６．４．３．８と比較的低く、トラン
ジスタのｏｎ電流を増加させようとすると、ゲート絶縁
膜の単位面積当りの容量を大きくしなければならず、そ
の為には、ゲート絶縁膜の膜厚を薄くすることが必要と
なる。しかしながらゲート絶縁膜２２を薄（すれば、ピ
ンホールによるゲート電極とソース電極あるいはドレイ
ン電極との短絡の確率が高くなる。これに対しゲート絶
縁膜２２として誘電率の比較的高いＴ ａ ２Ｏ ｓ（
誘電率＝２３）あるいはＡｌ２Ｏ３（誘電率：８）を用
いた場合、前述のＳｉＮｘ、ＳｉＯ２に比較して比誘電
率が約１．５〜３倍と大きいので、単位面積当りの容量
も同一膜厚ならば約１．５〜３倍となり、トランジスタ
のＯＮ電流もＳｉＮｘの場合に比較して約１．５−３倍
となる。しかしながら、Ｔ ａ ２Ｏ ｓあるいはＡ
ｌ ２Ｏ３はＳ ｉ Ｎ ｘ、Ｓ ｉ Ｏ２よりもリー
ク電流が約１桁大きく、ゲート絶縁層内にキャリアが蓄
積されやすく、これによるＴＰＴは、ＯＮ電流は増加す
るものの、しきい値電圧の経時変化が大きく、ＳｉＮｘ
あるいは５ｉＯｚをゲート絶縁膜として用いたＴＰＴに
比較して信頼性の面で劣る。
問題点を解決するための手段
本発明はシリコンを主成分とする非単結晶半導体を用い
た薄膜トランジスタに於て、ゲート絶縁膜と界面を有す
るゲート電極の材料として、高融点金属シリサイド、前
記ゲート絶縁膜として誘電率の比較的大きなＴ ａ ２
Ｏ５あるいはＡｌ２Ｏ３を用いその界面にＳｉＯ２を形
成することによりゲート絶縁膜のリーク電流が小さくか
つＯＮ電流が大きいトランジスタの構造を与えている。
た薄膜トランジスタに於て、ゲート絶縁膜と界面を有す
るゲート電極の材料として、高融点金属シリサイド、前
記ゲート絶縁膜として誘電率の比較的大きなＴ ａ ２
Ｏ５あるいはＡｌ２Ｏ３を用いその界面にＳｉＯ２を形
成することによりゲート絶縁膜のリーク電流が小さくか
つＯＮ電流が大きいトランジスタの構造を与えている。
作用
前記ゲート絶縁膜に、たとえば反応性スパッタによるＴ
ａ ２Ｏ ｓあるいはＡｌ２Ｏ３を用いかつゲート金
属に高融点金属シリサイドを用いた場合では、Ｔ ａ
２Ｏ ｅｓあ、るいはＡｌ２Ｏ３と金属シリサイド界面
に自動的に数十オングストローム程度の薄い５ｉＯｚが
形成される。第３図は、Ｔ ａ ２Ｏ ｒｓ −Ｍ ｏ
シリサイド界面のオージェ電子分光分析の結果である。
ａ ２Ｏ ｓあるいはＡｌ２Ｏ３を用いかつゲート金
属に高融点金属シリサイドを用いた場合では、Ｔ ａ
２Ｏ ｅｓあ、るいはＡｌ２Ｏ３と金属シリサイド界面
に自動的に数十オングストローム程度の薄い５ｉＯｚが
形成される。第３図は、Ｔ ａ ２Ｏ ｒｓ −Ｍ ｏ
シリサイド界面のオージェ電子分光分析の結果である。
（ａ）の部分に５Ｏ−１００Ａ程度の５ｉｎ２が形成さ
れている。この薄い５ｉ０２によりＴＰＴのゲート絶縁
膜中を流れるリーク電流が低く抑えられる。Ａ Ｉ ２
Ｏ３を反応性スパッタで形成した場合も同様に５ｉｎ２
が形成される。この５ｆＯ２の膜厚はＴ ａ ２Ｏ ｔ
ｓあるいはＡｌ２Ｏ３の膜厚に比較して非常に薄いので
、ゲート絶縁膜全体の容量の減少にはほとんど影響しな
い。
れている。この薄い５ｉ０２によりＴＰＴのゲート絶縁
膜中を流れるリーク電流が低く抑えられる。Ａ Ｉ ２
Ｏ３を反応性スパッタで形成した場合も同様に５ｉｎ２
が形成される。この５ｆＯ２の膜厚はＴ ａ ２Ｏ ｔ
ｓあるいはＡｌ２Ｏ３の膜厚に比較して非常に薄いので
、ゲート絶縁膜全体の容量の減少にはほとんど影響しな
い。
以上の様にゲート金属材料として高融点金属シリサイド
、ゲート絶縁膜としてＴａ ２Ｏ ａあるいはＡ ｌ
２Ｏ ｔｓを用いその界面にＳｉＯ２を形成することに
よってゲート絶縁層の誘電率が高く従ってＯＮ電流が大
きく取れ、かつゲート絶縁膜のリーク電流が少ない為に
Ｔｒ特性の経時変化の小さいＴＰＴを作る事が出来る。
、ゲート絶縁膜としてＴａ ２Ｏ ａあるいはＡ ｌ
２Ｏ ｔｓを用いその界面にＳｉＯ２を形成することに
よってゲート絶縁層の誘電率が高く従ってＯＮ電流が大
きく取れ、かつゲート絶縁膜のリーク電流が少ない為に
Ｔｒ特性の経時変化の小さいＴＰＴを作る事が出来る。
実施例
以下具体的な実施例について説明する。なお実施例では
第一のゲート絶縁膜としてＴ ａ ２Ｏ５を用いた場合
を述べているが、Ａｌ２Ｏ３を用いる場合は、反応性ス
パッタのターゲットとしてＴａのかわりにＡＩを用いる
ことにより同様の結果を得ることが出来る。またこの実
施例では５ｉｎ２はＴ ａ ２Ｏ ｅｓを反応性スパッ
タで形成する際に自動的にできる。
第一のゲート絶縁膜としてＴ ａ ２Ｏ５を用いた場合
を述べているが、Ａｌ２Ｏ３を用いる場合は、反応性ス
パッタのターゲットとしてＴａのかわりにＡＩを用いる
ことにより同様の結果を得ることが出来る。またこの実
施例では５ｉｎ２はＴ ａ ２Ｏ ｅｓを反応性スパッ
タで形成する際に自動的にできる。
第１図（ａ）、（ｂ）に示す様に絶縁性基板１０上に第
一のゲート電極１１として１００ＯＡのＣｒをＤＣスパ
ッタ法により形成する。第１図（ａ）は同図（ｂ）のＡ
−Ａ’断面図である。引き続いて第２のゲート電極１２
をＤＣスパッタ法でＭ。
一のゲート電極１１として１００ＯＡのＣｒをＤＣスパ
ッタ法により形成する。第１図（ａ）は同図（ｂ）のＡ
−Ａ’断面図である。引き続いて第２のゲート電極１２
をＤＣスパッタ法でＭ。
シリサイドを５０ＯＡ形成する。ここでＣｒのかわりに
ＡＩ、Ｔａ等の他の金属電極、ＩＴＯ等の透明導電膜を
用いても問題はない。またＭｏシリサイドのかわりにＴ
ｉシリサイド、Ｔａシリサイドを用いても問題はない。
ＡＩ、Ｔａ等の他の金属電極、ＩＴＯ等の透明導電膜を
用いても問題はない。またＭｏシリサイドのかわりにＴ
ｉシリサイド、Ｔａシリサイドを用いても問題はない。
これをゲート電極形状に食刻した後、ターゲットとして
Ｔａを用い、酸素、アルゴン混合雰囲気中で、反応性ス
パッタを行ってＴ ａ ２Ｏ ｓを２Ｏ００Ａ形成する
。この反応性スパッタを行う際に、第３図のオージェ電
子分光に示した如くシリサイド１２と第一のゲート絶縁
膜１３となるＴ ａ ２Ｏ ｓ界面に１００Ａ程度の５
ｉＯｚ１８層が形成される。こうして第一のゲート絶縁
膜１３としてＴａ２Ｏｅｓを２Ｏ００Ａ形成した後、プ
ラズマＣＶＤ法を用いて第２のゲート絶縁層１４として
Ｓ １Ｎｘ２Ｏ００Ａ、半導体層１５として非晶質シリ
コン８００Ａを連続で形成する。この方法では、ゲート
絶縁層と半導体層が連続で形成される為、その界面準位
密度が低（抑えられて、しきい値電圧が低（かつＯＮ電
流の立ち上がり特性の良好なトランジスタが形成される
。ゲート絶縁膜としてＴ ａ ２Ｏ ｓ単層にした場合
は、Ｔ ａ ２Ｏ ｅｓ層を形成し半導体層の非晶質シ
リコンを形成するまでに、一端外気に晒すためにゲート
絶縁膜と半導体層の界面準位密度が高（なり、トランジ
スタの特性としては悪（なる。半導体層をｎ樺関フ形状
にエツチングした後、ＡＩを７０００ＡＤＣスパツタ法
で製膜し選択エツチングを行いソース電極１６、ドレイ
ン電極１７とする。第一のゲート絶縁膜として、誘電率
の大きなＴ ａ ２Ｏ ｓを用いているために、ゲート
がＳｉＮｘ単層の物に比較して、ゲート絶縁膜の単位面
積当りの容量が約２倍となるために、オン電流は約２倍
となる。第４図に本実施例により作成したＴｒのゲート
電圧−ドレイン電流特性を示す。次表に従来のＳ ｉＮ
ｘ単層のＴｒとこの実施例により作成したＴｒのゲート
絶縁膜の単位面積当りの容量の比と、ＯＮ電流、ＯＦＦ
電流を示す。
Ｔａを用い、酸素、アルゴン混合雰囲気中で、反応性ス
パッタを行ってＴ ａ ２Ｏ ｓを２Ｏ００Ａ形成する
。この反応性スパッタを行う際に、第３図のオージェ電
子分光に示した如くシリサイド１２と第一のゲート絶縁
膜１３となるＴ ａ ２Ｏ ｓ界面に１００Ａ程度の５
ｉＯｚ１８層が形成される。こうして第一のゲート絶縁
膜１３としてＴａ２Ｏｅｓを２Ｏ００Ａ形成した後、プ
ラズマＣＶＤ法を用いて第２のゲート絶縁層１４として
Ｓ １Ｎｘ２Ｏ００Ａ、半導体層１５として非晶質シリ
コン８００Ａを連続で形成する。この方法では、ゲート
絶縁層と半導体層が連続で形成される為、その界面準位
密度が低（抑えられて、しきい値電圧が低（かつＯＮ電
流の立ち上がり特性の良好なトランジスタが形成される
。ゲート絶縁膜としてＴ ａ ２Ｏ ｓ単層にした場合
は、Ｔ ａ ２Ｏ ｅｓ層を形成し半導体層の非晶質シ
リコンを形成するまでに、一端外気に晒すためにゲート
絶縁膜と半導体層の界面準位密度が高（なり、トランジ
スタの特性としては悪（なる。半導体層をｎ樺関フ形状
にエツチングした後、ＡＩを７０００ＡＤＣスパツタ法
で製膜し選択エツチングを行いソース電極１６、ドレイ
ン電極１７とする。第一のゲート絶縁膜として、誘電率
の大きなＴ ａ ２Ｏ ｓを用いているために、ゲート
がＳｉＮｘ単層の物に比較して、ゲート絶縁膜の単位面
積当りの容量が約２倍となるために、オン電流は約２倍
となる。第４図に本実施例により作成したＴｒのゲート
電圧−ドレイン電流特性を示す。次表に従来のＳ ｉＮ
ｘ単層のＴｒとこの実施例により作成したＴｒのゲート
絶縁膜の単位面積当りの容量の比と、ＯＮ電流、ＯＦＦ
電流を示す。
発明の効果
以上に述べた構成のＴＰＴは、ＯＮ電流の立ち上がり特
性が良好で、しきい値電圧の経時変化が少な（、かつ従
来のゲート絶縁層としてＳｉＮｘや５ｉｎ２を用いたＴ
ＰＴに比較して、ゲート絶縁膜が同一膜厚ならば、ＯＮ
電流が約１．５〜３倍高く取れるＴｒを作成することが
出来、その技術的意義は大なるものである。
性が良好で、しきい値電圧の経時変化が少な（、かつ従
来のゲート絶縁層としてＳｉＮｘや５ｉｎ２を用いたＴ
ＰＴに比較して、ゲート絶縁膜が同一膜厚ならば、ＯＮ
電流が約１．５〜３倍高く取れるＴｒを作成することが
出来、その技術的意義は大なるものである。
第１図（ａ）、（ｂ）はそれぞれ本発明の一実施例によ
る構造のＴＰＴの平面図および断面図、第２図（ａ）、
（ｂ）はそれぞれ従来例の構造によるＴｒ４図はＴＰＴ
のゲート電圧−ドレイン電流特性図である。 １１・・・・第１のゲート電極、１２・・・・第２のゲ
ート電極、１３・・・・第１のゲート絶縁層、１４・・
・・第２のゲート絶縁層、１５・・・・非単結晶半導体
層、１６・・・・ソース電極、１７・・・・ドレイン電
極、１８・・・・５ｉｎ２膜。 代理人の氏名 弁理士 中尾敏男 ほか１名ｎ−一一第
１のデート電極 ／２−−一第２のデート電極 第１ 図 １６− ソース覧及１７− ド
レイソ電」返 ／Ｂ −−−５ｉＯＺ 月ジ１ ／／、／Ｚ （９弘） 第２図 （ａ−ン び２
る構造のＴＰＴの平面図および断面図、第２図（ａ）、
（ｂ）はそれぞれ従来例の構造によるＴｒ４図はＴＰＴ
のゲート電圧−ドレイン電流特性図である。 １１・・・・第１のゲート電極、１２・・・・第２のゲ
ート電極、１３・・・・第１のゲート絶縁層、１４・・
・・第２のゲート絶縁層、１５・・・・非単結晶半導体
層、１６・・・・ソース電極、１７・・・・ドレイン電
極、１８・・・・５ｉｎ２膜。 代理人の氏名 弁理士 中尾敏男 ほか１名ｎ−一一第
１のデート電極 ／２−−一第２のデート電極 第１ 図 １６− ソース覧及１７− ド
レイソ電」返 ／Ｂ −−−５ｉＯＺ 月ジ１ ／／、／Ｚ （９弘） 第２図 （ａ−ン び２
Claims (2)
- （１）ガラス基板上に形成される単層あるいは複層のゲ
ート電極材料で、前記ゲート電極に引き続いて形成する
ゲート絶縁膜と界面を有する部分のゲート電極の材料が
高融点金属シリサイドより形成されており、ゲート絶縁
膜が少なくともＴａ＿２Ｏ＿５あるいはＡｌ＿２Ｏ＿３
を含む単層又はそれに続いて第二あるいは第三のゲート
絶縁膜を形成することによる複層からなり、前記単層あ
るいは複層のゲート絶縁膜上に引き続いて非単結晶半導
体層を形成し、前記半導体層と一部重なり合う様にソー
ス、ドレインとなる電極を形成し、前記Ｔａ＿２Ｏ＿５
あるいはＡｌ＿２Ｏ＿３と前記高融点金属シリサイド界
面にＳｉＯ＿２が形成されていることを特徴とする薄膜
トランジスタ。 - （２）第二のゲート絶縁膜がＳｉＮ＿ｘで、非単結晶半
導体が非単結晶シリコンを主成分とする半導体であるこ
とを特徴とする特許請求の範囲第１項記載の薄膜トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28703786A JPS63140580A (ja) | 1986-12-02 | 1986-12-02 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28703786A JPS63140580A (ja) | 1986-12-02 | 1986-12-02 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63140580A true JPS63140580A (ja) | 1988-06-13 |
Family
ID=17712225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28703786A Pending JPS63140580A (ja) | 1986-12-02 | 1986-12-02 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63140580A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260570A (ja) * | 1988-12-24 | 1990-10-23 | Samsung Electron Devices Co Ltd | 多結晶シリコン薄膜トランジスタ |
| US5272361A (en) * | 1989-06-30 | 1993-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Field effect semiconductor device with immunity to hot carrier effects |
| JPH06196700A (ja) * | 1992-08-25 | 1994-07-15 | Alps Electric Co Ltd | 電子装置 |
| US5698883A (en) * | 1989-10-09 | 1997-12-16 | Kabushiki Kaisha Toshiba | MOS field effect transistor and method for manufacturing the same |
| US5721163A (en) * | 1996-06-10 | 1998-02-24 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of manufacture of thin film transistor SRAM device with a titanium nitride or silicide gate |
-
1986
- 1986-12-02 JP JP28703786A patent/JPS63140580A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260570A (ja) * | 1988-12-24 | 1990-10-23 | Samsung Electron Devices Co Ltd | 多結晶シリコン薄膜トランジスタ |
| US5272361A (en) * | 1989-06-30 | 1993-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Field effect semiconductor device with immunity to hot carrier effects |
| US5698883A (en) * | 1989-10-09 | 1997-12-16 | Kabushiki Kaisha Toshiba | MOS field effect transistor and method for manufacturing the same |
| JPH06196700A (ja) * | 1992-08-25 | 1994-07-15 | Alps Electric Co Ltd | 電子装置 |
| US5721163A (en) * | 1996-06-10 | 1998-02-24 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of manufacture of thin film transistor SRAM device with a titanium nitride or silicide gate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166105B2 (ja) | 半導体装置およびその製造方法 | |
| KR102080484B1 (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| US6525341B1 (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
| JPH0640550B2 (ja) | 薄膜トランジスタの製造方法 | |
| US10431668B2 (en) | Method of fabricating thin film transistor, thin film transistor, and display apparatus | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JPH023308B2 (ja) | ||
| JPH03185840A (ja) | 薄膜トランジスタ | |
| JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
| JPS63140579A (ja) | 薄膜トランジスタ | |
| JPS60170261A (ja) | 薄膜トランジスタの構成方法 | |
| JPH0546990B2 (ja) | ||
| JP3245613B2 (ja) | 薄膜素子の製造方法 | |
| JPS6160588B2 (ja) | ||
| JPH01106470A (ja) | 薄膜トランジタ | |
| JPS5871661A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0828512B2 (ja) | 薄膜トランジスタ | |
| JPH11214702A (ja) | 半導体装置およびその製造方法 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JPH0651350A (ja) | 表示装置 | |
| JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
| WO2018181296A1 (ja) | チャネルエッチ型薄膜トランジスタの製造方法 | |
| JP3289979B2 (ja) | 半導体装置 | |
| JPH05183162A (ja) | 傾斜機能材料薄膜及び薄膜トランジスタ | |
| JPH05152572A (ja) | 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置 |