JPH05152572A - 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置 - Google Patents
金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置Info
- Publication number
- JPH05152572A JPH05152572A JP3317699A JP31769991A JPH05152572A JP H05152572 A JPH05152572 A JP H05152572A JP 3317699 A JP3317699 A JP 3317699A JP 31769991 A JP31769991 A JP 31769991A JP H05152572 A JPH05152572 A JP H05152572A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- impurity
- gate electrode
- added
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アルミニウムを主成分とした導電体層が、純
アルミニウム層と高融点金属を不純物として添加した不
純物添加アルミニウム層からなる多層構造であるという
構成を設けることにより、導電体層の配線抵抗を上げる
ことなく、ヒロックを生じずそれにともなう不良が発生
しない金属配線、及びそれを用いた半導体装置及びＴＦ
Ｔ液晶表示装置を提供することを目的とする。 【構成】 導電体層であるゲート電極として、純アルミ
ニウムゲート電極１と、不純物添加アルミニウムゲート
電極２を用いた多層構造とすることにより、ヒロックの
発生をなくしたＴＦＴが得られる。
アルミニウム層と高融点金属を不純物として添加した不
純物添加アルミニウム層からなる多層構造であるという
構成を設けることにより、導電体層の配線抵抗を上げる
ことなく、ヒロックを生じずそれにともなう不良が発生
しない金属配線、及びそれを用いた半導体装置及びＴＦ
Ｔ液晶表示装置を提供することを目的とする。 【構成】 導電体層であるゲート電極として、純アルミ
ニウムゲート電極１と、不純物添加アルミニウムゲート
電極２を用いた多層構造とすることにより、ヒロックの
発生をなくしたＴＦＴが得られる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に液晶
などと組み合わせて画像表示装置を構成するための薄膜
トランジスタ（ＴＦＴ）のゲート電極、及び配線に用い
る材料に関するものである。
などと組み合わせて画像表示装置を構成するための薄膜
トランジスタ（ＴＦＴ）のゲート電極、及び配線に用い
る材料に関するものである。
【０００２】
【従来の技術】（図３）は従来のＴＦＴの基本構成断面
図である。ガラス基板８上に、例えばアルミニウムを主
成分としたゲート電極９が形成され、非晶質シリコン半
導体層５が窒化シリコンゲート絶縁膜４を介して形成さ
れ、アルミニウムよりなるソース、ドレイン電極７ａ、
７ｂが、リンを含む非晶質シリコン半導体層６ａ、６ｂ
を介して形成されている。
図である。ガラス基板８上に、例えばアルミニウムを主
成分としたゲート電極９が形成され、非晶質シリコン半
導体層５が窒化シリコンゲート絶縁膜４を介して形成さ
れ、アルミニウムよりなるソース、ドレイン電極７ａ、
７ｂが、リンを含む非晶質シリコン半導体層６ａ、６ｂ
を介して形成されている。
【０００３】次に、上述の構造を持つＴＦＴの製作工程
について簡単に説明する。まず、ガラス基板８上にアル
ミニウム膜を形成し、ホトリソグラフィ技術により加工
を行いゲート電極９とする。ついで全面に窒化シリコン
ゲート絶縁膜４、非晶質シリコン半導体層５、リンを含
む非晶質シリコン半導体層６を化学気相堆積法により順
次被着する。
について簡単に説明する。まず、ガラス基板８上にアル
ミニウム膜を形成し、ホトリソグラフィ技術により加工
を行いゲート電極９とする。ついで全面に窒化シリコン
ゲート絶縁膜４、非晶質シリコン半導体層５、リンを含
む非晶質シリコン半導体層６を化学気相堆積法により順
次被着する。
【０００４】その後、（図３）に示すように非晶質シリ
コン半導体層５、及びリンを含む非晶質シリコン半導体
層６を島状にする。さらに、ゲート電極の表面を露出さ
せてソース、ドレイン電極を形成する金属との電気的接
触を得るために窒化シリコンゲート絶縁膜４に開孔部を
設け、ソース、ドレイン電極７ａ、７ｂを形成した後、
チャンネル部となる非晶質シリコン半導体層５の上に被
着してあるリンを含む非晶質シリコン半導体層６を除去
して（図３）に示すＴＦＴが完成する。
コン半導体層５、及びリンを含む非晶質シリコン半導体
層６を島状にする。さらに、ゲート電極の表面を露出さ
せてソース、ドレイン電極を形成する金属との電気的接
触を得るために窒化シリコンゲート絶縁膜４に開孔部を
設け、ソース、ドレイン電極７ａ、７ｂを形成した後、
チャンネル部となる非晶質シリコン半導体層５の上に被
着してあるリンを含む非晶質シリコン半導体層６を除去
して（図３）に示すＴＦＴが完成する。
【０００５】ここで、アルミニウムゲート電極のホトリ
ソグラフィ技術による加工時や、半導体層の製膜時等、
製造プロセス中に熱工程が存在するために、純アルミニ
ウムを用いたゲート電極ではヒロックが生じ、それにと
もないゲート電極とソース、ドレイン電極との間で短絡
が発生する。そこでアルミニウムにシリコン等の不純物
を添加しヒロックの発生を抑制し、それにともなうゲー
ト電極とソース、ドレイン電極との間での短絡を防い
だ。
ソグラフィ技術による加工時や、半導体層の製膜時等、
製造プロセス中に熱工程が存在するために、純アルミニ
ウムを用いたゲート電極ではヒロックが生じ、それにと
もないゲート電極とソース、ドレイン電極との間で短絡
が発生する。そこでアルミニウムにシリコン等の不純物
を添加しヒロックの発生を抑制し、それにともなうゲー
ト電極とソース、ドレイン電極との間での短絡を防い
だ。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、アルミニウムに不純物を添加しているた
めに配線抵抗を上げてしまうといった問題点を有してい
た。
来の構成では、アルミニウムに不純物を添加しているた
めに配線抵抗を上げてしまうといった問題点を有してい
た。
【０００７】本発明は上記従来の問題点を解決するもの
で、アルミニウムからなるゲート電極を、純アルミニウ
ム層と高融点金属を不純物として添加した不純物添加ア
ルミニウム層からなる多層構造とすることにより、電極
の配線抵抗を上げることなく、製造プロセス中の熱工程
によるヒロックを抑制し、それにともなうゲート電極と
ソース、ドレイン電極間での短絡が発生しない金属配
線、及びそれを用いた半導体装置及びＴＦＴ液晶表示装
置を提供することを目的とする。
で、アルミニウムからなるゲート電極を、純アルミニウ
ム層と高融点金属を不純物として添加した不純物添加ア
ルミニウム層からなる多層構造とすることにより、電極
の配線抵抗を上げることなく、製造プロセス中の熱工程
によるヒロックを抑制し、それにともなうゲート電極と
ソース、ドレイン電極間での短絡が発生しない金属配
線、及びそれを用いた半導体装置及びＴＦＴ液晶表示装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の金属配線、及びそれを用いた半導体装置及び
ＴＦＴ液晶表示装置は、金属配線が、純アルミニウムか
らなる導電体層と、融点が１４００℃以上の高融点金属
を不純物として添加した不純物添加アルミニウムからな
る導電体層との多層構造であり、また高融点金属がシリ
コン、タンタル、チタン、モリブデン、タングステン、
ハフニウム、ニオブ、ジルコニウム、バナジウムのいず
れかであり、またこの金属配線を用いていることを特徴
とするものである。
に本発明の金属配線、及びそれを用いた半導体装置及び
ＴＦＴ液晶表示装置は、金属配線が、純アルミニウムか
らなる導電体層と、融点が１４００℃以上の高融点金属
を不純物として添加した不純物添加アルミニウムからな
る導電体層との多層構造であり、また高融点金属がシリ
コン、タンタル、チタン、モリブデン、タングステン、
ハフニウム、ニオブ、ジルコニウム、バナジウムのいず
れかであり、またこの金属配線を用いていることを特徴
とするものである。
【０００９】
【作用】この構成によって、導電体層の配線抵抗を従来
の不純物添加アルミニウム１層を用いた場合よりも下げ
ることができる。しかも製造プロセス中の熱工程による
アルミニウムからなる導電体層のヒロックを抑制し、そ
れにともなうゲート電極とソース、ドレイン電極間での
短絡が発生しない金属配線、及びそれを用いた半導体装
置、及びＴＦＴ液晶表示装置を形成することができる。
の不純物添加アルミニウム１層を用いた場合よりも下げ
ることができる。しかも製造プロセス中の熱工程による
アルミニウムからなる導電体層のヒロックを抑制し、そ
れにともなうゲート電極とソース、ドレイン電極間での
短絡が発生しない金属配線、及びそれを用いた半導体装
置、及びＴＦＴ液晶表示装置を形成することができる。
【００１０】
【実施例】（実施例１）以下本発明の一実施例につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１１】（図１）は、本発明の一実施例における多
層構造のアルミニウムのゲート電極を用いた、ＴＦＴの
基本構成断面図である。（図１）において、１は純アル
ミニウムゲート電極（膜厚１００ｎｍ）、２は不純物添
加アルミニウムゲート電極（膜厚５０ｎｍ）、４は窒化
シリコンゲート絶縁膜（膜厚３００ｎｍ）、５は非晶質
シリコン半導体層（膜厚１００ｎｍ）、６ａ，６ｂはリ
ンを含む非晶質シリコン半導体層（膜厚５０ｎｍ）、７
ａ，７ｂはそれぞれソース電極、ドレイン電極（膜厚７
００ｎｍ）、８はガラス基板である。
層構造のアルミニウムのゲート電極を用いた、ＴＦＴの
基本構成断面図である。（図１）において、１は純アル
ミニウムゲート電極（膜厚１００ｎｍ）、２は不純物添
加アルミニウムゲート電極（膜厚５０ｎｍ）、４は窒化
シリコンゲート絶縁膜（膜厚３００ｎｍ）、５は非晶質
シリコン半導体層（膜厚１００ｎｍ）、６ａ，６ｂはリ
ンを含む非晶質シリコン半導体層（膜厚５０ｎｍ）、７
ａ，７ｂはそれぞれソース電極、ドレイン電極（膜厚７
００ｎｍ）、８はガラス基板である。
【００１２】（図１）に示すようにガラス基板８上に純
アルミニウム膜、さらにその上に重なるように高融点金
属としてタンタルを２ａｔ％添加した不純物添加アルミ
ニウム膜を直流スパッタ法で形成し、ホトリソグラフィ
技術により加工を行い純アルミニウムゲート電極１、不
純物添加アルミニウムゲート電極２とした。
アルミニウム膜、さらにその上に重なるように高融点金
属としてタンタルを２ａｔ％添加した不純物添加アルミ
ニウム膜を直流スパッタ法で形成し、ホトリソグラフィ
技術により加工を行い純アルミニウムゲート電極１、不
純物添加アルミニウムゲート電極２とした。
【００１３】そして、窒化シリコンゲート絶縁膜４、非
晶質シリコン半導体層５、リンを含む非晶質シリコン半
導体層６を１３．５６ＭＨｚの周波数のグロー放電を用
いた化学気層堆積法により順次連続形成する。
晶質シリコン半導体層５、リンを含む非晶質シリコン半
導体層６を１３．５６ＭＨｚの周波数のグロー放電を用
いた化学気層堆積法により順次連続形成する。
【００１４】つづいて形成された非晶質シリコン半導体
層５、リンを含む非晶質シリコン半導体層６を弗酸と硝
酸の混合液を用いて島状にする。その後ソース、ドレイ
ン電極７ａ、７ｂを形成し、最後にＴＦＴチャンネル部
の非晶質シリコン半導体層５上に残存しているリンを含
む非晶質シリコン半導体層６を弗酸と硝酸の混合液を用
いて除去して本発明によるＴＦＴが完成する。
層５、リンを含む非晶質シリコン半導体層６を弗酸と硝
酸の混合液を用いて島状にする。その後ソース、ドレイ
ン電極７ａ、７ｂを形成し、最後にＴＦＴチャンネル部
の非晶質シリコン半導体層５上に残存しているリンを含
む非晶質シリコン半導体層６を弗酸と硝酸の混合液を用
いて除去して本発明によるＴＦＴが完成する。
【００１５】本実施例によれば、ゲート電極である純ア
ルミニウム電極上に不純物添加アルミニウム電極を用い
ているために、熱工程を通ってもゲート電極のヒロック
の発生がない。従ってゲート電極と、ソース、ドレイン
電極との間での短絡を防止できる。
ルミニウム電極上に不純物添加アルミニウム電極を用い
ているために、熱工程を通ってもゲート電極のヒロック
の発生がない。従ってゲート電極と、ソース、ドレイン
電極との間での短絡を防止できる。
【００１６】一方、本実施例のＴＦＴ特性は従来例の場
合と大差ない。すなわち本実施例によればＴＦＴ特性を
悪化させることなく、また工程において不良の発生をな
くしＴＦＴを作製できる。また（図４）に不純物添加ア
ルミニウム単層の物と、２層構造の物の、添加量に対す
る抵抗値の関係図を示す。同図のごとく不純物添加アル
ミニウム単層の配線抵抗に比べ、本実施例では配線抵抗
を半減できる。
合と大差ない。すなわち本実施例によればＴＦＴ特性を
悪化させることなく、また工程において不良の発生をな
くしＴＦＴを作製できる。また（図４）に不純物添加ア
ルミニウム単層の物と、２層構造の物の、添加量に対す
る抵抗値の関係図を示す。同図のごとく不純物添加アル
ミニウム単層の配線抵抗に比べ、本実施例では配線抵抗
を半減できる。
【００１７】（実施例２）以下本発明の第２の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１８】（図２）は本発明の一実施例における多層
構造アルミニウムゲート電極を用いたＴＦＴの基本構成
断面図である。（図２）において、２は高融点金属を不
純物として添加した不純物添加アルミニウムゲート電極
（膜厚１００ｎｍ）、１は純アルミニウムゲート電極
（膜厚５０ｎｍ）、３は酸化アルミニウムゲート絶縁膜
（膜厚２００ｎｍ）、４は窒化シリコンゲート絶縁膜
（膜厚１５０ｎｍ）である。その他の構成は、前述の実
施例と同様である。
構造アルミニウムゲート電極を用いたＴＦＴの基本構成
断面図である。（図２）において、２は高融点金属を不
純物として添加した不純物添加アルミニウムゲート電極
（膜厚１００ｎｍ）、１は純アルミニウムゲート電極
（膜厚５０ｎｍ）、３は酸化アルミニウムゲート絶縁膜
（膜厚２００ｎｍ）、４は窒化シリコンゲート絶縁膜
（膜厚１５０ｎｍ）である。その他の構成は、前述の実
施例と同様である。
【００１９】（図２）に示すようにガラス基板８上に高
融点金属としてチタンを３ｗｔ％添加した不純物添加ア
ルミニウム膜、さらに、その上に重なるように純アルミ
ニウム膜が膜厚２００ｎｍとなるように直流スパッタ法
で形成し、ホトリソグラフィ技術により加工を行い、不
純物添加アルミニウムゲート電極２、純アルミニウムゲ
ート電極１とした。そして、純アルミニウムゲート電極
１の上部を陽極酸化し、酸化アルミニウムゲート絶縁膜
３を形成する。ここで、陽極酸化液には、水に対しほう
酸アンモニウムを３％溶かした水溶液と、エチレングリ
コールを１：９の割合で混合したものを、ｐＨを６〜７
に調整した中性のものを用いた。また、陽極酸化液温度
を３０℃に保ち、さらに陽極酸化電圧を１４０Ｖ、陽極
酸化電流を５ｍＡ／ｃｍ2とし陽極酸化を行った。他の
製造方法は、前述の実施例と同様である。
融点金属としてチタンを３ｗｔ％添加した不純物添加ア
ルミニウム膜、さらに、その上に重なるように純アルミ
ニウム膜が膜厚２００ｎｍとなるように直流スパッタ法
で形成し、ホトリソグラフィ技術により加工を行い、不
純物添加アルミニウムゲート電極２、純アルミニウムゲ
ート電極１とした。そして、純アルミニウムゲート電極
１の上部を陽極酸化し、酸化アルミニウムゲート絶縁膜
３を形成する。ここで、陽極酸化液には、水に対しほう
酸アンモニウムを３％溶かした水溶液と、エチレングリ
コールを１：９の割合で混合したものを、ｐＨを６〜７
に調整した中性のものを用いた。また、陽極酸化液温度
を３０℃に保ち、さらに陽極酸化電圧を１４０Ｖ、陽極
酸化電流を５ｍＡ／ｃｍ2とし陽極酸化を行った。他の
製造方法は、前述の実施例と同様である。
【００２０】本実施例によれば、前述の実施例と同様配
線抵抗を改善でき、ＴＦＴ特性を悪化させることなく、
また工程において不良を発生することなくＴＦＴを作製
できる。
線抵抗を改善でき、ＴＦＴ特性を悪化させることなく、
また工程において不良を発生することなくＴＦＴを作製
できる。
【００２１】なお、第１、及び第２の実施例においてア
ルミニウムゲート電極を、純アルミニウム層と高融点金
属を不純物として添加した不純物添加アルミニウム層か
らなる２層以上の多層構造とし、また不純物としてタン
タル、チタン以外の高融点金属であるシリコン、モリブ
デン、タングステン、ハフニウム、ニオブ、ジルコニウ
ム、バナジウムを用いても同様の効果がある。さらに、
不純物の添加濃度は、濃度が高くなるとヒロックの発生
はかなり抑えられるが、配線抵抗が高くなるので、必要
とする抵抗値によって適度な添加量を選択する。
ルミニウムゲート電極を、純アルミニウム層と高融点金
属を不純物として添加した不純物添加アルミニウム層か
らなる２層以上の多層構造とし、また不純物としてタン
タル、チタン以外の高融点金属であるシリコン、モリブ
デン、タングステン、ハフニウム、ニオブ、ジルコニウ
ム、バナジウムを用いても同様の効果がある。さらに、
不純物の添加濃度は、濃度が高くなるとヒロックの発生
はかなり抑えられるが、配線抵抗が高くなるので、必要
とする抵抗値によって適度な添加量を選択する。
【００２２】
【発明の効果】以上のように本発明は、金属配線が、純
アルミニウムからなる導電体層と、高融点金属を不純物
として添加した不純物添加アルミニウムからなる導電体
層との多層構造であるという構成を設けることにより、
導電体層の配線抵抗を上げることなく熱工程を通っても
ヒロックが生じず、それにともなうゲート電極と、ソー
ス、ドレイン電極間での短絡が発生しない金属配線、及
びそれを用いた半導体装置及びＴＦＴ液晶表示装置を実
現できるものである。
アルミニウムからなる導電体層と、高融点金属を不純物
として添加した不純物添加アルミニウムからなる導電体
層との多層構造であるという構成を設けることにより、
導電体層の配線抵抗を上げることなく熱工程を通っても
ヒロックが生じず、それにともなうゲート電極と、ソー
ス、ドレイン電極間での短絡が発生しない金属配線、及
びそれを用いた半導体装置及びＴＦＴ液晶表示装置を実
現できるものである。
【図１】本発明の一実施例における多層構造アルミニウ
ムゲート電極を用いたＴＦＴの基本構成断面図
ムゲート電極を用いたＴＦＴの基本構成断面図
【図２】本発明の一実施例における多層構造アルミニウ
ムゲート電極を用いたＴＦＴの基本構成断面図
ムゲート電極を用いたＴＦＴの基本構成断面図
【図３】従来のＴＦＴの基本構成断面図
【図４】不純物添加アルミニウム単層の物と、多層構造
の物の、添加量に対する抵抗値の関係図
の物の、添加量に対する抵抗値の関係図
１ 純アルミニウムゲート電極 ２ 不純物添加アルミニウムゲート電極 ３ 酸化アルミニウムゲート絶縁膜 ４ 窒化シリコンゲート絶縁膜 ５ 非晶質シリコン半導体層 ６ａ，６ｂ リンを含む非晶質シリコン半導体層 ７ａ，７ｂ ソース・ドレイン電極 ８ ガラス基板 ９ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 27/12 Ａ 8728−4Ｍ (72)発明者 竹田 守 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 松岡 富造 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】 純アルミニウムからなる導電体層と、高
融点金属を不純物として添加した不純物添加アルミニウ
ムからなる導電体層との多層構造からなることを特徴と
する金属配線。 - 【請求項２】 高融点金属が融点１４００℃以上でかつ
シリコン、タンタル、チタン、モリブデン、タングステ
ン、ハフニウム、ニオブ、ジルコニウム、バナジウムの
いずれかの１種以上であることを特徴とする請求項１記
載の金属配線。 - 【請求項３】 請求項１または２記載の金属配線を用い
ることを特徴とする半導体装置。 - 【請求項４】 請求項１または２記載の金属配線をゲー
ト電極に用いることを特徴とするＴＦＴ液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317699A JPH05152572A (ja) | 1991-12-02 | 1991-12-02 | 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置 |
| EP92120366A EP0545327A1 (en) | 1991-12-02 | 1992-11-28 | Thin-film transistor array for use in a liquid crystal display |
| US07/983,826 US5349205A (en) | 1991-12-02 | 1992-12-01 | Thin-film transistor array with anodic oxide for use in a liquid crystal display |
| KR1019920023060A KR100190496B1 (ko) | 1919-12-27 | 1992-12-02 | 박막트랜지스터어레이 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317699A JPH05152572A (ja) | 1991-12-02 | 1991-12-02 | 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152572A true JPH05152572A (ja) | 1993-06-18 |
Family
ID=18091041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3317699A Pending JPH05152572A (ja) | 1919-12-27 | 1991-12-02 | 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152572A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811835A (en) * | 1995-08-23 | 1998-09-22 | Kabushiki Kaisha Toshiba | Thin-film transistor with edge inclined gates and liquid crystal display device furnished with the same |
| KR100495797B1 (ko) * | 1997-05-30 | 2005-09-28 | 삼성전자주식회사 | 버퍼층을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및그 제조 방법 |
| JP2008148474A (ja) * | 2006-12-07 | 2008-06-26 | Samsung Electronics Co Ltd | Ｄｃ／ｄｃコンバータ及び液晶表示装置 |
-
1991
- 1991-12-02 JP JP3317699A patent/JPH05152572A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811835A (en) * | 1995-08-23 | 1998-09-22 | Kabushiki Kaisha Toshiba | Thin-film transistor with edge inclined gates and liquid crystal display device furnished with the same |
| US6235561B1 (en) | 1995-08-23 | 2001-05-22 | Kabushiki Kaisha Toshiba | Method of manufacturing thin-film transistors |
| KR100495797B1 (ko) * | 1997-05-30 | 2005-09-28 | 삼성전자주식회사 | 버퍼층을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및그 제조 방법 |
| JP2008148474A (ja) * | 2006-12-07 | 2008-06-26 | Samsung Electronics Co Ltd | Ｄｃ／ｄｃコンバータ及び液晶表示装置 |
| US8542169B2 (en) | 2006-12-07 | 2013-09-24 | Samsung Display Co., Ltd. | DC/DC converter and liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0545327A1 (en) | Thin-film transistor array for use in a liquid crystal display | |
| JPH06188419A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05232515A (ja) | 半導体集積回路およびその作製方法 | |
| KR960006110B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3024387B2 (ja) | 半導体装置 | |
| JPH05152572A (ja) | 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置 | |
| JPH07297185A (ja) | 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JP2788601B2 (ja) | 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JP2731114B2 (ja) | 電子素子及びその製造方法 | |
| JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| JP3245613B2 (ja) | 薄膜素子の製造方法 | |
| JP2817737B2 (ja) | 液晶表示装置 | |
| JP3099915B2 (ja) | 半導体装置とこれを用いた液晶表示装置 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JP3480791B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09162409A (ja) | 半導体装置の製造方法と液晶表示装置の製造方法 | |
| JP3245612B2 (ja) | 多層配線板の製造方法 | |
| KR100190496B1 (ko) | 박막트랜지스터어레이 | |
| JP3289979B2 (ja) | 半導体装置 | |
| JPH06188420A (ja) | 絶縁層薄膜、及びそれを用いたｔｆｔ液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| A02 | Decision of refusal |
Effective date: 20040914 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Effective date: 20041115 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050105 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050225 |