JP3480791B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JP3480791B2
JP3480791B2 JP34608896A JP34608896A JP3480791B2 JP 3480791 B2 JP3480791 B2 JP 3480791B2 JP 34608896 A JP34608896 A JP 34608896A JP 34608896 A JP34608896 A JP 34608896A JP 3480791 B2 JP3480791 B2 JP 3480791B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
wiring
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34608896A
Other languages
English (en)
Other versions
JPH10189986A (ja
Inventor
茂昭 野海
和式 井上
宏二 薮下
正美 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP34608896A priority Critical patent/JP3480791B2/ja
Publication of JPH10189986A publication Critical patent/JPH10189986A/ja
Application granted granted Critical
Publication of JP3480791B2 publication Critical patent/JP3480791B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、電極用配線の腐
食を防止し、歩留まりを向上することができる薄膜トラ
ンジスタの製造方法に関するものである。
【0002】
【従来の技術】図6は、従来の低抵抗信号配線を用いた
液晶表示装置の製造方法を示す図である。図において、
1はガラス基板、2はガラス基板1上に形成された純A
l又はAl合金のような低抵抗金属からなる単層のゲー
ト電極、3はゲート電極2を延在させたゲートバスライ
ンである。4はゲート電極2上及びゲートバスライン3
上を含むガラス基板1上に形成された窒化シリコン膜の
ゲート絶縁膜、5はゲート電極2上にゲート絶縁膜4を
介して形成されたアモルファスシリコン、6はアモルフ
ァスシリコン5上に形成されたn+ 型アモルファスシリ
コン膜、7はゲート絶縁膜4上に形成されたITOから
なる画素電極、8はゲートバスライン3上のゲート絶縁
膜4を開口して設けた端子部である。9はn+ 型アモル
ファスシリコン膜6上に設けられたソース・ドレイン電
極、10は、ソース・ドレイン電極9と同じ材料で形成
された端子取出し線である。11はn+ 型アモルファス
シリコン膜6を選択的にエッチングして形成したチャネ
ル部である。12はガラス基板1の全体を被うように形
成されたパッシベーション膜である。
【0003】図7は、従来の薄膜トランジスタの別の製
造方法を示す断面図である。図において、14はゲート
バスライン3上の端子取出し領域を部分的に保護するレ
ジストパターン、15、16はレジストパターン14を
マスクとしてゲート電極2及びゲートバスライン3を選
択的に陽極酸化して形成されたゲート絶縁膜及び層間絶
縁膜で、レジストパターン14下は、陽極酸化されてい
ない。次に、その製造方法を図6にもとづいて説明す
る。ガラス基板1上に、純AlあるいはAl合金のよう
な低抵抗金属膜を単層で成膜し、レジストパターニング
を行って、金属膜のエッチングを行い、ゲート電極2及
びゲートバスライン3を形成する(図6(a))。次
に、PCVDによってゲート絶縁膜4(図6(b))、
アモルファスシリコン5、n+ 型アモルファスシリコン
膜6を連続で成膜し、さらにトランジスタのチャネル部
分を形成するため、アモルファスシリコン5及びn+
アモルファスシリコン膜6をレジストパターニングし、
エッチングを行う(図6(c))。次にITOによって
画素電極7を形成し(図6(d))、端子取出し部のゲ
ート絶縁膜4をエッチングして、ゲートバスライン3上
に端子部8を開口して露出させ(図6(e))、Cr等
でソース・ドレイン電極9及び端子取出し線10を形成
する。さらに続けて、ドライエッチング法により、半導
体層のn+ アモルファスシリコン膜6を選択的にエッチ
ングしてチャネル部11を形成した後、レジストを除去
する(図6(f))。最後にシリコン窒化膜等の絶縁膜
でTFTを保護するためのパッシベーション膜12を形
成する(図6(g))。
【0004】しかしながらこのような構造のアモルファ
スシリコンTFTの場合、Al系金属は耐薬品性に乏し
いため、画素電極7のITOパターニング時に、ゲート
絶縁膜4の膜欠損部等からITOエッチング液が染み込
み、ゲート電極2及びゲートバスライン3を腐食するこ
とがあった。このような問題点を解決するために、図7
に示すように、ゲート電極2及びゲートバスライン3上
に、膜欠損のほとんどない陽極酸化によるゲート絶縁膜
15及び層間絶縁膜16を形成し、ITOエッチング液
による腐食を防ぐという方法がある。特開平4−183
897号公報はこのような方法を紹介したものである。
【0005】この方法を用いる場合に、TFTの配線端
子取出し部表面の陽極酸化膜を除去するプロセスを不要
とするために、例えば図7に示すように、ゲート電極2
及びゲートバスライン3を形成後(図7(a))、ゲー
トバスライン3上の端子取出し領域を部分的に保護する
レジストパターン14を形成し、レジストパターン14
をマスクとして、ゲート電極2及びゲートバスライン3
を選択的に陽極酸化して、ゲート絶縁膜15及び層間絶
縁膜16を形成する(図7(b))という方法が考案さ
れている。この方法では、レジストパターン14の下に
は陽極酸化膜が成長しないため、端子取出し領域表面の
陽極酸化膜を除去する必要はなくなる。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うにゲートバスライン3上の端子取出し部を、レジスト
パターン14で保護して陽極酸化処理を行った場合、陽
極酸化中にレジストパターン14が絶縁破壊を生じ、ま
たレジストと金属薄膜との密着性が低いと、レジストパ
ターン14が剥離して、その間隙に酸化が進行し、酸化
膜パターンの形状精度が低下してしまい、歩留まりの低
下や表示品質の低下を招くという問題があった。
【0007】この発明は、以上のような従来の課題を解
決するためになされたものであり、電極用配線上への絶
縁膜の形成に用いる端子取出し部の保護パターンを改善
して、電極用配線の腐食を防止する薄膜トランジスタ
製造方法を得ることを第一の目的とする。また、電極配
線上の絶縁膜の形成における陽極酸化処理で、保護パタ
ーンが剥がれることのない薄膜トランジスタの製造方法
を得ることを第二の目的とする。さらに、工程数の少な
い薄膜トランジスタの製造方法を得ることを第三の目的
とする。
【0008】
【課題を解決するための手段】この発明に係わる薄膜ト
ランジスタの製造方法においては、絶縁性基板上に第一
の電極及び第一の電極用配線を形成する第一の工程と、
第一の電極用配線上の端子取出し部に絶縁性材料を用い
た絶縁膜パターンを形成する第二の工程と、この絶縁膜
パターンをマスクとして第一の電極上及び第一の電極用
配線上に第一の絶縁膜を形成する第三の工程と、第一の
電極上及び第一の電極用配線上及び絶縁膜パターン上を
含む絶縁性基板上に第二の絶縁膜を形成する第四の工程
と、第一の電極上に第二の絶縁膜を介して半導体膜を形
成する第五の工程と、第二の絶縁膜上に画素電極を形成
する第六の工程と、第一の電極用配線上の端子取出し部
の第二の絶縁膜及び絶縁膜パターンをエッチングして開
口部を設ける第七の工程と、半導体膜上に第二の電極及
び第三の電極を形成する第八の工程とを含むものであ
る。また、第四の工程によって形成される第二の絶縁膜
は、絶縁膜パターンと同一材料を用いているものであ
る。
【0009】また、第二の工程によって形成される絶縁
膜パターンは、窒化シリコンを用いて形成されるもので
ある。さらに、第八の工程は、第二の電極及び第三の電
極の形成と共に、第一の電極用配線からの端子取出し配
線を形成するものである。また、第三の工程によって形
成される第一の絶縁膜は、陽極酸化によって形成される
ものである。また、第二の工程は、絶縁膜パターンの形
成と同時に、絶縁膜パターンと同じ材料を用いて第一の
電極及び第一の電極用配線の陽極酸化の化成液面に接す
る領域に化成液面保護パターンを形成するものである。
【0010】さらにまた、第七の工程のエッチングは、
第二の絶縁膜及び絶縁膜パターンを一括して行うもので
ある。また、第一の電極及び第一の電極用配線を、プラ
ズマ酸化または純水煮沸処理を行う第九の工程を含み、
第九の工程は、第一の工程の後、第二の工程の前に行わ
れるものである。また、第一の電極及び第一の電極用配
線上のヒロックをエッチングにより除去する第十の工程
を含み、第十の工程は第二の工程の後、第三の工程の前
に行われるものである。加えて、第二の工程は、150
°C以下で行われるものである。また、絶縁性基板上に
第一の電極及び第一の電極用配線を形成する第一の工程
と、第一の電極用配線上の端子取出し部に導電性材料に
より、レジストを用いて導電膜パターンを形成する第二
の工程と、この第二の工程で用いたレジストを除去する
第三の工程と、この第三の工程の後、導電膜パターンを
マスクとして第一の電極上及び第一の電極用配線上に第
一の絶縁膜を陽極酸化によって形成する第四の工程と、
第一の電極上及び第一の電極用配線上及び導電膜パター
ン上を含む絶縁性基板上に第二の絶縁膜を形成する第五
の工程と、第一の電極上に第二の絶縁膜を介して半導体
膜を形成する第六の工程と、第二の絶縁膜上に画素電極
を形成する第七の工程と、第一の電極用配線上の端子取
出し部の第二の絶縁膜をエッチングして開口部を設ける
第八の工程と、半導体膜上に第二の電極及び一部が画素
電極上に延在された第三の電極を形成する第九の工程を
含み、第二の工程は、導電膜パターンの形成と同時に、
導電膜パターンと同じ材料を用いて第一の電極及び第一
の電極用配線の第四の工程により行われる陽極酸化の化
成液面と接する領域に化成液面保護パターンを形成する
ものである。
【0011】また、第一の工程の第一の電極及び第一の
電極用配線は、AlまたはAlを主成分とする合金を用
いて形成され、第二の工程で導電膜パターンの形成に用
いられる導電性材料は、W、Ti、Zr、Nb及びこれ
らを主成分とする合金のいずれかであるものである。
【0012】また、第一の工程の第一の電極及び第一の
電極用配線は、AlまたはAlを主成分とする合金を用
いて形成されるものである。また、第一の工程の第一の
電極及び第一の電極用配線は、AlまたはAlを主成分
とする合金を用いて形成され、第二の工程で導電膜パタ
ーンの形成に用いられる導電性材料は、Cr及びMoの
いずれかであり、陽極酸化の化成液が酒石酸溶液である
ものである。
【0013】
【発明の実施の形態】
実施の形態1.図1は、この発明の実施の形態1による
逆スタガ型TFTの製造方法を示す断面図である。図に
おいて、1〜3、5〜12は上記従来装置と同じもので
あり、その説明を省略する。19はゲートバスライン3
上の端子取出し領域保護用の窒化シリコンからなる絶縁
膜パターン、20はゲート電極2を陽極酸化して形成し
た第一のゲート絶縁膜、21はゲートバスライン3を陽
極酸化して形成した層間絶縁膜、22はガラス基板全面
に形成された窒素シリコンからなる第二のゲート絶縁膜
である。図2は、この発明の実施の形態1における陽極
酸化プロセスを示す概略断面図である。図において、2
4は化成液面、25は陽極酸化されるAl薄膜、26は
化成液面と接する領域のAl薄膜に設けられた保護用の
窒化シリコン膜である。図3は、この発明の実施の形態
1における短時間エッチングによる電極膜表面のヒロッ
ク除去を示す概念断面図である。図において、27はゲ
ート電極上に発生しているヒロックである。
【0014】次に図1を用いて、製造方法について説明
する。まず第一の工程として、透明ガラス基板1上に例
えばAl−0.2wt%Cuのような低抵抗の金属膜
を、スパッタリング法等により約2700Å成膜し、フ
ォトリソグラフィ法を用いて、ゲート電極2及びゲート
バスライン3を形成する(図1(a))。Al膜のエッ
チングにはリン酸、酢酸、硝酸を主成分とするエッチン
グ液を用いるが、リン酸、酢酸、硝酸の組成を適当に選
び、Al膜をテーパ形状に加工する方が、上層の断線等
を防止できる点から望ましい。次にゲートバスライン3
上の端子取出し領域を、部分的に保護する絶縁膜とし
て、窒化シリコンをプラズマCVD法等を用いて全面に
成膜し、フォトリソグラフィ法を用いてゲートバスライ
ン3上の端子取出し領域保護用の絶縁膜パターン19を
形成する。
【0015】次に絶縁膜パターン19をマスクとして、
ゲート電極2及びゲートバスライン3を選択的に陽極酸
化して、第一のゲート絶縁膜20及び層間絶縁膜21を
形成する(図1(b))。この際、絶縁膜パターン19
の下には、陽極酸化膜すなわち第一の層間絶縁膜21は
成長しない。したがって、配線端子部形成時に陽極酸化
膜を除去するという新たなプロセスが不要である。ま
た、従来方式ではゲートバスライン3上の端子取出し領
域をレジストで保護していたため、陽極酸化中にレジス
トが絶縁破壊を生じ、またレジストと金属薄膜との密着
性が低いとその間隙に酸化が進行し、ゲート絶縁膜であ
る酸化膜パターンの形状精度が低下してしまっていた。
実施の形態1では窒化シリコンからなる絶縁膜パターン
19は、絶縁耐圧及び下地金属膜(ゲートバスライン
3)との密着性に優れているため、陽極酸化中に窒化シ
リコンが剥がれることなく、層間絶縁膜21である酸化
膜が形成できるので、レジストの代わりに窒化シリコン
を用いた。
【0016】次に、プラズマCVD法等を用いて全面に
第二のゲート絶縁膜22として、配線端子取出し領域保
護用の絶縁膜パターン19に用いた窒化シリコンを約3
700Å成膜し、続けて同じくプラズマCVD法等を用
いて、アモルファスシリコン(以下a−Si膜という)
を約1200Å、オーミックコンタクト性の不純物ドー
プのn+ 型アモルファスシリコン(以下n+ a−Siと
いう)膜6を、約300Å順次成膜し、フォトリソグラ
フィ法を用いてパターニングして、TFT部の半導体層
となるa−Si膜5とオーミックコンタクトn+ a−S
i膜6を形成する(図1(c))。次に、透明導電膜と
して、ITO膜をスパッタリング法等により約1000
Å成膜し、フォトリソグラフィ法を用いて画素電極7を
形成する(図1(d))。
【0017】この工程において、図7の従来の配線端子
部をレジストで保護する方式の場合、配線端子部はAl
薄膜上に窒化シリコン膜が一層しかなく、この窒化シリ
コン膜に欠損部があれば、Al薄膜はITOエッチング
液によって腐食されてしまっていた。しかし、配線端子
部をレジストで保護する代わりに、窒化シリコンを用い
た実施の形態1の場合、Al薄膜上には窒化シリコンが
二層積層されており、Al薄膜が露出する確率はほどん
どなく、ITOエッチング液によって腐食することもな
かった。次に、第二のゲート絶縁膜22と配線端子取出
し領域保護用の絶縁膜パターン19の窒化シリコンを、
ドライエッチングにより一括エッチングして、ゲートバ
スライン3上に端子部8を開口して露出させる(図1
(e))。次に、ソース・ドレイン電極及びソースバス
ラインを形成するために、スパッタリング法等により、
+ a−Si膜6と画素電極7のITO膜とのオーミッ
クコンタクトがとれるCr膜を最下層として、約100
0Å、続けて中間層として低抵抗のAl−0.2wt%
Cu膜を約3000Å、さらにCr膜を最上層として約
500Å連続成膜し、三層構造とする。その後フォトリ
ソグラフィ法を用いて三層膜を順次エッチングし、ソー
ス・ドレイン電極9及びソースバスラインを形成する。
【0018】このとき、端子取出し線10も同時に形成
する。さらに続けて、ドライエッチング法により、半導
体層のn+ a−Si膜6を選択的にエッチングして、チ
ャネル部11を形成した後、レジストを除去する(図1
(f))。最後に、TFTを保護するために、窒化シリ
コン膜をプラズマCVD法等を用いて全面に約5000
Å成膜し、パッシベーション膜12を形成して(図1
(g))、所望の液晶表示用TFTアレイ基板を得た。
このようにして得られた実施の形態1のTFTアレイ基
板において、配線取出し領域の電気的コンタクトは良好
で、かつゲート電極2及びゲートバスライン3の腐食は
なかった。
【0019】なお、実施の形態1において、図2に示す
ように陽極酸化中に化成液面24と接する領域において
は、振動や風によって化成液の液面が揺らぐから、Al
薄膜25の陽極酸化膜が形成されていない部分に、陽極
酸化化成液が触れることがあり、この場合にはその部分
に大きな電流が流れるので、Al薄膜25がジュール熱
のために断線することがある。したがって、ゲートバス
ライン3上の端子取出し領域保護用の絶縁パターン19
として、窒化シリコンを成膜するのと同時に、陽極酸化
時に陽極酸化化成液面と接する領域にも保護用の窒化シ
リコン26を形成しておくことが望ましい。こうするこ
とによって、化成液面24でのAl薄膜25のジュール
熱による断線は防止できる。
【0020】また、実施の形態1において、ゲート電極
2及びゲートバスライン3の形成後、ゲートバスライン
3上の端子取出し領域等を部分的に保護する絶縁膜パタ
ーン19を成膜する前に、ゲート電極2及びゲートバス
ライン3を、プラズマ酸化または純水煮沸処理を行っ
て、ゲート電極2とゲートバスライン3上に数10Åの
酸化膜を形成してもよい。これによりゲートバスライン
3上の端子取出し領域等を部分的に保護する絶縁膜パタ
ーン19を成膜する際に、ゲート電極2及びゲートバス
ライン3に発生するヒロック数を低減することができ、
絶縁膜のカバレッジも良くなるので、ITOエッチング
液によるAl腐食抑制効果を高めることができる。な
お、端子部形成工程において、絶縁膜パターン19の窒
化シリコンをドライエッチングする際、この酸化膜もエ
ッチングされるので、電気的コンタクトの良好な端子部
が形成できた。
【0021】また、実施の形態1において、図3に示す
ようにゲート電極2及びゲートバスライン3を形成し、
ゲートバスライン3上の端子取出し領域等を部分的に保
護する絶縁膜パターン19を形成後、陽極酸化を行う前
に、ゲート電極2及びゲートバスライン3表面を短時間
エッチングして、ゲート電極2とゲートバスライン3上
に発生しているヒロック27を削ってもよい。これによ
りゲートバスライン3上の端子取出し領域等を部分的に
保護する絶縁膜パターン19を成膜した際に、ゲート電
極2及びゲートバスライン3に発生したヒロック数を低
減することができ、絶縁膜のカバレッジも良くなるの
で、ITOエッチング液によるAl腐食を抑制できる。
また、実施の形態1において、ゲート電極2及びゲート
バスライン3の形成後、ゲートバスライン3上の端子取
出し領域等を部分的に保護する絶縁膜パターン19を成
膜する際、絶縁膜パターン19を150°C以下で成膜
するのが望ましい。これによりゲート電極2及びゲート
バスライン3に発生するヒロック数を低減することがで
き、絶縁膜のカバレッジも良くなるので、ITOエッチ
ング液によるAl腐食を抑制できた。
【0022】以上のように実施の形態1では、陽極酸化
時のAlゲートバスライン3上の端子取出し領域を部分
的に保護する絶縁膜パターン19として、第二のゲート
絶縁膜22と同じ窒化シリコンを用いることにより、保
護パターンの剥離がなく、安定な選択陽極酸化が可能に
なるとともに、第二のゲート絶縁膜22と端子取出し部
の陽極酸化保護用の絶縁膜パターン19を一括エッチン
グして、ゲートバスライン3上に端子部を開口して露出
させることができるために、低抵抗Alゲートバスライ
ンの高性能なTFTを歩留まり良く作成することが可能
となる。また、陽極酸化されないゲートバスライン3上
の端子取出し領域に発生するヒロック数を低減させるプ
ロセスを組み合わせることで、さらにこの発明の効果を
高めることが可能となる。
【0023】実施の形態2.図4は、この発明の実施の
形態2による逆スタガ型TFTの製造方法を示す断面図
である。図5は、この発明の実施の形態2による逆スタ
ガ型TFTの別の製造方法を示す断面図である。図にお
いて、1〜12、20〜22は図1におけるものと同一
のものであり、その説明を省略する。30はゲートバス
ライン3上の端子取出し領域保護用の導電膜パターン、
図5の31はITO膜からなる端子取出し線である。
【0024】次に、図4を用いて、実施の形態2による
逆スタガ型TFTの製造方法について説明する。まず、
第一の工程として、透明ガラス基板1上に例えばAl−
0.2wt%Cuのような低抵抗の金属膜をスパッタリ
ング法等により、約2700Å成膜し、フォトリソグラ
フィ法を用いてゲート電極2及びゲートバスライン3を
形成する(図4(a))。Al膜のエッチングには、リ
ン酸、酢酸、硝酸を主成分とするエッチング液を用いる
が、リン酸、酢酸、硝酸の組成を適当に選び、Al膜を
テーパ形状に加工する方が、上層の断線等を防止できる
点から望ましい。次にゲートバスライン3上の端子取出
し領域を部分的に保護する導電性膜として、Wあるいは
Wを主成分とする合金を、スパッタ法等を用いて全面に
成膜し、フォトリソグラフィ法を用いて、ゲートバスラ
イン3上の端子取出し領域保護用の導電膜パターン30
を形成する。
【0025】なお、Wの代わりにTi、Zr、Nb及び
これらを主成分とする合金を用いても良い。Cr、Mo
は実施の形態2で用いた化成液(酒石酸アンモニウム+
エチレングリコール)の場合は、陽極酸化処理中に溶解
するが、完全に溶解する前に陽極酸化処理を終えればよ
い。また、Cr、Moを使用する場合、例えば、酒石酸
溶液を化成液として用いれば溶解しない。また、導電膜
パターン30の形成に用いたレジストは、陽極酸化前に
除去する。次に導電膜パターン30をマスクとして、A
lゲート電極2及びAlゲートバスライン3を選択的に
陽極酸化して、第一のゲート絶縁膜20及び層間絶縁膜
21を形成する(図4(b))。この際、導電膜パター
ン30の下には陽極酸化膜は成長しない。したがって、
配線端子部形成時に、この部分の陽極酸化膜を除去する
という新たなプロセスが不要である。
【0026】また、従来方式では、ゲートバスライン3
上の端子取出し領域をレジストで保護していたため、陽
極酸化中にレジストが絶縁破壊を生じ、またレジストと
金属薄膜との密着性が低いとその間隙に酸化が進行し、
ゲート絶縁膜である酸化膜パターンの形状精度が低下し
てしまっていた。導電膜パターン30は、下地金属膜
(ゲートバスライン3)との密着性に優れているため、
陽極酸化中に導電膜パターン30が剥がれることなく、
層間絶縁膜21である酸化膜が形成できるので、レジス
トの代わりに導電膜を用いた。
【0027】次に、プラズマCVD法等を用いて、全面
に第二のゲート絶縁膜22として、窒化シリコンを約3
700Å成膜し、続けて同じくプラズマCVD法等を用
いて、a−Si膜5を約1200Å、オーミックコンタ
クト性の不純物がドープされたn+ a−Si膜6を約3
00Å順次成膜し、フォトリソグラフィ法を用いてパタ
ーニングして、TFT部の半導体層となるa−Si膜5
とオーミックコンタクトn+ a−Si膜6を形成する
(図4(c))。この場合、Alゲートバスライン3上
の端子取出し部の表面は、導電膜パターン30で覆われ
ているため、、ヒロックが発生することはなかった。次
に、透明導電膜としてITO膜をスパッタリング法等に
より、約1000Å成膜し、フォトリソグラフィ法を用
いて画素電極7を形成する(図4(d))。
【0028】この工程において、図7の従来方式の配線
端子部をレジストで保護する方式の場合、配線端子部は
Al薄膜上に窒化シリコン膜が一層しかなく、この窒化
シリコン膜に欠損部があれば、Al薄膜はITOエッチ
ング液によって腐食してしまっていた。しかし、配線端
子部をレジストで保護する代わりに、導電膜を用いた場
合、Al薄膜上には導電膜と窒化シリコンの二層が積層
されており、Al薄膜が露出する確率はほとんどなく、
ITOエッチング液によって腐食することはなかった。
次に、第二のゲート絶縁膜22をエッチングして、ゲー
トバスライン3上に端子部8を開口して露出させる(図
1(e))。
【0029】次に、ソース・ドレイン電極及びソースバ
スラインを形成するために、スパッタリング法等によ
り、n+ a−Si膜6と画素電極7のITO膜とのオー
ミックコンタクトがとれるCr膜を最下層として約10
00Å、続けて中間層として低抵抗のAl−0.2wt
%Cu膜を約3000Å、さらに現像液中で、画素電極
7のITO膜との電池反応を抑制するCr膜を最上層と
して、約500Å連続成膜し、三層構造とする。その後
フォトリソグラフィ法を用いて三層膜を順次エッチング
し、ソース・ドレイン電極9及びソースバスラインを形
成する。この時、端子取出し線10も同時に形成する。
さらに、ドライエッチング法により半導体層のn+ a−
Si膜6を選択的にエッチングして、チャネル部11を
形成した後、レジストを除去する(図4(f))。最後
に、TFTを保護するために、窒化シリコン膜をプラズ
マCVD法等を用いて全面に約5000Å成膜し、パッ
シベーション膜12を形成して(図4(g))、所望の
液晶表示用TFTアレイ基板を得た。
【0030】このようにして形成されたTFTアレイ基
板において、配線取出し領域の電気的コンタクトは良好
で、かつゲート電極2及びゲートバスライン3に腐食は
なかった。実施の形態1では、ゲートバスライン3上の
端子取出し領域等を、部分的に保護する膜として窒化シ
リコンを用いており、窒化シリコン成膜時にゲート電極
2及びゲートバスライン3にヒロックが発生していた
が、実施の形態2では、保護膜として導電性膜を用いて
いるため、ヒロックの発生はほとんどなく、第二のゲー
ト絶縁膜22のカバレッジが良いので、ITOエッチン
グ液によるAl腐食を確実に抑制できる。
【0031】また、実施の形態2では、Al薄膜のゲー
トバスライン3の端子開口部8からの端子取出しは、A
l薄膜の表面から直接ではなく、Wのような高融点金属
からなる導電膜パターン30を介して、電気的にコンタ
クトされ接続される構造となる。したがって端子取出し
線は、図4に示すソース・ドレイン電極9の材料に限ら
ず、図5に示すように、これまでAlとの電気的なコン
タクトが良くないために使用できなかった画素電極7と
同じITO膜を用いて形成することが可能となり、プロ
セスの自由度を広げることができる。このITO膜によ
る端子取出し線31は、開口部8を形成した(図5
(b))後、画素電極7と同時に形成することができる
(図5(c))。
【0032】なお、実施の形態2において、化成液面と
接する領域においては、振動や風によって陽極酸化膜の
液面が揺らぐので、ゲート電極2及びゲートバスライン
3のAl薄膜の陽極酸化膜が形成されていない部分に、
陽極酸化化成液が触れることがあり、この場合にはその
部分に大きな電流が流れるので、Al薄膜がジュール熱
のために断線することがある。したがって、ゲートバス
ライン3上の端子取出し領域保護用に導電性材料を成膜
するのと同時に、陽極酸化時に陽極酸化化成液面と接す
る領域にも保護用の導電膜パターンを形成しておくこと
が望ましい。こうすれば、化成液面でのAl薄膜のジュ
ール熱による断線を確実に防止できる。なお、実施の形
態1、2では、半導体層としてa−Si膜を用いたが、
これに限定されることなく、例えば多結晶Si膜を用い
てもよい。
【0033】以上のようにして形成される薄膜トランジ
スタを、基板上にマトリックス状に形成して薄膜トラン
ジスタアレイ基板を構成し、他の透明絶縁性基板上に遮
光層、オーバーコート層および対向電極が形成された対
向基板の表面に配向膜を形成後対向させ、この間に液晶
材料を注入してシール剤で封止すると共に、対向する薄
膜トランジスタアレイ基板と対向基板の外側に偏光板を
配置することにより液晶パネルを形成する。
【0034】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。絶縁性
基板上に第一の電極及び第一の電極用配線を形成する第
一の工程と、第一の電極用配線上の端子取出し部に絶縁
性材料を用いた絶縁膜パターンを形成する第二の工程
と、この絶縁膜パターンをマスクとして第一の電極上及
び第一の電極用配線上に第一の絶縁膜を形成する第三の
工程と、第一の電極上及び第一の電極用配線上及び絶縁
膜パターン上を含む絶縁性基板上に第二の絶縁膜を形成
する第四の工程と、第一の電極上に第二の絶縁膜を介し
て半導体膜を形成する第五の工程と、第二の絶縁膜上に
画素電極を形成する第六の工程と、第一の電極用配線上
の端子取出し部の第二の絶縁膜及び絶縁膜パターンをエ
ッチングして開口部を設ける第七の工程と、半導体膜上
に第二の電極及び第三の電極を形成する第八の工程とを
含むので、第一の電極用配線上の端子取出し部には絶縁
性パターンと第二の絶縁膜が形成されて、後の工程で第
一の電極用配線が露出されることがなく、また、絶縁耐
圧と第一の電極用配線との密着性に優れた絶縁膜パター
ン材料を用いることにより、第一の絶縁膜を形成中に絶
縁膜パターンが剥がれることもない。また、第四の工程
によって形成される第二の絶縁膜は、絶縁膜パターンと
同一材料を用いているので、第七の工程のエッチングを
一括して行うことができる。
【0035】また、第二の工程によって形成される絶縁
膜パターンは、窒化シリコンを用いて形成されるので、
第一の絶縁膜を形成中に絶縁膜パターンが剥がれること
がない。さらに、第八の工程は、第二の電極及び第三の
電極の形成と共に、第一の電極用配線からの端子取出し
配線を形成するので、工程数を減少させることができ
る。また、第二の工程は、絶縁膜パターンの形成と同時
に、絶縁膜パターンと同じ材料を用いて第一の電極及び
第一の電極用配線の陽極酸化の化成液面に接する領域に
化成液面保護パターンを形成するので、工程を追加する
ことなく陽極酸化時の第一の電極及び第一の電極用配線
の断線を防ぐことができる。さらにまた、第七の工程
は、第二の絶縁膜及び絶縁膜パターンを一括してエッチ
ングするので、工程数を減少させることができる。ま
た、第一の電極及び第一の電極用配線を、プラズマ酸化
または純水煮沸処理を行う第九の工程を含み、第九の工
程は、第一の工程の後、第二の工程の前に行われるの
で、第二の工程で発生する第一の電極上及び第一の電極
用配線上のヒロックを低減させることができる。
【0036】また、第一の電極及び第一の電極用配線
のヒロックをエッチングにより除去する第十の工程を含
み、第十の工程は第二の工程の後、第三の工程の前に行
われるので、第二の工程で発生する第一の電極上及び第
一の電極用配線上のヒロックを低減させることができ
る。加えて、第二の工程は、150°C以下で行われる
ので、第二の工程で発生する第一の電極上及び第一の電
極用配線上のヒロックを低減させることができる。
【0037】また、絶縁性基板上に第一の電極及び第一
の電極用配線を形成する第一の工程と、第一の電極用配
線上の端子取出し部に導電性材料により、レジストを用
いて導電膜パターンを形成する第二の工程と、この第二
の工程で用いたレジストを除去する第三の工程と、この
第三の工程の後、導電膜パターンをマスクとして第一の
電極上及び第一の電極用配線上に第一の絶縁膜を陽極酸
化によって形成する第四の工程と、第一の電極上及び第
一の電極用配線上及び導電膜パターン上を含む絶縁性基
板上に第二の絶縁膜を形成する第五の工程と、第一の電
極上に第二の絶縁膜を介して半導体膜を形成する第六の
工程と、第二の絶縁膜上に画素電極を形成する第七の工
程と、第一の電極用配線上の端子取出し部の第二の絶縁
膜をエッチングして開口部を設ける第八の工程と、半導
体膜上に第二の電極及び一部が画素電極上に延在された
第三の電極を形成する第九の工程を含み、第二の工程
は、導電膜パターンの形成と同時に、導電膜パターンと
同じ材料を用いて第一の電極及び第一の電極用配線の第
四の工程により行われる陽極酸化の化成液面と接する領
域に化成液面保護パターンを形成するので、第一の電極
用配線上の端子取出し部には導電性パターンと第二の絶
縁膜が形成されて、後の工程で第一の電極用配線が露出
されることがなく、また、第一の電極用配線との密着性
に優れた導電膜パターン材料を用いることにより、第一
の絶縁膜を形成中に導電膜パターンが剥がれることもな
く、また、第二の工程では導電膜パターンを形成するの
で、第一の電極上及び第一の電極用配線上にヒロックが
発生することもなく、さらに、工程を追加することなく
陽極酸化時の第一の電極および第一の電極用配線の断線
を防ぐことができる。
【0038】 また、第一の工程の第一の電極及び第一
の電極用配線は、AlまたはAlを主成分とする合金を
用いて形成され、第二の工程で導電膜パターンの形成に
用いられる導電性材料は、W、Ti、Zr、Nb及びこ
れらを主成分とする合金のいずれかであるので、配線幅
を低減でき、液晶表示装置の高開口率が得られ、また、
クロストークによる表示むらを減らすことができると共
に、導電性材料を第三の工程の保護マスクとして有効に
機能させることができる。また、第一の工程の第一の電
極及び第一の電極用配線は、AlまたはAlを主成分と
する合金を用いて形成されるので、配線幅を低減でき、
液晶表示装置の高開口率が得られ、また、クロストーク
による表示むらを減らすことができる。
【0039】 また、第一の工程の第一の電極及び第一
の電極用配線は、AlまたはAlを主成分とする合金を
用いて形成され、第二の工程で導電膜パターンの形成に
用いられる導電性材料は、Cr及びMoのいずれかであ
り、陽極酸化の化成液が酒石酸溶液であるので、第一の
電極用配線の配線幅を低減でき、液晶表示装置の高開口
率が得られ、また、クロストークによる表示むらを減ら
すことができると共に、導電性材料を第三の工程の保護
マスクとして有効に機能させることができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による薄膜トランジ
スタの製造方法を示す断面図である。
【図2】 この発明の実施の形態1における陽極酸化プ
ロセスを示す概略断面図である。
【図3】 この発明の実施の形態1における短時間エッ
チングによる電極膜表面のヒロック除去を示す概略断面
図である。
【図4】 この発明の実施の形態2による薄膜トランジ
スタの製造方法を示す断面図である。
【図5】 この発明の実施の形態2による薄膜トランジ
スタの別の製造方法を示す断面図である。
【図6】 従来の薄膜トランジスタの製造方法を示す断
面図である。
【図7】 従来の薄膜トランジスタの別の製造方法を示
す断面図である。
【符号の説明】
1 ガラス基板、2 ゲート電極、5 a−Si膜、6
+ a−Si膜、7 画素電極、8 端子取出し開口
部、9 ソース・ドレイン電極、10,31 端子取出
し線、11 チャネル部、12 パッシベーション膜、
19 絶縁膜パターン、20 第一のゲート絶縁膜、2
1 層間絶縁膜、22 第二のゲート絶縁膜、24 化
成液面、25 Al薄膜、26 窒化シリコン膜、27
Al膜表面ヒロック、30 導電膜パターン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 正美 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (56)参考文献 特開 平8−179372(JP,A) 特開 昭62−131578(JP,A) 特開 平5−165058(JP,A) 特開 平6−202153(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 G02F 1/1368

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁性基板上に第一の電極及び第一の電極
    用配線を形成する第一の工程、上記第一の電極用配線上
    の端子取出し部に絶縁性材料を用いた絶縁膜パターンを
    形成する第二の工程、この絶縁膜パターンをマスクとし
    て上記第一の電極上及び第一の電極用配線上に第一の絶
    縁膜を形成する第三の工程、上記第一の電極上及び第一
    の電極用配線上及び絶縁膜パターン上を含む絶縁性基板
    上に第二の絶縁膜を形成する第四の工程、上記第一の電
    極上に第二の絶縁膜を介して半導体膜を形成する第五の
    工程、上記第二の絶縁膜上に画素電極を形成する第六の
    工程、上記第一の電極用配線上の端子取出し部の第二の
    絶縁膜及び絶縁膜パターンをエッチングして開口部を設
    ける第七の工程、上記半導体膜上に第二の電極及び第三
    の電極を形成する第八の工程を含むことを特徴とする薄
    膜トランジスタの製造方法。
  2. 【請求項2】第四の工程によって形成される第二の絶縁
    膜は、絶縁膜パターンと同一材料を用いていることを特
    徴とする請求項1記載の薄膜トランジスタの製造方法。
  3. 【請求項3】第二の工程によって形成される絶縁膜パタ
    ーンは、窒化シリコンを用いて形成されることを特徴と
    する請求項1または請求項2記載の薄膜トランジスタの
    製造方法。
  4. 【請求項4】第八の工程は、第二の電極及び第三の電極
    の形成と共に、第一の電極用配線からの端子取出し配線
    を形成することを特徴とする請求項1〜請求項3のいず
    れか一項記載の薄膜トランジスタの製造方法。
  5. 【請求項5】第三の工程によって形成される第一の絶縁
    膜は、陽極酸化によって形成されることを特徴とする請
    求項1〜請求項4のいずれか一項記載の薄膜トランジス
    タの製造方法。
  6. 【請求項6】第二の工程は、絶縁膜パターンの形成と同
    時に、絶縁膜パターンと同じ材料を用いて第一の電極及
    び第一の電極用配線の陽極酸化の化成液面に接する領域
    に化成液面保護パターンを形成することを特徴とする請
    求項5記載の薄膜トランジスタの製造方法。
  7. 【請求項7】第七の工程のエッチングは、第二の絶縁膜
    及び絶縁膜パターンを一括して行うことを特徴とする請
    求項1〜請求項6のいずれか一項記載の薄膜トランジス
    タの製造方法。
  8. 【請求項8】第一の電極及び第一の電極用配線を、プラ
    ズマ酸化または純水煮沸処理する第九の工程を含み、第
    九の工程は、第一の工程の後、第二の工程の前に行われ
    ることを特徴とする請求項1〜請求項7のいずれか一項
    記載の薄膜トランジスタの製造方法。
  9. 【請求項9】第一の電極及び第一の電極用配線上のヒロ
    ックをエッチングにより除去する第十の工程を含み、第
    十の工程は第二の工程の後、第三の工程の前に行われる
    ことを特徴とする請求項1〜請求項8のいずれか一項記
    載の薄膜トランジスタの製造方法。
  10. 【請求項10】第二の工程は、150°C以下で行われ
    ることを特徴とする請求項1〜請求項9のいずれか一項
    記載の薄膜トランジスタの製造方法。
  11. 【請求項11】絶縁性基板上に第一の電極及び第一の電
    極用配線を形成する第一の工程、上記第一の電極用配線
    上の端子取出し部に導電性材料により、レジストを用い
    て導電膜パターンを形成する第二の工程、この第二の工
    程で用いたレジストを除去する第三の工程、この第三の
    工程の後、上記導電膜パターンをマスクとして上記第一
    の電極上及び第一の電極用配線上に第一の絶縁膜を陽極
    酸化によって形成する第四の工程、上記第一の電極上及
    び第一の電極用配線上及び導電膜パターン上を含む絶縁
    性基板上に第二の絶縁膜を形成する第五の工程、上記第
    一の電極上に第二の絶縁膜を介して半導体膜を形成する
    第六の工程、上記第二の絶縁膜上に画素電極を形成する
    第七の工程、上記第一の電極用配線上の端子取出し部の
    第二の絶縁膜をエッチングして開口部を設ける第八の工
    程、上記半導体膜上に第二の電極及び一部が上記画素電
    極上に延在された第三の電極を形成する第九の工程を
    み、上記第二の工程は、上記導電膜パターンの形成と同
    時に、上記導電膜パターンと同じ材料を用いて上記第一
    の電極及び上記第一の電極用配線の上記第四の工程によ
    り行われる陽極酸化の化成液面と接する領域に化成液面
    保護パターンを形成することを特徴とする薄膜トランジ
    スタの製造方法。
  12. 【請求項12】 第一の工程の第一の電極及び第一の電極
    用配線は、AlまたはAlを主成分とする合金を用いて
    形成され、第二の工程で導電膜パターンの形成に用いら
    れる導電性材料は、W、Ti、Zr、Nb及びこれらを
    主成分とする合金のいずれかであることを特徴とする
    求項11記載の薄膜トランジスタの製造方法。
  13. 【請求項13】 第一の工程の第一の電極及び第一の電極
    用配線は、AlまたはAlを主成分とする合金を用いて
    形成されることを特徴とする請求項1〜請求項10のい
    ずれか一項記載の薄膜トランジスタの製造方法。
  14. 【請求項14】 第一の工程の第一の電極及び第一の電
    極用配線は、AlまたはAlを主成分とする合金を用い
    て形成され、第二の工程で導電膜パターンの形成に用い
    られる導電性材料は、Cr及びMoのいずれかであり、
    陽極酸化の化成液が酒石酸溶液であることを特徴とする
    請求項11記載の薄膜トランジスタの製造方法。
JP34608896A 1996-12-25 1996-12-25 薄膜トランジスタの製造方法 Expired - Fee Related JP3480791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34608896A JP3480791B2 (ja) 1996-12-25 1996-12-25 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34608896A JP3480791B2 (ja) 1996-12-25 1996-12-25 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH10189986A JPH10189986A (ja) 1998-07-21
JP3480791B2 true JP3480791B2 (ja) 2003-12-22

Family

ID=18381063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34608896A Expired - Fee Related JP3480791B2 (ja) 1996-12-25 1996-12-25 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP3480791B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자

Also Published As

Publication number Publication date
JPH10189986A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
KR950008931B1 (ko) 표시패널의 제조방법
JP2002202527A (ja) アクティブマトリクス型液晶表示装置
US7105896B2 (en) Thin film transistor circuit device, production method thereof and liquid crystal display using the think film transistor circuit device
JP3480791B2 (ja) 薄膜トランジスタの製造方法
JP3276573B2 (ja) 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法
US7561223B2 (en) Device and method for protecting gate terminal and lead
JP3024387B2 (ja) 半導体装置
JP4044999B2 (ja) 平面表示装置用アレイ基板、及びその製造方法
JP4034376B2 (ja) アクティブマトリクス方式液晶表示装置の製造方法
JP2991919B2 (ja) 薄膜トランジスタの製造方法
JPH11194361A (ja) 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置
KR100208044B1 (ko) 금속배선기판 및 그의 제조방법
JP3195837B2 (ja) 液晶表示装置およびその製造方法
JPH08213621A (ja) 電子素子及びその製造方法
JPH06160905A (ja) 液晶表示装置およびその製造方法
JP3805470B2 (ja) 液晶表示装置の製造方法および液晶表示装置用tftアレイ基板の製造方法
JP3599174B2 (ja) 薄膜トランジスタパネル及びその製造方法
JP3424618B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2817737B2 (ja) 液晶表示装置
JPH0567786A (ja) 薄膜トランジスタの製造方法
JPH1031227A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP3047363B2 (ja) 半導体装置およびその製造方法
JPH07325321A (ja) 液晶表示装置の製造方法
JPH07245403A (ja) 金属配線、薄膜トランジスタおよびtft液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees