JP3276573B2 - 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 - Google Patents
液晶表示装置とこれに用いられる薄膜トランジスタの製造方法Info
- Publication number
- JP3276573B2 JP3276573B2 JP34883696A JP34883696A JP3276573B2 JP 3276573 B2 JP3276573 B2 JP 3276573B2 JP 34883696 A JP34883696 A JP 34883696A JP 34883696 A JP34883696 A JP 34883696A JP 3276573 B2 JP3276573 B2 JP 3276573B2
- Authority
- JP
- Japan
- Prior art keywords
- control electrode
- forming
- film
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 239000010408 film Substances 0.000 claims description 213
- 239000000758 substrate Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 44
- 230000003647 oxidation Effects 0.000 claims description 43
- 238000007254 oxidation reaction Methods 0.000 claims description 43
- 239000010410 layer Substances 0.000 claims description 37
- 238000007743 anodising Methods 0.000 claims description 35
- 230000007547 defect Effects 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000004140 cleaning Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 238000009835 boiling Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000000059 patterning Methods 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 239000000428 dust Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000010407 anodic oxide Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、例えばアクティ
ブマトリクス型の液晶表示装置とこれに用いられる薄膜
トランジスタ（以下、ＴＦＴと称する）の製造方法に関
するものである。
ブマトリクス型の液晶表示装置とこれに用いられる薄膜
トランジスタ（以下、ＴＦＴと称する）の製造方法に関
するものである。
【０００２】
【従来の技術】図４は従来の低抵抗信号配線を有したＴ
ＦＴ型液晶表示装置のＴＦＴを搭載したＴＦＴアレイ基
板の製造工程を示す断面図である。図において、１はガ
ラス基板等の透明絶縁性基板、２は透明絶縁性基板１上
に形成されたゲート電極、３は透明絶縁性基板１上に形
成されたゲート信号線、４はゲート電極２およびゲート
信号線３上に形成されたゲート絶縁膜、８はゲート絶縁
膜４を介してゲート電極２上に形成された半導体層、９
は半導体層８上に形成されたオーミックコンタクト層、
１０は画素電極、１１はゲート信号線３上のゲート絶縁
膜４に形成された端子取り出し用開口部、１２はオーミ
ックコンタクト層９上に形成されたソース・ドレイン電
極、１３はチャネル部、１４はパッシベーション膜あ
る。
ＦＴ型液晶表示装置のＴＦＴを搭載したＴＦＴアレイ基
板の製造工程を示す断面図である。図において、１はガ
ラス基板等の透明絶縁性基板、２は透明絶縁性基板１上
に形成されたゲート電極、３は透明絶縁性基板１上に形
成されたゲート信号線、４はゲート電極２およびゲート
信号線３上に形成されたゲート絶縁膜、８はゲート絶縁
膜４を介してゲート電極２上に形成された半導体層、９
は半導体層８上に形成されたオーミックコンタクト層、
１０は画素電極、１１はゲート信号線３上のゲート絶縁
膜４に形成された端子取り出し用開口部、１２はオーミ
ックコンタクト層９上に形成されたソース・ドレイン電
極、１３はチャネル部、１４はパッシベーション膜あ
る。
【０００３】次に、従来のＴＦＴを搭載したＴＦＴアレ
イ基板の製造方法を説明する。まず、図４−ａに示すよ
うに、透明絶縁性基板１の表面にＡｌまたはＡｌ合金等
の比抵抗が小さい金属による単層膜を成膜した後、写真
製版法により形成したレジストを用いてパターニング
し、ゲート電極２およびゲート信号線３を形成する。次
に、図４−ｂに示すように、プラズマＣＶＤ法により窒
化シリコンを成膜しゲート絶縁膜４を形成する。次に、
図４−ｃに示すように、プラズマＣＶＤ法によりアモル
ファスシリコン膜、不純物がドープされたｎ＋型アモル
ファスシリコン膜を連続して形成した後、写真製版法に
より形成したレジストを用いて、アモルファスシリコン
膜およびｎ＋型アモルファスシリコン膜を同時にパター
ニングし、ゲート電極２の上方の位置に半導体層８およ
びオーミックコンタクト層９を形成する。
イ基板の製造方法を説明する。まず、図４−ａに示すよ
うに、透明絶縁性基板１の表面にＡｌまたはＡｌ合金等
の比抵抗が小さい金属による単層膜を成膜した後、写真
製版法により形成したレジストを用いてパターニング
し、ゲート電極２およびゲート信号線３を形成する。次
に、図４−ｂに示すように、プラズマＣＶＤ法により窒
化シリコンを成膜しゲート絶縁膜４を形成する。次に、
図４−ｃに示すように、プラズマＣＶＤ法によりアモル
ファスシリコン膜、不純物がドープされたｎ＋型アモル
ファスシリコン膜を連続して形成した後、写真製版法に
より形成したレジストを用いて、アモルファスシリコン
膜およびｎ＋型アモルファスシリコン膜を同時にパター
ニングし、ゲート電極２の上方の位置に半導体層８およ
びオーミックコンタクト層９を形成する。
【０００４】次に、図４−ｄに示すように、透明導電膜
としてＩＴＯ（Indium Tin Oxide）膜を形成した後、写
真製版法により形成したレジストを用いてパターニング
し、画素電極１０を形成する。次に、図４−ｅに示すよ
うに、ゲート信号線３上のゲート絶縁膜４をエッチング
除去し、端子取り出し用の開口部１１を形成する。次
に、図４−ｆに示すように、Ｃｒ等を成膜した後、写真
製版法により形成したレジストを用いてパターニング
し、オーミックコンタクト層９上にソース・ドレイン電
極１２およびソース信号線を形成する。続けて、ドライ
エッチング法によりソース・ドレイン電極１２に覆われ
ていない部分のｎ＋型アモルファスシリコン膜（オーミ
ックコンタクト層９）をエッチング除去してチャネル部
１３を形成した後にレジストを剥離する。最後に、図４
−ｇに示すように、窒化シリコンを成膜し、パッシベー
ション膜１４を形成する。
としてＩＴＯ（Indium Tin Oxide）膜を形成した後、写
真製版法により形成したレジストを用いてパターニング
し、画素電極１０を形成する。次に、図４−ｅに示すよ
うに、ゲート信号線３上のゲート絶縁膜４をエッチング
除去し、端子取り出し用の開口部１１を形成する。次
に、図４−ｆに示すように、Ｃｒ等を成膜した後、写真
製版法により形成したレジストを用いてパターニング
し、オーミックコンタクト層９上にソース・ドレイン電
極１２およびソース信号線を形成する。続けて、ドライ
エッチング法によりソース・ドレイン電極１２に覆われ
ていない部分のｎ＋型アモルファスシリコン膜（オーミ
ックコンタクト層９）をエッチング除去してチャネル部
１３を形成した後にレジストを剥離する。最後に、図４
−ｇに示すように、窒化シリコンを成膜し、パッシベー
ション膜１４を形成する。
【０００５】上記のように、従来のＴＦＴアレイ基板で
は、ゲート電極２およびゲート信号線３は比抵抗が小さ
いＡｌ等を主成分とする膜によって形成されているが、
このような金属は耐薬品性に乏しいため、画素電極１０
を構成するＩＴＯ膜のパターニングに用いられるエッチ
ング液が、ゲート絶縁膜４の膜欠損部等を通して浸透し
てゲート電極２およびゲート信号線３を腐食し、ＴＦＴ
の歩留まりおよび信頼性を低下させるという問題があ
る。従来ＩＴＯ膜に対するエッチング液によるゲート電
極２およびゲート信号線３を構成する導電体の腐食を防
止する方法として、ゲート電極２およびゲート信号線３
を構成するＡｌ膜等の導電体に陽極酸化処理等を行い、
その表面に酸化膜を形成する方法が提案されている。
は、ゲート電極２およびゲート信号線３は比抵抗が小さ
いＡｌ等を主成分とする膜によって形成されているが、
このような金属は耐薬品性に乏しいため、画素電極１０
を構成するＩＴＯ膜のパターニングに用いられるエッチ
ング液が、ゲート絶縁膜４の膜欠損部等を通して浸透し
てゲート電極２およびゲート信号線３を腐食し、ＴＦＴ
の歩留まりおよび信頼性を低下させるという問題があ
る。従来ＩＴＯ膜に対するエッチング液によるゲート電
極２およびゲート信号線３を構成する導電体の腐食を防
止する方法として、ゲート電極２およびゲート信号線３
を構成するＡｌ膜等の導電体に陽極酸化処理等を行い、
その表面に酸化膜を形成する方法が提案されている。
【０００６】例えば特開平４−１８３８９７号公報で
は、まず図５−ａに示すように、透明絶縁性基板１の表
面にＡｌまたはＡｌ合金等の比抵抗が小さい金属による
単層膜を成膜した後、パターニングしてゲート電極２お
よびゲート信号線３を形成し、次に図５−ｂに示すよう
に、ゲート信号線３上の端子取り出し領域となる部分を
保護するレジスト１７を形成後陽極酸化して、レジスト
１７で被覆された領域以外のゲート電極２およびゲート
信号線３の表面に陽極酸化膜１８を形成する方法が提案
されている。この方法では、ゲート信号線３の端子取り
出し領域には陽極酸化膜１８は形成されないため、ゲー
ト信号線３から端子を取り出す場合、その領域の陽極酸
化膜１８を除去する工程が不要となる。
は、まず図５−ａに示すように、透明絶縁性基板１の表
面にＡｌまたはＡｌ合金等の比抵抗が小さい金属による
単層膜を成膜した後、パターニングしてゲート電極２お
よびゲート信号線３を形成し、次に図５−ｂに示すよう
に、ゲート信号線３上の端子取り出し領域となる部分を
保護するレジスト１７を形成後陽極酸化して、レジスト
１７で被覆された領域以外のゲート電極２およびゲート
信号線３の表面に陽極酸化膜１８を形成する方法が提案
されている。この方法では、ゲート信号線３の端子取り
出し領域には陽極酸化膜１８は形成されないため、ゲー
ト信号線３から端子を取り出す場合、その領域の陽極酸
化膜１８を除去する工程が不要となる。
【０００７】また、特開平１−１１０７４９号公報、特
開平４−２１７３７８号公報、および特開平５−３２３
３０４号公報では、まず図６−ａに示すように、基板１
ａの表面にＡｌまたはＡｌ合金等の比抵抗が小さい金属
による単層膜を成膜した後、パターニングして第一導電
膜２ａを形成し、次に図６−ｂに示すように、絶縁材料
もしくは高抵抗半導体材料を用いて第一導電膜２ａ上に
第一の絶縁膜４ａを形成する。このとき、図６−ｃに示
すように、第一の絶縁膜４ａには膜欠損部５ａが生じて
いる。次に図６−ｄに示すように、膜欠損部５ａに電気
泳動法あるいは陽極酸化法等による酸化処理により絶縁
膜あるいは酸化膜１９を形成する方法が提案されてい
る。この方法では、第一の絶縁膜４ａに生じた膜欠損部
５ａにのみ選択的に絶縁膜あるいは酸化膜１９を形成す
ることができる。
開平４−２１７３７８号公報、および特開平５−３２３
３０４号公報では、まず図６−ａに示すように、基板１
ａの表面にＡｌまたはＡｌ合金等の比抵抗が小さい金属
による単層膜を成膜した後、パターニングして第一導電
膜２ａを形成し、次に図６−ｂに示すように、絶縁材料
もしくは高抵抗半導体材料を用いて第一導電膜２ａ上に
第一の絶縁膜４ａを形成する。このとき、図６−ｃに示
すように、第一の絶縁膜４ａには膜欠損部５ａが生じて
いる。次に図６−ｄに示すように、膜欠損部５ａに電気
泳動法あるいは陽極酸化法等による酸化処理により絶縁
膜あるいは酸化膜１９を形成する方法が提案されてい
る。この方法では、第一の絶縁膜４ａに生じた膜欠損部
５ａにのみ選択的に絶縁膜あるいは酸化膜１９を形成す
ることができる。
【０００８】
【発明が解決しようとする課題】以上のように、従来の
低抵抗信号配線を有したＴＦＴ型液晶表示装置におい
て、画素電極１０を構成するＩＴＯ膜のパターニングに
用いられるエッチング液が、ゲート絶縁膜４の膜欠損部
等を通して浸透しＡｌ等の比抵抗が小さい材料によって
形成されているゲート電極２およびゲート信号線３を腐
食するのを防止する方法として、従来いくつかの方法が
提案されてきたがいずれも有効ではない。例えば、ゲー
ト電極２およびゲート信号線３を形成後陽極酸化処理等
によりその表面に陽極酸化膜１８を形成する方法では、
絶縁膜を介して上層とのコンタクト領域（端子取り出し
領域）に酸化膜１８が形成されるのを防止するため、レ
ジスト１７を形成することが必要となり、生産性を低下
させるなどの問題があった。また、第一導電膜２ａ上に
第一の絶縁膜４ａを形成後、第一の絶縁膜４ａの膜欠損
部５ａにのみ選択的に絶縁膜あるいは酸化膜１９を形成
する方法では、第一の絶縁膜４ａを形成後、前処理を行
わずに電気泳動法あるいは陽極酸化法等による酸化処理
によって絶縁膜あるいは酸化膜１９を形成するため、絶
縁膜あるいは酸化膜１９形成後のブラシ洗浄等の洗浄工
程により、第一の絶縁膜４ａに取り込まれていたダスト
等の潜在していた膜欠陥部が顕在化して、新たな膜欠損
部が生じるなどの問題があった。
低抵抗信号配線を有したＴＦＴ型液晶表示装置におい
て、画素電極１０を構成するＩＴＯ膜のパターニングに
用いられるエッチング液が、ゲート絶縁膜４の膜欠損部
等を通して浸透しＡｌ等の比抵抗が小さい材料によって
形成されているゲート電極２およびゲート信号線３を腐
食するのを防止する方法として、従来いくつかの方法が
提案されてきたがいずれも有効ではない。例えば、ゲー
ト電極２およびゲート信号線３を形成後陽極酸化処理等
によりその表面に陽極酸化膜１８を形成する方法では、
絶縁膜を介して上層とのコンタクト領域（端子取り出し
領域）に酸化膜１８が形成されるのを防止するため、レ
ジスト１７を形成することが必要となり、生産性を低下
させるなどの問題があった。また、第一導電膜２ａ上に
第一の絶縁膜４ａを形成後、第一の絶縁膜４ａの膜欠損
部５ａにのみ選択的に絶縁膜あるいは酸化膜１９を形成
する方法では、第一の絶縁膜４ａを形成後、前処理を行
わずに電気泳動法あるいは陽極酸化法等による酸化処理
によって絶縁膜あるいは酸化膜１９を形成するため、絶
縁膜あるいは酸化膜１９形成後のブラシ洗浄等の洗浄工
程により、第一の絶縁膜４ａに取り込まれていたダスト
等の潜在していた膜欠陥部が顕在化して、新たな膜欠損
部が生じるなどの問題があった。
【０００９】この発明は、上記のような問題を解決する
ためになされたもので、新たに写真製版工程を要して保
護膜を形成することなく、また潜在する膜欠損部を予め
顕在化して対処することにより、画素電極を構成するＩ
ＴＯ膜に対するエッチング液によるゲート電極およびゲ
ート信号線の腐食を防止して、信頼性の高い薄膜トラン
ジスタを生産性を低下させずに高歩留まりで製造する方
法を提供することを目的とする。また、ゲート電極およ
びゲート信号線を比抵抗が小さい材料を用いて構成する
ことにより、パターンを細線化して高開口率の液晶表示
装置を得ることを目的とする。
ためになされたもので、新たに写真製版工程を要して保
護膜を形成することなく、また潜在する膜欠損部を予め
顕在化して対処することにより、画素電極を構成するＩ
ＴＯ膜に対するエッチング液によるゲート電極およびゲ
ート信号線の腐食を防止して、信頼性の高い薄膜トラン
ジスタを生産性を低下させずに高歩留まりで製造する方
法を提供することを目的とする。また、ゲート電極およ
びゲート信号線を比抵抗が小さい材料を用いて構成する
ことにより、パターンを細線化して高開口率の液晶表示
装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明は、基板上に制
御電極および制御電極配線を形成する工程と、上記制御
電極および制御電極配線上に絶縁膜を形成する工程と、
上記絶縁膜が形成された基板を化学的あるいは物理的な
方法により洗浄する工程と、上記洗浄後の絶縁膜に生じ
た膜欠損部により露出した上記制御電極および制御電極
配線の表面に酸化膜を形成する工程と、上記制御電極上
に上記絶縁膜を介して半導体層を形成する工程と、上記
半導体層と共に半導体素子を構成する一対の電極を形成
する工程を含む薄膜トランジスタの製造方法において、
上記酸化膜は、陽極酸化処理によって形成され、上記陽
極酸化処理工程では、上記制御電極および制御電極配線
を構成する導電体と同じ導電体を成膜した基板あるいは
同じ導電体からなる基板を、上記制御電極、制御電極配
線および絶縁膜が形成された基板と同電位になるよう接
続して同時に陽極酸化処理するものである。
御電極および制御電極配線を形成する工程と、上記制御
電極および制御電極配線上に絶縁膜を形成する工程と、
上記絶縁膜が形成された基板を化学的あるいは物理的な
方法により洗浄する工程と、上記洗浄後の絶縁膜に生じ
た膜欠損部により露出した上記制御電極および制御電極
配線の表面に酸化膜を形成する工程と、上記制御電極上
に上記絶縁膜を介して半導体層を形成する工程と、上記
半導体層と共に半導体素子を構成する一対の電極を形成
する工程を含む薄膜トランジスタの製造方法において、
上記酸化膜は、陽極酸化処理によって形成され、上記陽
極酸化処理工程では、上記制御電極および制御電極配線
を構成する導電体と同じ導電体を成膜した基板あるいは
同じ導電体からなる基板を、上記制御電極、制御電極配
線および絶縁膜が形成された基板と同電位になるよう接
続して同時に陽極酸化処理するものである。
【００１１】また、この発明は、上記と同様の薄膜トラ
ンジスタの製造方法において、上記酸化膜は、陽極酸化
処理によって形成され、上記陽極酸化処理工程では、上
記制御電極、制御電極配線および絶縁膜が形成された基
板を冷却しながら陽極酸化処理するものである。
ンジスタの製造方法において、上記酸化膜は、陽極酸化
処理によって形成され、上記陽極酸化処理工程では、上
記制御電極、制御電極配線および絶縁膜が形成された基
板を冷却しながら陽極酸化処理するものである。
【００１２】また、この発明は、上記と同様の薄膜トラ
ンジスタの製造方法において、上記酸化膜は、陽極酸化
処理によって形成され、上記陽極酸化処理工程では、陽
極酸化電流を徐々に大きくし、陽極酸化電圧の急激な上
昇で発生するジュール熱により上記制御電極および制御
電極配線が断線することを防止し得る最大電圧増加率に
達した時点で定電流制御するものである。
ンジスタの製造方法において、上記酸化膜は、陽極酸化
処理によって形成され、上記陽極酸化処理工程では、陽
極酸化電流を徐々に大きくし、陽極酸化電圧の急激な上
昇で発生するジュール熱により上記制御電極および制御
電極配線が断線することを防止し得る最大電圧増加率に
達した時点で定電流制御するものである。
【００１３】また、この発明は、上記と同様の薄膜トラ
ンジスタの製造方法において、上記酸化膜は、純水煮沸
処理によって形成されるものである。
ンジスタの製造方法において、上記酸化膜は、純水煮沸
処理によって形成されるものである。
【００１４】また、この発明は、制御電極および制御電
極配線形成後、上記制御電極および制御電極配線上に絶
縁膜を形成する前に、上記制御電極および制御電極配線
にプラズマ酸化あるいは純水煮沸処理を行う工程を含む
ものである。
極配線形成後、上記制御電極および制御電極配線上に絶
縁膜を形成する前に、上記制御電極および制御電極配線
にプラズマ酸化あるいは純水煮沸処理を行う工程を含む
ものである。
【００１５】また、この発明は、制御電極および制御電
極配線の表面層は、ＡｌまたはＡｌ合金によって形成さ
れるものである。
極配線の表面層は、ＡｌまたはＡｌ合金によって形成さ
れるものである。
【００１６】また、この発明に係わる液晶表示装置は、
透明絶縁性基板と、透明絶縁性基板上に形成された上記
のいずれかの方法により形成された薄膜トランジスタ
と、薄膜トランジスタを構成する一対の電極のいずれか
一方に接続された透明導電膜からなる画素電極と、透明
絶縁性基板と共に液晶材料を狭持する対向電極等を有す
る対向基板を備えたものである。
透明絶縁性基板と、透明絶縁性基板上に形成された上記
のいずれかの方法により形成された薄膜トランジスタ
と、薄膜トランジスタを構成する一対の電極のいずれか
一方に接続された透明導電膜からなる画素電極と、透明
絶縁性基板と共に液晶材料を狭持する対向電極等を有す
る対向基板を備えたものである。
【００１７】
【発明の実施の形態】実施の形態１． 以下、この発明の一実施の形態である薄膜トランジスタ
（ＴＦＴ）の製造方法およびこれを用いて製造した液晶
表示装置を図について説明する。図１は本発明の実施の
形態１によるＴＦＴを搭載したＴＦＴアレイ基板の製造
工程を示す断面図である。図において、１は基板（本実
施の形態においては透明絶縁性基板）、２は基板１上に
形成されたゲート電極、３は基板１上に形成されたゲー
ト信号線、４はゲート電極２およびゲート信号線３上に
形成されたゲート絶縁膜、５ａはゲート絶縁膜４形成後
に顕在化しているゲート絶縁膜４の膜欠損部、５ｂはゲ
ート絶縁膜４形成後の化学的もしくは物理的洗浄により
顕在化した膜欠損部、６はゲート絶縁膜４中に含まれて
いるダスト等の異物、７は膜欠損部５ａ、５ｂに形成さ
れた酸化膜、８はゲート絶縁膜４を介してゲート電極２
上に形成された半導体層、９は半導体層８上に形成され
たオーミックコンタクト層、１０は画素電極、１１はゲ
ート信号線３上のゲート絶縁膜４に形成された端子取り
出し用開口部、１２はオーミックコンタクト層９上に形
成されたソース・ドレイン電極、１３はチャネル部、１
４はパッシベーション膜である。
（ＴＦＴ）の製造方法およびこれを用いて製造した液晶
表示装置を図について説明する。図１は本発明の実施の
形態１によるＴＦＴを搭載したＴＦＴアレイ基板の製造
工程を示す断面図である。図において、１は基板（本実
施の形態においては透明絶縁性基板）、２は基板１上に
形成されたゲート電極、３は基板１上に形成されたゲー
ト信号線、４はゲート電極２およびゲート信号線３上に
形成されたゲート絶縁膜、５ａはゲート絶縁膜４形成後
に顕在化しているゲート絶縁膜４の膜欠損部、５ｂはゲ
ート絶縁膜４形成後の化学的もしくは物理的洗浄により
顕在化した膜欠損部、６はゲート絶縁膜４中に含まれて
いるダスト等の異物、７は膜欠損部５ａ、５ｂに形成さ
れた酸化膜、８はゲート絶縁膜４を介してゲート電極２
上に形成された半導体層、９は半導体層８上に形成され
たオーミックコンタクト層、１０は画素電極、１１はゲ
ート信号線３上のゲート絶縁膜４に形成された端子取り
出し用開口部、１２はオーミックコンタクト層９上に形
成されたソース・ドレイン電極、１３はチャネル部、１
４はパッシベーション膜である。
【００１８】次に、本実施の形態によるＴＦＴを搭載し
たＴＦＴアレイ基板の製造方法を説明する。まず、図１
−ａに示すように、透明絶縁性基板１の表面にＣｕを
０. ２重量％含有したＡｌ（以下、Ａｌ- ０. ２wt％Ｃ
ｕと記載）膜のような比抵抗が小さい金属膜をスパッタ
法等により約２５０ｎｍ成膜した後、写真製版法により
形成したレジストを用いてパターニングし、ゲート電極
２およびゲート信号線３を形成する。ここで、Ａｌ膜の
パターニングには燐酸、酢酸および硝酸を主成分とする
エッチング液を用いるが、予め燐酸、酢酸および硝酸の
組成を検討してＡｌ膜のエッチング端面をテーパー形状
に形成することにより上層に形成される膜の被覆性を向
上できる。
たＴＦＴアレイ基板の製造方法を説明する。まず、図１
−ａに示すように、透明絶縁性基板１の表面にＣｕを
０. ２重量％含有したＡｌ（以下、Ａｌ- ０. ２wt％Ｃ
ｕと記載）膜のような比抵抗が小さい金属膜をスパッタ
法等により約２５０ｎｍ成膜した後、写真製版法により
形成したレジストを用いてパターニングし、ゲート電極
２およびゲート信号線３を形成する。ここで、Ａｌ膜の
パターニングには燐酸、酢酸および硝酸を主成分とする
エッチング液を用いるが、予め燐酸、酢酸および硝酸の
組成を検討してＡｌ膜のエッチング端面をテーパー形状
に形成することにより上層に形成される膜の被覆性を向
上できる。
【００１９】次に、図１−ｂに示すように、プラズマＣ
ＶＤ法等によりゲート絶縁膜４となるシリコン窒化膜あ
るいはシリコン酸化膜を約４５０ｎｍ成膜する。このよ
うにして形成されたシリコン窒化膜あるいはシリコン酸
化膜によるゲート絶縁膜４には、図１−ｃに示すよう
に、ダストの付着等に起因する膜欠損部５ａが存在し、
このゲート絶縁膜４の膜欠損部５ａが、画素電極１０を
構成するＩＴＯ膜のパターニングに用いられるエッチン
グ液を浸透させて、Ａｌを主成分とするゲート電極２お
よびゲート信号線３を腐食する原因となる。また、ゲー
ト絶縁膜４中にはダスト等の異物６が潜在し、以降のブ
ラシ洗浄等の工程において異物６が剥され新たな膜欠損
部５ｂが顕在化する。この新たに生じた膜欠損部５ｂも
膜欠損部５ａと同様に、Ａｌを主成分とするゲート電極
２およびゲート信号線３を腐食する原因となる。そこ
で、次に、図１−ｄに示すように、ゲート絶縁膜４の表
面をブラシ洗浄してゲート絶縁膜４中に潜在していた異
物６を除去し、膜欠損部５ｂを顕在化する。次に、図１
−ｅに示すように、膜欠損部５ａおよび５ｂの発生によ
って露出したゲート電極２およびゲート信号線３の表面
に選択的に陽極酸化処理を行い酸化膜７を形成する。
ＶＤ法等によりゲート絶縁膜４となるシリコン窒化膜あ
るいはシリコン酸化膜を約４５０ｎｍ成膜する。このよ
うにして形成されたシリコン窒化膜あるいはシリコン酸
化膜によるゲート絶縁膜４には、図１−ｃに示すよう
に、ダストの付着等に起因する膜欠損部５ａが存在し、
このゲート絶縁膜４の膜欠損部５ａが、画素電極１０を
構成するＩＴＯ膜のパターニングに用いられるエッチン
グ液を浸透させて、Ａｌを主成分とするゲート電極２お
よびゲート信号線３を腐食する原因となる。また、ゲー
ト絶縁膜４中にはダスト等の異物６が潜在し、以降のブ
ラシ洗浄等の工程において異物６が剥され新たな膜欠損
部５ｂが顕在化する。この新たに生じた膜欠損部５ｂも
膜欠損部５ａと同様に、Ａｌを主成分とするゲート電極
２およびゲート信号線３を腐食する原因となる。そこ
で、次に、図１−ｄに示すように、ゲート絶縁膜４の表
面をブラシ洗浄してゲート絶縁膜４中に潜在していた異
物６を除去し、膜欠損部５ｂを顕在化する。次に、図１
−ｅに示すように、膜欠損部５ａおよび５ｂの発生によ
って露出したゲート電極２およびゲート信号線３の表面
に選択的に陽極酸化処理を行い酸化膜７を形成する。
【００２０】次に、図１−ｆに示すように、プラズマＣ
ＶＤ法等によりアモルファスシリコン膜を約１２０ｎ
ｍ、不純物がドープされたｎ＋型アモルファスシリコン
膜を約３０ｎｍ順次成膜した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ＋型アモルファスシリコン膜を同時にパターニング
し、ゲート電極２の上方の位置に半導体層８およびオー
ミックコンタクト層９を形成する。次に、透明絶縁性基
板１の表面をブラシ洗浄して付着したゴミ等を除去した
後、透明導電膜としてＩＴＯ膜をスパッタ法等により約
１００ｎｍ成膜した後、写真製版法により形成したレジ
ストを用いてパターニングし、画素電極１０を形成す
る。次に、図１−ｇに示すように、ゲート信号線３上の
ゲート絶縁膜４をエッチング除去し、端子取り出し用の
開口部１１を形成する。
ＶＤ法等によりアモルファスシリコン膜を約１２０ｎ
ｍ、不純物がドープされたｎ＋型アモルファスシリコン
膜を約３０ｎｍ順次成膜した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ＋型アモルファスシリコン膜を同時にパターニング
し、ゲート電極２の上方の位置に半導体層８およびオー
ミックコンタクト層９を形成する。次に、透明絶縁性基
板１の表面をブラシ洗浄して付着したゴミ等を除去した
後、透明導電膜としてＩＴＯ膜をスパッタ法等により約
１００ｎｍ成膜した後、写真製版法により形成したレジ
ストを用いてパターニングし、画素電極１０を形成す
る。次に、図１−ｇに示すように、ゲート信号線３上の
ゲート絶縁膜４をエッチング除去し、端子取り出し用の
開口部１１を形成する。
【００２１】次に、図１−ｈに示すように、ソース・ド
レイン電極１２およびソース信号線（図示せず）を形成
するために、まずスパッタ法等により、最下層にオーミ
ックコンタクト層９を構成するｎ＋型アモルファスシリ
コン膜および画素電極１０を構成するＩＴＯ膜とオーミ
ックコンタクト性が良いＣｒ膜を約１００ｎｍ、中間層
に比抵抗が小さいＡｌ- ０. ２wt％Ｃｕ膜を約３００ｎ
ｍ、最上層にパターニングに用いるレジストを形成する
ためのアルカリ性の現像液中で画素電極１０を構成する
ＩＴＯ膜との電池反応を抑制するＣｒ膜を約５０ｎｍ連
続して成膜し三層膜を形成する。次に写真製版法により
形成したエッチングレジストを用いて三層膜を順次パタ
ーニングし、オーミックコンタクト層９上にソース・ド
レイン電極１２およびソース信号線を形成する。続け
て、ドライエッチング法によりソース・ドレイン電極１
２に覆われていない部分のｎ＋型アモルファスシリコン
膜（オーミックコンタクト層９）をエッチングしてチャ
ネル部１３を形成した後、レジストを剥離する。最後
に、図１−ｉに示すように、プラズマＣＶＤ法等により
シリコン窒化膜を約５００ｎｍ成膜し、パッシベーショ
ン膜１４を形成する。このようにして形成された、ＴＦ
Ｔアレイ基板においては、ゲート信号線３上の端子取り
出し用開口部１１を通しての上層との電気的コンタクト
特性は良好であり、また、ゲート電極２およびゲート信
号線３に腐食は見られなかった。
レイン電極１２およびソース信号線（図示せず）を形成
するために、まずスパッタ法等により、最下層にオーミ
ックコンタクト層９を構成するｎ＋型アモルファスシリ
コン膜および画素電極１０を構成するＩＴＯ膜とオーミ
ックコンタクト性が良いＣｒ膜を約１００ｎｍ、中間層
に比抵抗が小さいＡｌ- ０. ２wt％Ｃｕ膜を約３００ｎ
ｍ、最上層にパターニングに用いるレジストを形成する
ためのアルカリ性の現像液中で画素電極１０を構成する
ＩＴＯ膜との電池反応を抑制するＣｒ膜を約５０ｎｍ連
続して成膜し三層膜を形成する。次に写真製版法により
形成したエッチングレジストを用いて三層膜を順次パタ
ーニングし、オーミックコンタクト層９上にソース・ド
レイン電極１２およびソース信号線を形成する。続け
て、ドライエッチング法によりソース・ドレイン電極１
２に覆われていない部分のｎ＋型アモルファスシリコン
膜（オーミックコンタクト層９）をエッチングしてチャ
ネル部１３を形成した後、レジストを剥離する。最後
に、図１−ｉに示すように、プラズマＣＶＤ法等により
シリコン窒化膜を約５００ｎｍ成膜し、パッシベーショ
ン膜１４を形成する。このようにして形成された、ＴＦ
Ｔアレイ基板においては、ゲート信号線３上の端子取り
出し用開口部１１を通しての上層との電気的コンタクト
特性は良好であり、また、ゲート電極２およびゲート信
号線３に腐食は見られなかった。
【００２２】なお、本実施の形態では、ゲート絶縁膜４
中に潜在していた異物６を除去して膜欠損部５ｂを顕在
化するために、ゲート絶縁膜４形成後にブラシ洗浄を行
ったが、ブラシ洗浄の代わりにイオンビーム照射、溶液
中超音波洗浄または液体高速噴射等の物理的洗浄、ある
いはフッ酸系エッチャント浸漬、有機系溶液浸漬または
ＵＶ照射等の化学的洗浄を用いてもよい。また、上記の
洗浄方法をいくつか組み合わせて洗浄することにより、
ゲート絶縁膜４中に潜在している異物６をより効率的に
除去することができる。また、本実施の形態では、陽極
酸化処理により、膜欠損部５ａおよび５ｂの発生によっ
て露出したゲート電極２およびゲート信号線３の表面に
酸化膜７を形成したが、陽極酸化処理の代わりにプラズ
マ酸化あるいは純水煮沸処理により酸化膜７を形成して
もよい。プラズマ酸化あるいは純水煮沸処理により酸化
膜７を形成する場合には、陽極酸化処理では必要であっ
た各ゲート信号線３を電気的に短絡接続させる配線が不
要となり、後工程においてこの配線を切り離す工程も必
要なくなるため、生産性が向上する。
中に潜在していた異物６を除去して膜欠損部５ｂを顕在
化するために、ゲート絶縁膜４形成後にブラシ洗浄を行
ったが、ブラシ洗浄の代わりにイオンビーム照射、溶液
中超音波洗浄または液体高速噴射等の物理的洗浄、ある
いはフッ酸系エッチャント浸漬、有機系溶液浸漬または
ＵＶ照射等の化学的洗浄を用いてもよい。また、上記の
洗浄方法をいくつか組み合わせて洗浄することにより、
ゲート絶縁膜４中に潜在している異物６をより効率的に
除去することができる。また、本実施の形態では、陽極
酸化処理により、膜欠損部５ａおよび５ｂの発生によっ
て露出したゲート電極２およびゲート信号線３の表面に
酸化膜７を形成したが、陽極酸化処理の代わりにプラズ
マ酸化あるいは純水煮沸処理により酸化膜７を形成して
もよい。プラズマ酸化あるいは純水煮沸処理により酸化
膜７を形成する場合には、陽極酸化処理では必要であっ
た各ゲート信号線３を電気的に短絡接続させる配線が不
要となり、後工程においてこの配線を切り離す工程も必
要なくなるため、生産性が向上する。
【００２３】また、ゲート電極２およびゲート信号線３
を形成後、ゲート絶縁膜４を構成するシリコン窒化膜あ
るいはシリコン酸化膜を成膜する前に、プラズマ酸化あ
るいは４００〜５００℃で３０ｍｉｎ間の純水煮沸処理
を行い、ゲート電極２およびゲート信号線３の表面に数
ｎｍの酸化膜を形成することにより、シリコン窒化膜あ
るいはシリコン酸化膜を成膜する際、ゲート電極２およ
びゲート信号線３の表面に発生するヒロック数を低減す
ることができ、ゲート絶縁膜４の被覆性が向上し、画素
電極１０を構成するＩＴＯ膜に対するエッチング液によ
るゲート電極２およびゲート信号線３の腐食防止に一層
の効果がある。また、ゲート絶縁膜４を構成するシリコ
ン窒化膜あるいはシリコン酸化膜を、１５０゜Ｃ以下で
成膜することにより、シリコン窒化膜あるいはシリコン
酸化膜を成膜する際に発生するゲート電極２およびゲー
ト信号線３の表面のヒロック数を低減することができ、
ゲート絶縁膜４の被覆性が向上し、画素電極１０を構成
するＩＴＯ膜に対するエッチング液によるゲート電極２
およびゲート信号線３の腐食防止に一層の効果がある。
を形成後、ゲート絶縁膜４を構成するシリコン窒化膜あ
るいはシリコン酸化膜を成膜する前に、プラズマ酸化あ
るいは４００〜５００℃で３０ｍｉｎ間の純水煮沸処理
を行い、ゲート電極２およびゲート信号線３の表面に数
ｎｍの酸化膜を形成することにより、シリコン窒化膜あ
るいはシリコン酸化膜を成膜する際、ゲート電極２およ
びゲート信号線３の表面に発生するヒロック数を低減す
ることができ、ゲート絶縁膜４の被覆性が向上し、画素
電極１０を構成するＩＴＯ膜に対するエッチング液によ
るゲート電極２およびゲート信号線３の腐食防止に一層
の効果がある。また、ゲート絶縁膜４を構成するシリコ
ン窒化膜あるいはシリコン酸化膜を、１５０゜Ｃ以下で
成膜することにより、シリコン窒化膜あるいはシリコン
酸化膜を成膜する際に発生するゲート電極２およびゲー
ト信号線３の表面のヒロック数を低減することができ、
ゲート絶縁膜４の被覆性が向上し、画素電極１０を構成
するＩＴＯ膜に対するエッチング液によるゲート電極２
およびゲート信号線３の腐食防止に一層の効果がある。
【００２４】また、膜欠損部５ａおよび５ｂの発生によ
って露出したゲート電極２およびゲート信号線３の表面
に酸化膜７を形成する陽極酸化工程では、陽極酸化電圧
が急激に上昇した場合、ゲート電極２およびゲート信号
線３の露出した部分に大きな電流が流れ、生じた過大な
ジュール熱によりゲート電極２およびゲート信号線３が
露出部分で断線する。過大なジュール熱の発生を抑制し
て、ゲート電極２およびゲート信号線３の断線を防止す
るためには、陽極酸化電圧あるいは陽極酸化電流を制御
することが必要である。図２は陽極酸化電流値を徐々に
大きくし、陽極酸化電圧の急激な上昇を防止するための
プロセスを示すフローチャートである。図において、ｉ
０は初期電流値、Ｙは最大電圧増加率、ｉ１は増加電流
値で、陽極酸化電流を初期電流値ｉ０から増加電流値ｉ
１ずつ増加させ、そのときの電圧増加率が最大電圧増加
率Ｙに達した時点で定電流制御とする。例えば、縦３０
０ｍｍ横４００ｍｍの大きさの四角形状の基板を陽極酸
化処理する場合、初期電流値ｉ０を約５ｐＡ、最大電圧
増加率Ｙを約２００Ｖ／ｓｅｃ、増加電流値ｉ１を約５
ｐＡに設定することにより、ゲート電極２およびゲート
信号線３を過大なジュール熱によって断線させることな
く、膜欠損部５ａおよび５ｂによって露出したゲート電
極２およびゲート信号線３の表面に陽極酸化処理による
酸化膜７を形成することができる。なお、所望する陽極
酸化電圧値に達するまで陽極酸化電流の代わりに陽極酸
化電圧を徐々に大きくしてもよい。例えば、縦３００ｍ
ｍ横４００ｍｍの大きさの四角形状の基板を陽極酸化処
理する場合、電流値を約０. ０５Ａ、初期電圧値を約１
ｍＶ、増加電圧値を約１ｍＶに設定することにより、過
大なジュール熱の発生を抑制してゲート電極２およびゲ
ート信号線３の断線を防止することができる。
って露出したゲート電極２およびゲート信号線３の表面
に酸化膜７を形成する陽極酸化工程では、陽極酸化電圧
が急激に上昇した場合、ゲート電極２およびゲート信号
線３の露出した部分に大きな電流が流れ、生じた過大な
ジュール熱によりゲート電極２およびゲート信号線３が
露出部分で断線する。過大なジュール熱の発生を抑制し
て、ゲート電極２およびゲート信号線３の断線を防止す
るためには、陽極酸化電圧あるいは陽極酸化電流を制御
することが必要である。図２は陽極酸化電流値を徐々に
大きくし、陽極酸化電圧の急激な上昇を防止するための
プロセスを示すフローチャートである。図において、ｉ
０は初期電流値、Ｙは最大電圧増加率、ｉ１は増加電流
値で、陽極酸化電流を初期電流値ｉ０から増加電流値ｉ
１ずつ増加させ、そのときの電圧増加率が最大電圧増加
率Ｙに達した時点で定電流制御とする。例えば、縦３０
０ｍｍ横４００ｍｍの大きさの四角形状の基板を陽極酸
化処理する場合、初期電流値ｉ０を約５ｐＡ、最大電圧
増加率Ｙを約２００Ｖ／ｓｅｃ、増加電流値ｉ１を約５
ｐＡに設定することにより、ゲート電極２およびゲート
信号線３を過大なジュール熱によって断線させることな
く、膜欠損部５ａおよび５ｂによって露出したゲート電
極２およびゲート信号線３の表面に陽極酸化処理による
酸化膜７を形成することができる。なお、所望する陽極
酸化電圧値に達するまで陽極酸化電流の代わりに陽極酸
化電圧を徐々に大きくしてもよい。例えば、縦３００ｍ
ｍ横４００ｍｍの大きさの四角形状の基板を陽極酸化処
理する場合、電流値を約０. ０５Ａ、初期電圧値を約１
ｍＶ、増加電圧値を約１ｍＶに設定することにより、過
大なジュール熱の発生を抑制してゲート電極２およびゲ
ート信号線３の断線を防止することができる。
【００２５】この発明によれば、ゲート絶縁膜４に潜在
している膜欠損部５ｂをブラシ洗浄等により顕在化させ
た後に、膜欠損部５ａおよび５ｂによって露出したゲー
ト電極２およびゲート信号線３の表面にのみ選択的に陽
極酸化処理等により酸化膜７を形成することにより、画
素電極１０を構成するＩＴＯ膜に対するエッチング液に
よるゲート電極２およびゲート信号線３の腐食を防止し
て、信頼性の高い薄膜トランジスタを生産性を低下させ
ずに高歩留まりで製造することができる。また、陽極酸
化工程において、陽極酸化電圧あるいは陽極酸化電流を
制御することにより、陽極酸化電圧の急激な上昇を防止
できるため、過大なジュール熱の発生を抑制してゲート
電極２およびゲート信号線３の断線を防止することがで
きる。
している膜欠損部５ｂをブラシ洗浄等により顕在化させ
た後に、膜欠損部５ａおよび５ｂによって露出したゲー
ト電極２およびゲート信号線３の表面にのみ選択的に陽
極酸化処理等により酸化膜７を形成することにより、画
素電極１０を構成するＩＴＯ膜に対するエッチング液に
よるゲート電極２およびゲート信号線３の腐食を防止し
て、信頼性の高い薄膜トランジスタを生産性を低下させ
ずに高歩留まりで製造することができる。また、陽極酸
化工程において、陽極酸化電圧あるいは陽極酸化電流を
制御することにより、陽極酸化電圧の急激な上昇を防止
できるため、過大なジュール熱の発生を抑制してゲート
電極２およびゲート信号線３の断線を防止することがで
きる。
【００２６】実施の形態２． 実施の形態１では、陽極酸化工程において、陽極酸化電
圧あるいは陽極酸化電流を制御することにより、急激な
陽極酸化電圧の上昇を防止したが、図３に示すように、
陽極酸化工程において、ゲート電極を構成する材料と同
じ金属を成膜した基板あるいは同じ金属による金属板１
５を、ゲート電極、ゲート信号線およびゲート絶縁膜が
形成された透明絶縁性基板１と同電位になるように接続
し、両者を同時に陽極酸化処理することによっても陽極
酸化電流値を容易に設定でき、急激な陽極酸化電圧の上
昇を防止して、過大なジュール熱の発生によるゲート電
極およびゲート信号線の断線を防止することができる。
圧あるいは陽極酸化電流を制御することにより、急激な
陽極酸化電圧の上昇を防止したが、図３に示すように、
陽極酸化工程において、ゲート電極を構成する材料と同
じ金属を成膜した基板あるいは同じ金属による金属板１
５を、ゲート電極、ゲート信号線およびゲート絶縁膜が
形成された透明絶縁性基板１と同電位になるように接続
し、両者を同時に陽極酸化処理することによっても陽極
酸化電流値を容易に設定でき、急激な陽極酸化電圧の上
昇を防止して、過大なジュール熱の発生によるゲート電
極およびゲート信号線の断線を防止することができる。
【００２７】図３において、１５はゲート電極を構成す
る材料と同じ金属を成膜した基板あるいは同じ金属によ
る金属板（以下、金属基板と称する）、１６は陽極酸化
液で、透明絶縁性基板１にはゲート電極、ゲート信号線
およびゲート絶縁膜が形成されている。陽極酸化電流値
は、透明絶縁性基板１と同電位になるように接続され同
時に陽極酸化処理される金属基板１５の金属部分の面積
によって決まるため、この面積を変えることにより陽極
酸化電流値を容易に設定できる。例えば、金属基板１５
の金属部分は、透明絶縁性基板１の面積の約１／３の大
きさを有し、ゲート電極やゲート信号線の膜厚以上の厚
みを有する成膜された金属膜あるいはゲート電極やゲー
ト信号線の膜厚以上の厚みを有する金属箔または金属板
である。また、陽極酸化電流値は、金属基板１５の大き
さを縦１００ｍｍ横４００ｍｍの四角形状とすると、約
０. ２Ａとなり、ゲート電極およびゲート信号線に、生
じるジュール熱によって断線するほど大きな電流が流れ
るのを防止する。
る材料と同じ金属を成膜した基板あるいは同じ金属によ
る金属板（以下、金属基板と称する）、１６は陽極酸化
液で、透明絶縁性基板１にはゲート電極、ゲート信号線
およびゲート絶縁膜が形成されている。陽極酸化電流値
は、透明絶縁性基板１と同電位になるように接続され同
時に陽極酸化処理される金属基板１５の金属部分の面積
によって決まるため、この面積を変えることにより陽極
酸化電流値を容易に設定できる。例えば、金属基板１５
の金属部分は、透明絶縁性基板１の面積の約１／３の大
きさを有し、ゲート電極やゲート信号線の膜厚以上の厚
みを有する成膜された金属膜あるいはゲート電極やゲー
ト信号線の膜厚以上の厚みを有する金属箔または金属板
である。また、陽極酸化電流値は、金属基板１５の大き
さを縦１００ｍｍ横４００ｍｍの四角形状とすると、約
０. ２Ａとなり、ゲート電極およびゲート信号線に、生
じるジュール熱によって断線するほど大きな電流が流れ
るのを防止する。
【００２８】本実施の形態によれば、陽極酸化工程にお
いて、ゲート電極を構成する材料と同じ金属を成膜した
基板あるいは同じ金属による金属板１５を、ゲート電
極、ゲート信号線およびゲート絶縁膜が形成された透明
絶縁性基板１と同電位になるように接続し、両者を同時
に陽極酸化処理することにより、陽極酸化電流値を金属
基板１５の金属部分の面積によって設定できるため、急
激な陽極酸化電圧の上昇を防止して、過大なジュール熱
の発生によるゲート電極およびゲート信号線の断線を防
止することができる。
いて、ゲート電極を構成する材料と同じ金属を成膜した
基板あるいは同じ金属による金属板１５を、ゲート電
極、ゲート信号線およびゲート絶縁膜が形成された透明
絶縁性基板１と同電位になるように接続し、両者を同時
に陽極酸化処理することにより、陽極酸化電流値を金属
基板１５の金属部分の面積によって設定できるため、急
激な陽極酸化電圧の上昇を防止して、過大なジュール熱
の発生によるゲート電極およびゲート信号線の断線を防
止することができる。
【００２９】実施の形態３． 実施の形態１では、陽極酸化工程において、陽極酸化電
圧あるいは陽極酸化電流を制御することにより、急激な
陽極酸化電圧の上昇を防止し、過大なジュール熱の発生
によるゲート電極２およびゲート信号線３の断線を防止
したが、透明絶縁性基板１を冷却しながら陽極酸化する
ことによっても、陽極酸化処理中の透明絶縁性基板１の
温度上昇を抑制し、過大なジュール熱によるゲート電極
２およびゲート信号線３の断線を防止することができ
る。冷却方法としては、例えば、陽極酸化液の温度を２
℃程度にする。あるいは、陽極酸化槽が、三辺の長さが
１２５ｍｍ、４２０ｍｍおよび５００ｍｍの直方体であ
る場合、液温が２℃程度の陽極酸化液を５０ｌ／ｍｉｎ
以上の量を循環させる。あるいは、陽極酸化処理中の透
明絶縁性基板１の裏面に同じ大きさの保冷材を取り付け
る等の方法が可能である。
圧あるいは陽極酸化電流を制御することにより、急激な
陽極酸化電圧の上昇を防止し、過大なジュール熱の発生
によるゲート電極２およびゲート信号線３の断線を防止
したが、透明絶縁性基板１を冷却しながら陽極酸化する
ことによっても、陽極酸化処理中の透明絶縁性基板１の
温度上昇を抑制し、過大なジュール熱によるゲート電極
２およびゲート信号線３の断線を防止することができ
る。冷却方法としては、例えば、陽極酸化液の温度を２
℃程度にする。あるいは、陽極酸化槽が、三辺の長さが
１２５ｍｍ、４２０ｍｍおよび５００ｍｍの直方体であ
る場合、液温が２℃程度の陽極酸化液を５０ｌ／ｍｉｎ
以上の量を循環させる。あるいは、陽極酸化処理中の透
明絶縁性基板１の裏面に同じ大きさの保冷材を取り付け
る等の方法が可能である。
【００３０】本実施の形態によれば、陽極酸化処理中の
透明絶縁性基板１を冷却することにより、陽極酸化処理
中の透明絶縁性基板１の温度上昇を抑制できるため、過
大なジュール熱によるゲート電極２およびゲート信号線
３の断線を防止することができる。
透明絶縁性基板１を冷却することにより、陽極酸化処理
中の透明絶縁性基板１の温度上昇を抑制できるため、過
大なジュール熱によるゲート電極２およびゲート信号線
３の断線を防止することができる。
【００３１】実施の形態４． 実施の形態１、２および３と同様の方法により形成され
たＴＦＴを搭載したＴＦＴアレイ基板と、他の透明絶縁
性基板上に遮光層、オーバーコート層および対向電極が
形成された対向基板の表面に配向膜を形成後対向させ、
この間に液晶を注入してシール剤で封入すると共に、対
向するＴＦＴアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。本実施の形態
によれば、ゲート電極２およびゲート信号線３を比抵抗
が小さい材料を用いて構成すると共に、ゲート絶縁膜４
に生じた膜欠損部５ａ、５ｂには選択的に酸化膜７を形
成することにより、ゲート電極２およびゲート信号線３
の細線化による高開口率、かつクロストークによる表示
むらを低減した液晶表示装置を得ることができる。
たＴＦＴを搭載したＴＦＴアレイ基板と、他の透明絶縁
性基板上に遮光層、オーバーコート層および対向電極が
形成された対向基板の表面に配向膜を形成後対向させ、
この間に液晶を注入してシール剤で封入すると共に、対
向するＴＦＴアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。本実施の形態
によれば、ゲート電極２およびゲート信号線３を比抵抗
が小さい材料を用いて構成すると共に、ゲート絶縁膜４
に生じた膜欠損部５ａ、５ｂには選択的に酸化膜７を形
成することにより、ゲート電極２およびゲート信号線３
の細線化による高開口率、かつクロストークによる表示
むらを低減した液晶表示装置を得ることができる。
【００３２】
【発明の効果】この発明によれば、ゲート絶縁膜に潜在
している膜欠損部を化学的あるいは物理的洗浄により顕
在化させた後に、ゲート絶縁膜の膜欠損部によって露出
したゲート電極およびゲート信号線の表面にのみ陽極酸
化処理によって選択的に酸化膜を形成すると共に、陽極
酸化処理をより適切な方法で実施することにより、画素
電極を構成するＩＴＯ膜に対するエッチング液によるゲ
ート電極およびゲート信号線の腐食を防止して、信頼性
の高い薄膜トランジスタを生産性を低下させずに高歩留
まりで製造することができる。また、ゲート電極および
ゲート信号線を比抵抗が小さいＡｌ又はＡｌ合金を用い
て構成すると共に、ゲート絶縁膜の被覆性を向上させる
ことにより、ゲート電極およびゲート信号線の細線化に
よる高開口率、かつクロストークによる表示むらを低減
した液晶表示装置を得ることができる。
している膜欠損部を化学的あるいは物理的洗浄により顕
在化させた後に、ゲート絶縁膜の膜欠損部によって露出
したゲート電極およびゲート信号線の表面にのみ陽極酸
化処理によって選択的に酸化膜を形成すると共に、陽極
酸化処理をより適切な方法で実施することにより、画素
電極を構成するＩＴＯ膜に対するエッチング液によるゲ
ート電極およびゲート信号線の腐食を防止して、信頼性
の高い薄膜トランジスタを生産性を低下させずに高歩留
まりで製造することができる。また、ゲート電極および
ゲート信号線を比抵抗が小さいＡｌ又はＡｌ合金を用い
て構成すると共に、ゲート絶縁膜の被覆性を向上させる
ことにより、ゲート電極およびゲート信号線の細線化に
よる高開口率、かつクロストークによる表示むらを低減
した液晶表示装置を得ることができる。
【図１】 この発明の実施の形態１による薄膜トランジ
スタの製造工程を示す断面図である。
スタの製造工程を示す断面図である。
【図２】 この発明の実施の形態１による陽極酸化工程
での定電流制御に到るまでのプロセスを示すフローチャ
ート図である。
での定電流制御に到るまでのプロセスを示すフローチャ
ート図である。
【図３】 この発明の実施の形態２による陽極酸化処理
を示す図である。
を示す図である。
【図４】 従来のこの種薄膜トランジスタの製造工程を
示す断面図である。
示す断面図である。
【図５】 従来の他の薄膜トランジスタの製造工程を示
す断面図である。
す断面図である。
【図６】 従来のさらに他の薄膜トランジスタの製造工
程を示す断面図である。
程を示す断面図である。
１ 透明絶縁性基板、２ ゲート電極、３ ゲート信号
線、４ ゲート絶縁膜、５ａ、５ｂ 膜欠損部、６ 異
物、７ 酸化膜、８ 半導体層、９ オーミックコンタ
クト層、１０ 画素電極、１１ 端子取り出し用開口
部、１２ ソース・ドレイン電極、１３ チャネル部、
１４ パッシベーション膜、１５ 金属基板、１６ 陽
極酸化液。
線、４ ゲート絶縁膜、５ａ、５ｂ 膜欠損部、６ 異
物、７ 酸化膜、８ 半導体層、９ オーミックコンタ
クト層、１０ 画素電極、１１ 端子取り出し用開口
部、１２ ソース・ドレイン電極、１３ チャネル部、
１４ パッシベーション膜、１５ 金属基板、１６ 陽
極酸化液。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 正美 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 森田 毅 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平２−1134（ＪＰ，Ａ) 特開 平３−291971（ＪＰ，Ａ) 特開 平３−1572（ＪＰ，Ａ) 特開 平４−352419（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368
Claims (7)
- 【請求項１】 基板上に制御電極および制御電極配線を
形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記絶縁膜が形成された基板を化学的あるいは物理的な
方法により洗浄する工程と、 上記洗浄後の絶縁膜に生じた膜欠損部により露出した上
記制御電極および制御電極配線の表面に酸化膜を形成す
る工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層と共に半導体素子を構成する一対の電極を
形成する工程を含む薄膜トランジスタの製造方法におい
て、 上記酸化膜は、陽極酸化処理によって形成され、 上記陽極酸化処理工程では、上記制御電極および制御電
極配線を構成する導電体と同じ導電体を成膜した基板あ
るいは同じ導電体からなる基板を、上記制御電極、制御
電極配線および絶縁膜が形成された基板と同電位になる
よう接続して同時に陽極酸化処理することを特徴とする
薄膜トランジスタの製造方法。 - 【請求項２】 基板上に制御電極および制御電極配線を
形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記絶縁膜が形成された基板を化学的あるいは物理的な
方法により洗浄する工程と、 上記洗浄後の絶縁膜に生じた膜欠損部により露出した上
記制御電極および制御電極配線の表面に酸化膜を形成す
る工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層と共に半導体素子を構成する一対の電極を
形成する工程を含む薄膜トランジスタの製造方法におい
て、 上記酸化膜は、陽極酸化処理によって形成され、 上記陽極酸化処理工程では、上記制御電極、制御電極配
線および絶縁膜が形成された基板を冷却しながら陽極酸
化処理することを特徴とする薄膜トランジスタ の製造方
法。 - 【請求項３】 基板上に制御電極および制御電極配線を
形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記絶縁膜が形成された基板を化学的あるいは物理的な
方法により洗浄する工程と、 上記洗浄後の絶縁膜に生じた膜欠損部により露出した上
記制御電極および制御電極配線の表面に酸化膜を形成す
る工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層と共に半導体素子を構成する一対の電極を
形成する工程を含む薄膜トランジスタの製造方法におい
て、 上記酸化膜は、陽極酸化処理によって形成され、 上記陽極酸化処理工程では、陽極酸化電流を徐々に大き
くし、陽極酸化電圧の急激な上昇で発生するジュール熱
により上記制御電極および制御電極配線が断線すること
を防止し得る最大電圧増加率に達した時点で定電流制御
することを特徴とする薄膜トランジスタの製造方法。 - 【請求項４】 基板上に制御電極および制御電極配線を
形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記絶縁膜が形成された基板を化学的あるいは物理的な
方法により洗浄する工程と、 上記洗浄後の絶縁膜に生じた膜欠損部により露出した上
記制御電極および制御電極配線の表面に酸化膜を形成す
る工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層と共に半導体素子を構成する一対の電極を
形成する工程を含む薄膜トランジスタの製造方法におい
て、 上記酸化膜は、純水煮沸処理によって形成されることを
特徴とする薄膜トランジスタの製造方法。 - 【請求項５】 制御電極および制御電極配線形成後、上
記制御電極および制御電極配線上に絶縁膜を形成する前
に、上記制御電極および制御電極配線にプラズマ酸化あ
るいは純水煮沸処理を行う工程を含むことを特徴とする
請求項１〜４のいずれか一項記載の薄膜トランジスタの
製造方法。 - 【請求項６】 制御電極および制御電極配線の表面層
は、ＡｌまたはＡｌ合金によって形成されることを特徴
とする請求項１〜５のいずれか一項記載の記載の薄膜ト
ランジスタの製造方法。 - 【請求項７】 透明絶縁性基板と、 上記透明絶縁性基板上に形成された請求項１〜請求項６
のいずれか一項記載の方法により形成された薄膜トラン
ジスタと、 上記薄膜トランジスタを構成する一対の電極のいずれか
一方に接続された透明導電膜からなる画素電極と、 上記透明絶縁性基板と共に液晶材料を狭持する対向電極
等を有する対向基板を備えたことを特徴とする液晶表示
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34883696A JP3276573B2 (ja) | 1996-12-26 | 1996-12-26 | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 |
| TW086104485A TW442696B (en) | 1996-12-26 | 1997-04-09 | Liquid crystal display device and method for preparation of a thin film transistor for use in such liquid crystal display device |
| KR1019970020970A KR100242498B1 (ko) | 1996-12-26 | 1997-05-27 | 액정표시장치와 이에 사용되는 박막트랜지스터의 제조방법 |
| US08/889,322 US5915172A (en) | 1996-12-26 | 1997-07-08 | Method for manufacturing LCD and TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34883696A JP3276573B2 (ja) | 1996-12-26 | 1996-12-26 | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189987A JPH10189987A (ja) | 1998-07-21 |
| JP3276573B2 true JP3276573B2 (ja) | 2002-04-22 |
Family
ID=18399716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34883696A Expired - Fee Related JP3276573B2 (ja) | 1996-12-26 | 1996-12-26 | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5915172A (ja) |
| JP (1) | JP3276573B2 (ja) |
| KR (1) | KR100242498B1 (ja) |
| TW (1) | TW442696B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103958317A (zh) * | 2011-11-23 | 2014-07-30 | 奥迪股份公司 | 用于控制至少两个电机的系统的运行的方法和机动车 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4187819B2 (ja) * | 1997-03-14 | 2008-11-26 | シャープ株式会社 | 薄膜装置の製造方法 |
| KR100739366B1 (ko) * | 1999-12-20 | 2007-07-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR20010065038A (ko) * | 1999-12-21 | 2001-07-11 | 구본준, 론 위라하디락사 | 박막트랜지스터 및 액정표시장치용 어레이기판 제조방법 |
| KR100684580B1 (ko) * | 2000-07-12 | 2007-02-20 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| TW521352B (en) * | 2000-09-11 | 2003-02-21 | Hannstar Display Corp | Method of preventing corrosion of metal wire |
| TWI235433B (en) * | 2002-07-17 | 2005-07-01 | Tokyo Electron Ltd | Oxide film forming method, oxide film forming apparatus and electronic device material |
| US8592262B2 (en) * | 2006-11-16 | 2013-11-26 | Au Optronics Corporation | Residue isolation process in TFT LCD fabrication |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01110749A (ja) * | 1987-10-23 | 1989-04-27 | Nec Corp | 半導体装置の製造方法 |
| JP2950903B2 (ja) * | 1990-04-09 | 1999-09-20 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| JPH04183897A (ja) * | 1990-11-19 | 1992-06-30 | Toshiba Corp | 選択陽極酸化法 |
| JPH04217378A (ja) * | 1990-12-19 | 1992-08-07 | Seikosha Co Ltd | 非線形薄膜素子およびその製造方法 |
| JPH0561068A (ja) * | 1991-09-03 | 1993-03-12 | Hitachi Ltd | 陽極酸化装置 |
| JPH0567784A (ja) * | 1991-09-05 | 1993-03-19 | Casio Comput Co Ltd | 陽極酸化膜の形成方法 |
| JPH05323304A (ja) * | 1992-05-22 | 1993-12-07 | Matsushita Electric Ind Co Ltd | 画像表示装置およびその製造方法 |
| JPH06104282A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | 導電膜パターンの形成方法 |
| JP2996025B2 (ja) * | 1992-09-29 | 1999-12-27 | 松下電器産業株式会社 | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 |
| JPH06268218A (ja) * | 1993-03-15 | 1994-09-22 | Hitachi Ltd | 薄膜トランジスタの製造法 |
| JP2657888B2 (ja) * | 1993-05-31 | 1997-09-30 | シグマメルテック株式会社 | 陽極酸化方法および装置 |
| JP3173926B2 (ja) * | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| JPH08120489A (ja) * | 1994-10-17 | 1996-05-14 | Matsushita Electric Ind Co Ltd | 陽極酸化方法およびそれを利用する薄膜トランジスタの製造方法 |
-
1996
- 1996-12-26 JP JP34883696A patent/JP3276573B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-09 TW TW086104485A patent/TW442696B/zh not_active IP Right Cessation
- 1997-05-27 KR KR1019970020970A patent/KR100242498B1/ko not_active IP Right Cessation
- 1997-07-08 US US08/889,322 patent/US5915172A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103958317A (zh) * | 2011-11-23 | 2014-07-30 | 奥迪股份公司 | 用于控制至少两个电机的系统的运行的方法和机动车 |
| CN103958317B (zh) * | 2011-11-23 | 2016-06-22 | 奥迪股份公司 | 用于控制至少两个电机的系统的运行的方法和机动车 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189987A (ja) | 1998-07-21 |
| TW442696B (en) | 2001-06-23 |
| KR100242498B1 (ko) | 2000-02-01 |
| US5915172A (en) | 1999-06-22 |
| KR19980063316A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| JP4187819B2 (ja) | 薄膜装置の製造方法 | |
| JP3119228B2 (ja) | 液晶表示パネル及びその製造方法 | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JP2000077806A (ja) | 電子機器用構成基板と電子機器 | |
| JP3276573B2 (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JP4800236B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JP3195837B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3432420B2 (ja) | Ｃｏｇ型液晶表示素子 | |
| JP3536762B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH06104437A (ja) | 半導体装置 | |
| JP3480791B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0945774A (ja) | 薄膜半導体装置 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10268345A (ja) | 液晶表示装置およびその製造方法 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JP3131853B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000216393A (ja) | 半導体装置の製造方法及び液晶表示装置 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JP2002076363A (ja) | 液晶表示装置 | |
| JPH0618925A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JPH08160465A (ja) | 表示素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |