JPH0618925A - 液晶表示装置用薄膜トランジスタ基板 - Google Patents
液晶表示装置用薄膜トランジスタ基板Info
- Publication number
- JPH0618925A JPH0618925A JP17512892A JP17512892A JPH0618925A JP H0618925 A JPH0618925 A JP H0618925A JP 17512892 A JP17512892 A JP 17512892A JP 17512892 A JP17512892 A JP 17512892A JP H0618925 A JPH0618925 A JP H0618925A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transparent conductive
- layer
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】透明導電膜をエッチングして画素電極を形成す
る際に下地との界面部分に残渣が残るのを防ぐ。 【構成】透明導電膜を二層構成とし、下地に接する側の
膜をエッチング性や下地膜との反応性が低い条件で成膜
したものとし、その上に抵抗が低く膜質の安定するもの
を成膜する。これにより透明導電膜と下地との界面層に
エッチング残渣が残る事が防止できなお且つ上層膜質が
良いために膜特性を損うことがない。
る際に下地との界面部分に残渣が残るのを防ぐ。 【構成】透明導電膜を二層構成とし、下地に接する側の
膜をエッチング性や下地膜との反応性が低い条件で成膜
したものとし、その上に抵抗が低く膜質の安定するもの
を成膜する。これにより透明導電膜と下地との界面層に
エッチング残渣が残る事が防止できなお且つ上層膜質が
良いために膜特性を損うことがない。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置用薄膜トラ
ンジスタ基板の構造に関し、特にアクティブマトリクス
型液晶ディスプレイの駆動用素子として用いられる薄膜
トランジスタ基板に関する。
ンジスタ基板の構造に関し、特にアクティブマトリクス
型液晶ディスプレイの駆動用素子として用いられる薄膜
トランジスタ基板に関する。
【０００２】
【従来の技術】従来のこの種の薄膜トランジスタ基板の
構造は図３に示す様にガラス基板３０上にアルミニウ
ム、クロム、タンタル等の金属をスパッタリング、蒸着
等の方法で被着し、この上にフォトレジストを所定の形
状で形成後適当なエッチャントでウェットエッチングし
てゲート電極３１をパターニングする。
構造は図３に示す様にガラス基板３０上にアルミニウ
ム、クロム、タンタル等の金属をスパッタリング、蒸着
等の方法で被着し、この上にフォトレジストを所定の形
状で形成後適当なエッチャントでウェットエッチングし
てゲート電極３１をパターニングする。
【０００３】次にプラズマＣＶＤ法により窒化珪素膜、
アモルファスシリコン膜、燐ドープアモルファスシリコ
ン膜を連続被着成膜し、この上にフォトレジストを所定
の形状で形成後ドライエッチングによりアモルファスシ
リコン膜、燐ドープアモルファスシリコン膜を選択的に
エッチングしてゲート絶縁膜３３とアモルファスシリコ
ンを島状に加工した半導体層（以下アイランド層と称す
る）３２を形成する。
アモルファスシリコン膜、燐ドープアモルファスシリコ
ン膜を連続被着成膜し、この上にフォトレジストを所定
の形状で形成後ドライエッチングによりアモルファスシ
リコン膜、燐ドープアモルファスシリコン膜を選択的に
エッチングしてゲート絶縁膜３３とアモルファスシリコ
ンを島状に加工した半導体層（以下アイランド層と称す
る）３２を形成する。
【０００４】次にスパッタリング法によりこの上にクロ
ム、アルミニウム等の金属を被着しこの上にフォトレジ
ストを所定の形状で形成後ドライエッチングによりこの
金属をエッチングしソース電極３４及びドレイン電極３
５をパターニングする。
ム、アルミニウム等の金属を被着しこの上にフォトレジ
ストを所定の形状で形成後ドライエッチングによりこの
金属をエッチングしソース電極３４及びドレイン電極３
５をパターニングする。
【０００５】その次に酸化インジウムスズ等の透明導電
膜３６をスパッタリングにより被着し、この上にフォト
レジストを所定の形状で形成後塩化鉄、硝酸塩酸あるい
はヨウ化水素を主体とした適正なエッチャントでウェッ
トエッチングして画素電極３８をパターニングする。
膜３６をスパッタリングにより被着し、この上にフォト
レジストを所定の形状で形成後塩化鉄、硝酸塩酸あるい
はヨウ化水素を主体とした適正なエッチャントでウェッ
トエッチングして画素電極３８をパターニングする。
【０００６】その後、ソース電極とドレイン電極の間に
残った燐ドープアモルファスシリコン層をドライエッチ
ングにより除去し、さらにプラズマＣＶＤ法により基板
全面に窒化珪素を被着しこの上にフォトレジストを所定
の形状で形成後適当なエッチャントでウェットエッチン
グしてパシベーション膜３９を形成して完成する。
残った燐ドープアモルファスシリコン層をドライエッチ
ングにより除去し、さらにプラズマＣＶＤ法により基板
全面に窒化珪素を被着しこの上にフォトレジストを所定
の形状で形成後適当なエッチャントでウェットエッチン
グしてパシベーション膜３９を形成して完成する。
【０００７】
【発明が解決しようとする課題】この従来の薄膜トラン
ジスタ基板では、透明導電膜をエッチングして画素電極
を形成する際に下地、特に金属膜をスパッタ等の方法に
より被着形成したものをエッチングにより除去した後の
アモルファスシリコンや窒化珪素膜とこの透明導電膜と
の反応層がその界面に発生し、そのためここにエッチン
グ残渣が生じて短絡などの欠陥が発生し易いという問題
点があった。
ジスタ基板では、透明導電膜をエッチングして画素電極
を形成する際に下地、特に金属膜をスパッタ等の方法に
より被着形成したものをエッチングにより除去した後の
アモルファスシリコンや窒化珪素膜とこの透明導電膜と
の反応層がその界面に発生し、そのためここにエッチン
グ残渣が生じて短絡などの欠陥が発生し易いという問題
点があった。
【０００８】
【課題を解決するための手段】本発明の液晶表示装置用
薄膜トランジスタ基板は、絶縁基板上にゲート電極、補
助容量電極、ゲート絶縁膜、島状に加工したアモルファ
スシリコン半導体層、オーミックコンタクト層、ソース
及びドレイン電極、画素電極、パシベーション層を順次
積層及びパターニングして形成される液晶表示装置用薄
膜トランジスタ基板において、前記画素電極を複数の異
なる膜質の透明導電膜の積層構造とする事を特徴とす
る。
薄膜トランジスタ基板は、絶縁基板上にゲート電極、補
助容量電極、ゲート絶縁膜、島状に加工したアモルファ
スシリコン半導体層、オーミックコンタクト層、ソース
及びドレイン電極、画素電極、パシベーション層を順次
積層及びパターニングして形成される液晶表示装置用薄
膜トランジスタ基板において、前記画素電極を複数の異
なる膜質の透明導電膜の積層構造とする事を特徴とす
る。
【０００９】
【作用】本発明では、透明導電膜を２層構成とし、特に
１層目の膜質を下地との反応層が生じにくく且つエッチ
ングの容易な膜とすることでエッチング残渣の発生を防
止しなおかつ２層目を低抵抗膜にすることで配線抵抗も
低減することができる。
１層目の膜質を下地との反応層が生じにくく且つエッチ
ングの容易な膜とすることでエッチング残渣の発生を防
止しなおかつ２層目を低抵抗膜にすることで配線抵抗も
低減することができる。
【００１０】特に透明導電膜に酸化インジウムスズを用
いた場合は、成膜条件の調整により反応層が生じにくく
且つエッチング性の良い低密度膜を１層目とし導電性が
よく膜質も安定している高密度膜を二層目に用いた場合
この効果は顕著である。
いた場合は、成膜条件の調整により反応層が生じにくく
且つエッチング性の良い低密度膜を１層目とし導電性が
よく膜質も安定している高密度膜を二層目に用いた場合
この効果は顕著である。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の液晶表示装置用薄膜
トランジスタ基板の縦断面を示している。本発明ではま
ずガラス基板１０上にアルミニウム、クロム、タンタル
等の金属をスパッタリング、蒸着等の方法で被着し、こ
の上にフォトレジストを所定の形状で形成後適当なエッ
チャントでウェットエッチングしてゲート電極１１をパ
ターニングする。
る。図１は本発明の第１の実施例の液晶表示装置用薄膜
トランジスタ基板の縦断面を示している。本発明ではま
ずガラス基板１０上にアルミニウム、クロム、タンタル
等の金属をスパッタリング、蒸着等の方法で被着し、こ
の上にフォトレジストを所定の形状で形成後適当なエッ
チャントでウェットエッチングしてゲート電極１１をパ
ターニングする。
【００１２】次にプラズマＣＶＤ法により窒化珪素膜、
アモルファスシリコン膜、燐ドープアモルファスシリコ
ン膜を連続被着成膜し、この上にフォトレジストを所定
の形状で形成後ドライエッチングによりアモルファスシ
リコン膜、燐ドープアモルファスシリコン膜を選択的に
エッチングしてゲート絶縁膜１３とアモルファスシリコ
ンを島状に加工した半導体層（以下アイランド層と称す
る）１２を形成する。
アモルファスシリコン膜、燐ドープアモルファスシリコ
ン膜を連続被着成膜し、この上にフォトレジストを所定
の形状で形成後ドライエッチングによりアモルファスシ
リコン膜、燐ドープアモルファスシリコン膜を選択的に
エッチングしてゲート絶縁膜１３とアモルファスシリコ
ンを島状に加工した半導体層（以下アイランド層と称す
る）１２を形成する。
【００１３】次にスパッタリング法によりこの上にクロ
ム、アルミニウム等の金属を被着しこの上にフォトレジ
ストを所定の形状で形成後ドライエッチングによりこの
金属をエッチングしソース電極１４及びドレイン電極１
５をパターニングする。
ム、アルミニウム等の金属を被着しこの上にフォトレジ
ストを所定の形状で形成後ドライエッチングによりこの
金属をエッチングしソース電極１４及びドレイン電極１
５をパターニングする。
【００１４】その次に酸化亜鉛で第一の透明導電膜１６
をスパッタリングにより１００オングストロームの厚さ
に被着しこの上にフォトレジストを所定の形状で形成後
塩酸を主体とした適当なエッチャントでウェットエッチ
ングする。その上にさらに酸化インジウムスズで第二の
透明導電膜１７をスパッタリングにより１０００オング
ストロームの厚さに被着し、ヨウ化水素を主体とした適
当なエッチャントでウェットエッチングして画素電極１
８をパターニグする。
をスパッタリングにより１００オングストロームの厚さ
に被着しこの上にフォトレジストを所定の形状で形成後
塩酸を主体とした適当なエッチャントでウェットエッチ
ングする。その上にさらに酸化インジウムスズで第二の
透明導電膜１７をスパッタリングにより１０００オング
ストロームの厚さに被着し、ヨウ化水素を主体とした適
当なエッチャントでウェットエッチングして画素電極１
８をパターニグする。
【００１５】その後、ソース電極とドレイン電極の間に
残った燐ドープアモルファスシリコン層をドライエッチ
ングにより除去し、さらにプラズマＣＶＤ法により基板
全面に窒化珪素を被着しこの上にフォトレジストを所定
の形状で形成後適当なエッチャントでウェットエッチン
グしてパシベーション膜１９を形成して完成する。
残った燐ドープアモルファスシリコン層をドライエッチ
ングにより除去し、さらにプラズマＣＶＤ法により基板
全面に窒化珪素を被着しこの上にフォトレジストを所定
の形状で形成後適当なエッチャントでウェットエッチン
グしてパシベーション膜１９を形成して完成する。
【００１６】図２は本発明の第２の実施例の液晶表示装
置用薄膜トランジスタ基板の縦断面を示している。本実
施例ではまずガラス基板２０上にアルミニウム、クロ
ム、タンタル等の金属をスパッタリング、蒸着等の方法
で被着し、この上にフォトレジストを所定の形状で形成
後適当なエッチャントでウェットエッチングしてゲート
電極２１をパターニングする。
置用薄膜トランジスタ基板の縦断面を示している。本実
施例ではまずガラス基板２０上にアルミニウム、クロ
ム、タンタル等の金属をスパッタリング、蒸着等の方法
で被着し、この上にフォトレジストを所定の形状で形成
後適当なエッチャントでウェットエッチングしてゲート
電極２１をパターニングする。
【００１７】次にプラズマＣＶＤ法により窒化珪素膜、
アモルファスシリコン膜、燐ドープアモルファスシリコ
ン膜を連続被着成膜し、この上にフォトレジストを所定
の形状で形成後ドライエッチングによりアモルファスシ
リコン膜、燐ドープアモルファスシリコン膜を選択的に
エッチングしてゲート絶縁膜２３とアモルファスシリコ
ンを島状に加工した半導体層（以下アイランド層と称す
る）２２を形成する。
アモルファスシリコン膜、燐ドープアモルファスシリコ
ン膜を連続被着成膜し、この上にフォトレジストを所定
の形状で形成後ドライエッチングによりアモルファスシ
リコン膜、燐ドープアモルファスシリコン膜を選択的に
エッチングしてゲート絶縁膜２３とアモルファスシリコ
ンを島状に加工した半導体層（以下アイランド層と称す
る）２２を形成する。
【００１８】次にスパッタリング法によりこの上にクロ
ム、アルミニウム等の金属を被着しこの上にフォトレジ
ストを所定の形状で形成後ドライエッチングによりこの
金属をエッチングしソース電極２４及びドレイン電極２
５をパターニングする。
ム、アルミニウム等の金属を被着しこの上にフォトレジ
ストを所定の形状で形成後ドライエッチングによりこの
金属をエッチングしソース電極２４及びドレイン電極２
５をパターニングする。
【００１９】その次に酸化インジウムスズで第一の透明
導電膜２６をスパッタリングにより１００オングストロ
ームの厚さに被着する。この時のスパッタリング条件は
第一の透明導電膜の密度が４（ｇ／ｃｍ3 ）以下になる
ようにスパッタ電力を低く抑えて成膜する。その上にさ
らに酸化インジウムスズで第二の透明導電膜２７をスパ
ッタリングにより１０００オングストロームの厚さに被
着するがこの時のスパッタリング条件は第二の透明導電
膜の密度が４．５（ｇ／ｃｍ3 ）以上になるようにスパ
ッタ電力を高くして成膜する。この上にフォトレジスト
を所定の形状で形成後塩化鉄、硝酸塩酸あるいはヨウ化
水素を主体とした適当なエッチャントで二層同時にウェ
ットエッチングして画素電極２８をパターニングする。
導電膜２６をスパッタリングにより１００オングストロ
ームの厚さに被着する。この時のスパッタリング条件は
第一の透明導電膜の密度が４（ｇ／ｃｍ3 ）以下になる
ようにスパッタ電力を低く抑えて成膜する。その上にさ
らに酸化インジウムスズで第二の透明導電膜２７をスパ
ッタリングにより１０００オングストロームの厚さに被
着するがこの時のスパッタリング条件は第二の透明導電
膜の密度が４．５（ｇ／ｃｍ3 ）以上になるようにスパ
ッタ電力を高くして成膜する。この上にフォトレジスト
を所定の形状で形成後塩化鉄、硝酸塩酸あるいはヨウ化
水素を主体とした適当なエッチャントで二層同時にウェ
ットエッチングして画素電極２８をパターニングする。
【００２０】その後、ソース電極とドレイン電極の間に
残った燐ドープアモルファスシリコン層をドライエッチ
ングにより除去し、さらにプラズマＣＶＤ法により基板
全面に窒化珪素を被着しこの上にフォトレジストを所定
の形状で形成後適当なエッタントでウェットエッチング
してパシベーション膜２９を形成して完成する。
残った燐ドープアモルファスシリコン層をドライエッチ
ングにより除去し、さらにプラズマＣＶＤ法により基板
全面に窒化珪素を被着しこの上にフォトレジストを所定
の形状で形成後適当なエッタントでウェットエッチング
してパシベーション膜２９を形成して完成する。
【００２１】本実施例では、二つの透明導電膜が同じ種
類であるため１回のウェットエッチングで同時にパター
ニングできるというメリットがある。また、透明導電膜
のエッチング残渣による短絡欠陥が減少し歩留りが約１
０％向上した。
類であるため１回のウェットエッチングで同時にパター
ニングできるというメリットがある。また、透明導電膜
のエッチング残渣による短絡欠陥が減少し歩留りが約１
０％向上した。
【００２２】
【発明の効果】以上説明したように本発明は薄膜トラン
ジスタ基板の画素電極の構造を下地との反応がおこりに
くく且つエッチングしやすい一層目の透明導電膜層と抵
抗の低い二層目透明導電膜からなる２層構造とすること
により、透明導電膜のエッチング残渣の発生を防止する
ことができる。
ジスタ基板の画素電極の構造を下地との反応がおこりに
くく且つエッチングしやすい一層目の透明導電膜層と抵
抗の低い二層目透明導電膜からなる２層構造とすること
により、透明導電膜のエッチング残渣の発生を防止する
ことができる。
【図１】本発明の第１の実施例の縦断面図である。
【図２】本発明の第２の実施例の縦断面図である。
【図３】従来技術による薄膜トランジスタ基板の縦断面
図である。
図である。
１０，２０，３０ ガラス基板 １１，２１，３１ ゲート電極 １２，２２，３２ アイランド層 １３，２３，３３ ゲート絶縁膜 １４，２４，３４ ソース電極 １５，２５，３５ ドレイン電極 １６，２６，３６ 透明導電膜１ １７，２７ 透明導電膜２ １８，２８，３８ 画素電極 １９，２９，３９ パシベーション膜
Claims (3)
- 【請求項１】 絶縁基板上にゲート電極、ゲート絶縁
膜、島状に加工したアモルファスシリコン半導体層、オ
ーミックコンタクト層、ソース及びドレイン電極、画素
電極、パシベーション層を順次積層及びパターニングし
て形成される液晶表示装置用薄膜トランジスタ基板にお
いて、前記画素電極を複数の異なる膜質の透明導電膜の
積層構造とすることを特徴とする液晶表示装置用薄膜ト
ランジスタ基板。 - 【請求項２】 前記透明導電膜の積層構造を下層を４
（ｇ／ｃｍ3 ）以下の低密度の酸化インジウムスズ膜、
上層を４．５（ｇ／ｃｍ3 ）以上の高密度の酸化インジ
ウムスズ膜とすることを特徴とする請求項１記載の液晶
表示装置用薄膜トランジスタ基板。 - 【請求項３】 前記透明導電膜の積層構造で下層の厚さ
を１００オングストローム以下とすることを特徴とする
請求項１記載の液晶表示装置用薄膜トランジスタ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17512892A JPH0618925A (ja) | 1992-07-02 | 1992-07-02 | 液晶表示装置用薄膜トランジスタ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17512892A JPH0618925A (ja) | 1992-07-02 | 1992-07-02 | 液晶表示装置用薄膜トランジスタ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0618925A true JPH0618925A (ja) | 1994-01-28 |
Family
ID=15990782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17512892A Withdrawn JPH0618925A (ja) | 1992-07-02 | 1992-07-02 | 液晶表示装置用薄膜トランジスタ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618925A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623979B1 (ko) * | 1999-07-27 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN100435015C (zh) * | 2004-12-31 | 2008-11-19 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
| US9182640B2 (en) | 2010-12-02 | 2015-11-10 | Samsung Display Co., Ltd. | Display apparatus and method of manufacturing the same |
-
1992
- 1992-07-02 JP JP17512892A patent/JPH0618925A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623979B1 (ko) * | 1999-07-27 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN100435015C (zh) * | 2004-12-31 | 2008-11-19 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
| US9182640B2 (en) | 2010-12-02 | 2015-11-10 | Samsung Display Co., Ltd. | Display apparatus and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| US20030201436A1 (en) | Thin-film transistor display devices | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
| JP2010147494A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000077669A (ja) | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| KR20100019233A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| WO2019196191A1 (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0618925A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
| JP2856376B2 (ja) | アクティブマトリクス基板 | |
| KR100658057B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP3382156B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100483526B1 (ko) | 박막트랜지스터및그제조방법 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| KR100878264B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH04357832A (ja) | エッチング方法および薄膜トランジスタの製造方法 | |
| JP2534335B2 (ja) | アクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |