JP2010147494A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2010147494A
JP2010147494A JP2010024490A JP2010024490A JP2010147494A JP 2010147494 A JP2010147494 A JP 2010147494A JP 2010024490 A JP2010024490 A JP 2010024490A JP 2010024490 A JP2010024490 A JP 2010024490A JP 2010147494 A JP2010147494 A JP 2010147494A
Authority
JP
Japan
Prior art keywords
metal layer
layer
width
photosensitive film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010024490A
Other languages
English (en)
Inventor
Byung-Chul Ahn
アン ビュン−シュル
Hyun-Sik Seo
セオ ヒュン−シク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19498627&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2010147494(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2010147494A publication Critical patent/JP2010147494A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】積層構造のゲート電極をもつ薄膜トランジスタにおいて、ゲート電極上の絶縁層のステップカバレージの低下を防止し、かつ、前記第１金属層のヒロック（ｈｉｌｌｏｃｋ）の生成を防止する。
【解決手段】基板上に第１金属層４３と第２金属層４５を連続して蒸着し、さらに所定幅（Ｗ１）を持つ感光膜４７を形成する（図５（ａ））。感光膜４７をマスクとして第２金属層４５を等方性のウェットエッチング方法で感光膜の幅（Ｗ１）よりも１μｍ乃至４μｍ程度小さな幅（Ｗ２）にパターニングする（図５（ｂ））。次に、感光膜４７をマスクとして第１金属層４３を異方性エッチング方法で幅（Ｗ１）を持つようにパターニングして積層構造のゲート電極を形成する（図５（ｃ））。１μｍ＜Ｗ１−Ｗ２＜４μｍの関係にあればステップカバレージの低下とヒロックの両方を防止できる。
【選択図】図５

Description

本発明は液晶表示装置（Liquid Crystal Display）の薄膜トランジスタ及びその製造方法に係り、特にゲートを二層金属構造に形成する薄膜トランジスタ及びその製造方法に関する。
液晶表示装置は、駆動素子であるスイッチング素子と、光を透過するか反射する画素（pixel）電極を基本単位とする画素とがマトリックス構造をもって配列された構造を有する。前記で、スイッチング素子はゲートとソース及びドレイン領域を合む薄膜トランジスタからなる。
前記で、薄膜トランジスタのゲートは配線抵抗を減らすためにアルミニウムを用いている。しかし、ゲートをアルミニウムから形成すると、ヒロツク（hillock）が発生するという問題点がある。
故に、アルミニウム上部にモリブデン（Ｍｏ）などの金属を覆う二重構造のゲートが提示された。
前記二重構造のゲートを形成する方法というのは、アルミニウムとモリブデンを順次蒸着した後に一回のフォトリソグラフイ工程によってパターニングするということである。このような方法は積層された二重金属が厚くて基板との段差が大きくなり、このため以後に形成されるゲート酸化膜のステップカバレージ（step coverage）が悪くなる。故に、ゲート酸化膜上に形成されるソース及びドレイン領域はゲートと重畳する部分と重畳しない部分が断絶されるか、或いはゲートと接触して電気的に短絡されるという問題点があった。
従って、積層されたアルミニウム及びモリブデンの二重金属がそれぞれ段差を成すことによって以後に形成されるゲート酸化膜のステップカバレージを向上させるというゲートの形成方法が提示された。
図１（ａ）乃至図２（ｃ）は従来技術による薄膜トランジスタの製造工程図である。
図１（ａ）を参照すると、基板１１上にアルミニウムを蒸着して第１金属層１３を形成し、第１金属層１３上に第１感光膜１５を塗布する。そして、第１感光膜１５を、所定幅（Ｗ１）で持って、第１金属層１３の所定部分以外の部分が露出されるように露光及び現像する。
図１（ｂ）を参照すると、第１感光膜１５をマスクとして第１金属層１３を、幅（Ｗ１）を持つようにウエットエッチング方法でパターニングする。そして、第１感光膜１５を除去した後、第１金属層１３を覆うように基板１１上にモリブデン、タンタル（Ｔａ）、或いはコバルト（Ｃｏ）のいずれかを蒸着して第２金属層１７を形成する。そして、第２金属層１７上に第２感光膜１９を塗布する。
そして、第２感光膜（１９）を、所定幅（Ｗ２）で持って、第１金属層１３に対応する第２金属層１７上の所定部分以外の部分が露出されるように露光及び現像する。
図１（ｃ）を参照すると、第２感光膜１９をマスクとして第２金属層１７を、第１金属層１３の幅（Ｗ１）より小さい幅（Ｗ２）を持つようにウエットエッチング方法でパターニングする。この時、パターニングされた第１及び第２金属層１３，１７は基板１１と二重段差をなす二層金属構造を有するゲート２１となる。前記で、ゲート２１を、第２金属層１７が第１金属層１３の真ん中の部分に位置して幅が４μｍ以上、即ちＷ１−Ｗ２≧４μｍとなるように形成する。そして、第２感光膜１９を除去する。
図２（ａ）を参照すると、ゲート２１及び基板１１の表面にシリコン酸化物（ＳｉＯ2）或いはシリコン窒化物（Ｓｉ3Ｎ4）を単層或いは二重層に蒸着して第１絶縁膜２３を形成する。そして、第１絶縁膜２３上に不純物がドーピングされていない多結晶シリコンと不純物が高濃度でドーピングされた多結晶シリコンを連続して蒸着して半導体層２５とオーム接触層２７を形成する。その後、オーム接触層２７及び半導体２５を第１絶縁膜２３が露出されるようにフォトリソグラフィ方法でパターニングする。
図２（ｂ）を参照すると、絶縁膜２３及びオーム接触層２７上にアルミニウムなどの導電性金属を積層した後、この導電性金属をフォトリソグラフィ方法でパターニングしてソース及びドレイン電極２９、３１を形成する。そして、ソース及びドレイン電極２９，３１をマスクとしてこのソース及びドレイン２９、３１の間の、オーム接触層２７の露出された部分をエッチングして除去する。
図２（ｃ）を参照すると、前述した構造の全表面にシリコン酸化物或いはシリコン窒化物を蒸着して第２絶縁膜３３を形成する。その次、第２絶縁膜３３をドレイン電極３１の所定部分が露出されるように除去してコンタクトホール３５を形成する。その次、第２絶縁膜３３上に、コンタクトホール３５を通じてドレイン電極３１と電気的に連結されるように、透明導電物質を蒸着した後、フォトリソグラフィ方法でパターニングして画素電極３７を形成する。
前述したように、従来の薄膜トランジスタの製造方法は、二層金属構造を有するゲートにおいて、第１金属層と第２金属層をそれぞれ他のマスクを用いるフォトリソグラフィ工程によって形成してゲートと基板が二重の段差を成すようにした。
しかし、従来技術による薄膜トランジスタは第１金属層の幅が第２金属層の幅より４μｍ以上大きければ、第２金属層が形成されていない第１金属層の両側でヒロックが発生するという間題点があった。第１金属層の幅が第２金属層の幅より４μｍ以上大きいと、下側の金属層（例えばアルミニウム層）と上側の金属層（例えばモリブデン層）との間の相互作用がそれほど強くなく、ヒロックの発生を防止できないからである。言い換えれば、下側の金属層上の上側の層の効果が弱いので、下側の層でヒロックは発生するのである。
また、ゲートを形成するために２回の蒸着と２回のフォトリソグラフィ工程が要るので、工程が複雑になるだけでなく、第１金属層と第２金属層との間の接触抵抗が増加するという間題点があった。
したがって、本発明の目的は、第２金属層が形成されていない、第１金属層上の両側部分でヒロックが発生することを防止し得る薄膜トランジスタを提供することにある。
本発明の他の目的は、ゲートを簡単に形成し得る薄膜トランジスタの製造方法を提供することにある。
また、本発明の他の目的は、ゲートを成す第１金属層と第２金属層の間の接触抵抗を減らし得る薄膜トランジスタの製造方法を提供することにある。
上記目的を達成するために、本発明による薄膜トランジスタのゲート電極は、第１金属層と第２金属層の積層により形成されるとともに、ゲート電極上の絶縁層のステップカバレージの低下を防止し、かつ、前記第１金属層のヒロック（hillock）の生成を防止するように、前記第1金属層の幅（Ｗ１）が前記第２金属層の幅（Ｗ２）より大きい。
上記他の目的を達成するために、本発明に係る薄膜トランジスタの製造方法は、基板上に第１金属層と第２金属層を連続して蒸着する工程と、前記第２金属層の所定部分上に所定幅（Ｗ１）を持つ感光膜を形成する工程と、前記感光膜をマスクとして前記第２金属層を、前記第２金属層上の絶縁層のステップカバレージの低下を防止し、かつ、前記第１金属層のヒロック（hillock）の生成を防止するように、等方性エッチング方法で前記感光膜の幅（Ｗ１）より小さい幅（Ｗ２）を持つようにパターニングする工程と、前記感光膜をマスクとして前記第１金属層を異方性エッチング方法で前記幅（Ｗ１）を持つようにパターニングすることにより、前記第２金属層と積層された構造のゲートを形成する工程と、前記感光膜を除去する工程とを備える。
上記他の目的を達成するために、本発明に係る薄膜トランジスタの製造方法は、基板上に第１金属層と第２金属層を連続して蒸着する工程と、前記第２金属層の所定部分上に所定幅（Ｗ１）を持つ感光膜を形成する工程と、前記感光膜をマスクとして前記第１及び第２金属層を前記所定幅（Ｗ１）を持つように異方性エッチングする工程と、前記感光膜をマスクとして前記第２金属層を、前記第２金属層上の絶縁層のステップカバレージの低下を防止し、かつ、前記第１金属層のヒロック（hillock）の生成を防止するように、等方性エッチング方法で前記感光膜の幅（Ｗ１）より小さい幅（Ｗ２）を持つようにパターニングして前記第１金属層と二重層をなすゲート電極を形成する工程と、前記感光膜を除去する工程とを備える。
好ましくは、前記第1金属層の幅（Ｗ１）と前記第２金属層の幅（Ｗ２）との関係が、１μｍ＜Ｗ１−Ｗ２＜４μｍである。
従って、本発明は、ゲートを形成するための第１及び第２金属層を連続する一回の工程で蒸着し、一回のフォトリソグラフィ工程でパターニングすることにより、第１及び第２金属層の間の接触抵抗が減少するとともに、工程が簡単化される利点がある。且つ、第１金属層の両側の、第２金属層と重畳しない部分の幅がそれぞれ２μｍより小さいので、第１金属層のヒロックの生成を防止することのできる利点がある。
図１（ａ）乃至図１（ｃ）は従来の技術による薄膜トランジスタの製造工程図。 図２（ａ）乃至図２（ｃ）は従来の技術による薄膜トランジスタの製造工程図（続き）。 本発明の実施の形態による薄膜トランジスタの平面図。 図３のＸ−Ｘ線に沿って切った断面図。 図５（ａ）乃至図５（ｃ）は本発明による薄膜トランジスタの製造工程図。 図６（ａ）乃至図６（ｃ）は本発明による薄膜トランジスタの製造工程図（続き）。
以下、添付図面を参照して本発明を説明する。
図３は本発明による薄膜トランジスタの平面図であり、図４は図３のＸ−Ｘ線に沿って切った断面図である。
本発明による薄膜トランジスタは、基板４１上に第１及び第２金属層４３，４５の二重層からなったゲート４９と、第１及び第２絶縁膜５１，６１と、半導体層５３と、オーム接触層５５と、ソース及びドレイン電極５７，５９と、画素電極６５とからなる。
前記で、ゲート４９は基板４１上に第１金属層４３と第２金属層４５の二重層からなって形成される。前記で、第１金属層４３はアルミニウム（Ａｌ）、銅（Ｃｕ）、或いは金（Ａｕ）のいずれかの導電性金属が蒸着されて形成され、所定幅（Ｗ１）を持つ。第２金属層４５は第１金属層４３上にモリブデン（Ｍｏ）、タンタル（Ｔａ）、或いはコバルト（Ｃｏ）のいずれかの高融点金属が蒸着されて形成され、所定幅（Ｗ２）を持つ。前記で、第１金属層４３の幅（Ｗ１）は第２金属層４５の幅（Ｗ２）に比してｌμｍより大きく４μｍより小さく、即ち１μｍ＜Ｗ１−Ｗ２＜４μｍとなるように形成される。そして、第２金属層４５は第１金属層４３の真ん中に位置するように形成されて、この第１金属層４３の、第２金属層４５が形成されていない両側部分の幅が等しくなる。第１金属層４３の、第２金属層４５が形成されていない両側部分の幅のそれぞれが０．５μｍより大きく２μｍより小さくなる。
ゲート４９を含む基板４１上にシリコン酸化物（ＳｉＯ2）或いはシリコン窒化物（Ｓｉ3Ｎ4）が単層或いは二重層に蒸着されて第１絶縁膜５１を形成する。
そして、第１絶縁膜５１上の、ゲート４９に対応する部分に不純物がドーピングされていない非晶質シリコンと不純物が高濃度でドーピングされた非晶質シリコンが連続して蒸着され、パターニングされて半導体層５３とオーム接触層５５が形成される。前記で、半導体層５３は素子の活性領域として用いられて、ゲート４９に印加される電圧によってチャネルが形成される。また、オーム接触層５５は半導体層５３とソース及びドレイン電極５９との間をオーム接触させるもので、半導体層５３のチャネルが形成される部分には形成されない。
ソース及びドレイン電極５７，５９はオーム接触層５５に接触され、第１絶縁膜５１上の所定部分に延長されるように形成される。
第２絶縁膜６１はシリコン酸化物（ＳｉＯ2）などの絶縁物質が半導体層５３とソース及びドレイン電極５７，５９と第１絶縁膜５１とを覆うように蒸着されて形成される。そして、ドレイン電極５９上の第２絶縁膜６１が除去されてコンタクトホール６３が形成され、このコンタクトホール６３を通じてドレイン電極５９と接触されるようにＩＴＯ（Indium Tin Oxide）或いは酒石酸化膜（ＳｎＯ2）のいずれかの透明な導電物質からなった画素電極６５が形成される。
前述した薄膜トランジスタは、ゲート４９をなす第１及び第２金属層４３，４５において、第１金属層４３の、第２金属層４５が形成されていない両側部分幅のそれぞれが０．５μｍより大きく２μｍより小さく形成される。故に、第１金属層４３の、第２金属層４５が形成されていない両側部分幅のそれぞれが０．５μｍより多ければ、ゲート４９が二重の段差を持つことにより、第１絶縁膜５１のステップカバレージの低下を防止することができ、また、２μｍより小さければ、第１金属層４３のヒロックの生成を防止することができる。
金属層の側部分幅（side width）が０．５μｍより小さいと、ゲート絶縁層には、下側金属層及び上側金属層を含む二重層化金属ゲートの深さ（depth）に等しいステップ差（step difference）が生じる。そのため、ゲート絶縁層のステップカバレッジは好ましいものではなくなる。金属層の側部分幅が０．５μｍより大きいと、ゲート絶縁層には、ゲートの下側金属層の深さ、あるいは上側金属層の深さのいずれかに等しいステップ差が生じる。そのため、ゲート絶縁層のステップカバレッジを改善することができるのである。
図５（ａ）乃至図６（ｃ）は本発明による薄膜トランジスタの製造工程図である。
図５（ａ）を参照すると、基板４１上にアルミニウム（Ａｌ）、銅（Ｃｕ）、或いは金（Ａｕ）を蒸着して第１金属層４３を形成し、続いて、第１金属層４３上にモリブデン（Ｍｏ）、タンタル（Ｔａ）、或いはコバルト（Ｃｏ）のいずれかを蒸着して第２金属層４５を蒸着する。前記で、第１及び第２金属層４３，４５をスパッタリング或いは化学気相蒸着（Chemical Vapor Deposition：以下、「ＣＶＤ」という）方法で真空状態を破壊（ｂｒｅａｋ）せずに連続して蒸着して、それぞれ厚さ５００〜４０００Å程度と厚さ５００〜４０００Å程度に形成する。故に、第１及び第２金属層４３，４５の間の接触抵抗を減少させることができる。
そして、第２金属層４５上に感光膜４７を塗布した後、この感光膜４７を、第２金属層４５の所定部分上に幅（Ｗ１）を持つように露光及び現像する。
図５（ｂ）を参照すると、感光膜４７をマスクとして燐酸（Ｈ3ＰＯ4）、酢酸（ＣＨ3ＣＯＯＨ）及び硝酸（ＨＮＯ3）を混合したエッチング溶液で第２金属層４５をウェットエッチングしてパターニングする。この時、第２金属層４５は等方性エッチングされるので、露出された部分のみならず感光膜４７によって覆われた部分もエッチングされて、感光膜４７の幅（Ｗ１）より小さい幅（Ｗ２）を持つようにパターニングされて１μｍ＜Ｗ１−Ｗ２＜４μｍの関係を維持することができる。前記で、第２金属層４５は感光膜４７によって覆われた部分の両側幅が同一にエッチングされるので、その一側幅が０．５μｍより大きく、２μｍより小さくなる。また、第２金属層４５のエッチングされた側面は直角或いは傾くようになる。
下側金属層の深さが薄くなるほど、ヒロックの発生率は少なくなる。したがって、幅の差Ｗ１−Ｗ２は、下側金属層の深さを薄くすることにより、大きくすることができる。
アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）層は、エッチャントを用いて同時にエッチングされる。このエッチャントは、燐酸（Ｈ3ＰＯ4）、酢酸（ＣＨ3ＣＯＯＨ）、硝酸（ＨＮＯ3）及び水（Ｈ2Ｏ：蒸留水）が混合比７２，１５，８及び６、あるいは、１６，２，２及び１、あるいは、８５，５，５及び５で混合されたものである。
図５（ｃ）を参照すると、感光膜４７をマスクとして第１金属層４３を反応性イオンエッチング（Reactive Ion Etching：以下、「ＲＩＥ」という）などの異方性エッチング特性を持つドライ方法でエッチングしてパターニングする。このとき、第１金属層４３は感光膜４７が覆われた部分以外の部分がエッチングされるので、感光膜４７と同一な幅（Ｗ１）を持つ。故に、第１金属層４３と第２金属層４５は１μｍ＜Ｗ１−Ｗ２＜４μｍの関係を維持する。
前記で、残留する第１及び第２金属層４３，４５は二層金属構造を持つゲート４９となる。故に、ゲート４９は、第２金属層４５が第１金属層４３上の真ん中の部分に形成されるが、第１金属層４３の両側が０．５μｍより大きく２μｍより小さい幅に露出されるように形成される。そして、第２金属層４５上に残留する感光膜４７を除去する。
図６（ａ）を参照すると、ゲート４９及び基板４１の表面にＣＶＤ方法でシリコン酸化物（ＳｉＯ2）或いはシリコン窒化物（Ｓｉ3Ｎ4）を断層或いは二重層に蒸着して第１絶縁膜５１を形成する。この時、第１金属層４３の、第２金属層４５によって露出された両側の幅がそれぞれ０．５μｍより大きいので、二重段差のゲート４９によって第１絶縁膜５１のステップカバレッジの低下を防止し、また２μｍより小さいので、第１金属層４３のヒロックの生成を防止する。
そして、第１絶縁膜５１上に不純物がドーピングされていない非晶質シリコンと不純物が高濃度でドーピングされた非晶質シリコンをＣＶＤ方法で連続して蒸着して半導体層５３と、オーム接触層５５を形成する。その次、オーム接触層５５及び半導体層５３を第１絶縁膜５１が露出されるようにフォトリソグラフィ方法でパターニングする。
図６（ｂ）を参照すると、絶縁膜５１及びオーム接触層５５上にアルミニウム（Ａ１）或いはクロム（Ｃｒ）のいずれかの導電性金属を積層した後、フォトリソグラフィ方法でパターニングしてソース及びドレイン電極５７、５９を形成する。そして、ソース及びドレイン電極５７，５９をマスクとしてこのソース及びドレイン電極５７，５９の間の、オーム接触層５５の露出された部分をエッチングして除去する。
図６（ｃ）を参照すると、前述した構造の全表面にシリコン酸化物或いはシリコン窒化物をＣＶＤ方法で蒸着して第２絶縁膜６１を形成する。その次、第２絶縁膜６１をドレイン電極５９の所定部分が露出されるようにフォトリソグラフィ方法で除去してコンタクトホール６３を形成する。その次、第２絶縁膜６１上に、コンタクトホール６３を通じてドレイン電極６５と電気的に連結されるように、スパッタリング方法でＩＴＯ（Indium Tin Oxide）或いは酒石酸化膜（ＳｎＯ2）のいずれかの透明な導電物質を蒸着した後、フォトリソグラフィ方法でパターニングして画素電極６５を形成する。
本発明の他の実施例によると、第１及び第２金属層４３，４５を、感光膜４７をマスクとして前もってＲＩＥなどの異方性エッチング特性を持つウェット方法でエッチングした後、感光膜４７の下部の第２金属層４５を燐酸（Ｈ3ＰＯ4）、酢酸（ＣＨ3ＣＯＯＨ）及び硝酸（ＨＮＯ3）を混合したエッチング溶液でエッチングしてゲート４９を形成することもできる。
本発明のまた他の実施例によると、第１及び第２金属層４３、４５のエッチングにおいて、燐酸（Ｈ3ＰＯ4）、酢酸（ＣＨ3ＣＯＯＨ）及び硝酸（ＨＮＯ3）を混合したエッチング溶液で第２金属層４５が第１金属層４３より速くエッチングされるようにして一回のエッチング工程でゲート４９を形成することもできる。
以上説明したように、本発明による薄膜トランジスタは、基板上に第１及び第２金属層を連続して蒸着し、第２金属層上の所定部分を覆う感光膜を形成する。そして、この感光膜をマスクとして第２金属層をウエットエッチングした後、第１金属層をドライエッチングしてゲートを形成する。
４１ 基板
４３ 第１金属層
４５ 第２金属層
４７ 感光膜
４９ ゲート
５１ 第１絶縁膜
５３ 半導体層
５５ オーム接触層
５７，５９ ソース及びドレイン電極
６１ 第２絶縁膜
６３ コンタクトホール
６５ 画素電極
Ｗ１ 第１金属層の幅
Ｗ２ 第２金属層の幅

Claims (1)

  1. アルミニウムを含み、５００〜４０００Åの厚さの第１金属層を基板上に蒸着する工程と、
    前記第１金属層上に感光膜を形成せずに、前記第１金属層上に第２金属層を蒸着する工程と、
    前記第２金属層上に所定幅を持つ単一の感光膜を形成する工程と、
    前記感光膜をマスクとして使用した単一のエッチング方法で同時に前記第１及び第２金属層をパターニングする工程であって、前記第１金属層は、１μｍ＜Ｗ１−Ｗ２＜４μｍの関係を有するように、前記第２金属層の幅（Ｗ２）より大きい幅（Ｗ１）を有するようにエッチングされる工程と、
    前記感光膜を除去する工程と、
    ゲート電極を含む前記基板上に第１絶縁膜を形成する工程と、
    前記第１絶縁膜上の、前記ゲート電極と対応する部分に半導体層とオーム接触層を形成する工程と、
    前記オーム接触層上の両側に前記第１絶縁膜上に延長されるようにソース及びドレイン電極を形成し、前記ソース及びドレイン電極の間の露出された前記オーム接触層の一部を除去する工程と、
    前記半導体層、前記ソース及びドレイン電極と前記第１絶縁膜を覆う第２絶縁膜を形成する工程とを備える薄膜トランジスタの製造方法。
JP2010024490A 1997-03-04 2010-02-05 薄膜トランジスタ及びその製造方法 Pending JP2010147494A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970007010A KR100248123B1 (ko) 1997-03-04 1997-03-04 박막트랜지스터및그의제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10037670A Division JPH10256561A (ja) 1997-03-04 1998-02-19 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010147494A true JP2010147494A (ja) 2010-07-01

Family

ID=19498627

Family Applications (3)

Application Number Title Priority Date Filing Date
JP10037670A Pending JPH10256561A (ja) 1997-03-04 1998-02-19 薄膜トランジスタ及びその製造方法
JP2009173049A Pending JP2009290223A (ja) 1997-03-04 2009-07-24 薄膜トランジスタ及びその製造方法
JP2010024490A Pending JP2010147494A (ja) 1997-03-04 2010-02-05 薄膜トランジスタ及びその製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP10037670A Pending JPH10256561A (ja) 1997-03-04 1998-02-19 薄膜トランジスタ及びその製造方法
JP2009173049A Pending JP2009290223A (ja) 1997-03-04 2009-07-24 薄膜トランジスタ及びその製造方法

Country Status (6)

Country Link
US (8) US5905274A (ja)
JP (3) JPH10256561A (ja)
KR (1) KR100248123B1 (ja)
DE (1) DE19808989B4 (ja)
FR (1) FR2761808B1 (ja)
GB (1) GB2322968B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195280A (ja) * 2011-02-24 2016-11-17 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392909B1 (ko) 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
JPH10335669A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 薄膜トランジスタおよびその製法
KR100276442B1 (ko) 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100422808B1 (ko) * 2000-12-30 2004-03-12 한국전자통신연구원 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법
JP3901460B2 (ja) * 2001-02-19 2007-04-04 株式会社日立製作所 薄膜トランジスタの製造方法
US6444513B1 (en) * 2001-03-19 2002-09-03 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer having implanted metal species
KR100415700B1 (ko) * 2001-04-06 2004-01-24 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 소스 및 드레인 전극용식각액 조성물
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US6800510B2 (en) * 2002-11-06 2004-10-05 Hannstar Display Corporation Method of controlling storage capacitor's capacitance of thin film transistor liquid crystal display
KR100997963B1 (ko) * 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP4093147B2 (ja) * 2003-09-04 2008-06-04 三菱電機株式会社 エッチング液及びエッチング方法
KR100654022B1 (ko) * 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
KR20060059565A (ko) * 2004-11-29 2006-06-02 삼성전자주식회사 다층 배선, 이의 제조 방법 및 이를 갖는 박막트랜지스터
JP2008166334A (ja) * 2006-12-27 2008-07-17 Mitsubishi Electric Corp 表示装置及びその製造方法
US20120001190A1 (en) * 2009-05-12 2012-01-05 Sharp Kabushiki Kaisha Thin film transistor and method of fabricating same
WO2011105343A1 (ja) * 2010-02-26 2011-09-01 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
KR20130023021A (ko) * 2010-06-21 2013-03-07 파나소닉 주식회사 실리콘 박막의 결정화 방법 및 실리콘 ｔｆｔ 장치의 제조 방법
US8728861B2 (en) 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
CN102983157B (zh) * 2012-11-29 2016-03-23 昆山工研院新型平板显示技术中心有限公司 一种制备铝栅极的方法和薄膜晶体管
US8936973B1 (en) * 2013-11-14 2015-01-20 Cbrite Inc. Anodization of gate with laser vias and cuts
KR102427675B1 (ko) * 2015-04-20 2022-08-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
CN104934110A (zh) * 2015-06-26 2015-09-23 合肥京东方光电科技有限公司 导电结构及其制作方法、阵列基板、显示装置
KR20200116576A (ko) 2019-04-01 2020-10-13 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03227022A (ja) * 1990-01-31 1991-10-08 Nec Corp 半導体装置
JPH08106107A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス
JPH08136951A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd 液晶パネル用基板とその製造方法
JPH08264790A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
JPH095786A (ja) * 1995-06-21 1997-01-10 Advanced Display:Kk Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220706A (en) 1978-05-10 1980-09-02 Rca Corporation Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
JPS56118370A (en) 1980-02-21 1981-09-17 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS60149173A (ja) 1984-01-17 1985-08-06 Hitachi Ltd 化合物半導体装置の製造方法
JPS6144468A (ja) 1984-08-09 1986-03-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JPS6484668A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0640585B2 (ja) * 1987-11-02 1994-05-25 沖電気工業株式会社 薄膜トランジスタ
JPH01222448A (ja) 1988-03-01 1989-09-05 Nec Corp 半導体装置の製造方法
JPH0828517B2 (ja) * 1989-07-04 1996-03-21 シャープ株式会社 薄膜トランジスタアレイ
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
JPH03114028A (ja) * 1989-09-28 1991-05-15 Fujitsu Ltd 薄膜トランジスタマトリクスとその製造方法
US5264728A (en) * 1989-11-30 1993-11-23 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH0497531A (ja) 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
US5156986A (en) * 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
WO1992006490A1 (en) 1990-10-05 1992-04-16 General Electric Company Device self-alignment by propagation of a reference structure's topography
US5132745A (en) * 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
DE4192352T (ja) * 1990-10-05 1992-10-08
JPH04188770A (ja) * 1990-11-22 1992-07-07 Casio Comput Co Ltd 薄膜トランジスタ
JPH086434Y2 (ja) 1991-07-18 1996-02-28 ヤンマー農機株式会社 脱穀装置
JPH0529282A (ja) 1991-07-23 1993-02-05 Sony Corp ドライエツチング方法
JPH0566421A (ja) 1991-09-09 1993-03-19 Sanyo Electric Co Ltd 多層配線の形成方法
JP3114028B2 (ja) 1991-10-07 2000-12-04 旭化成工業株式会社 中空射出成形方法
EP0545327A1 (en) * 1991-12-02 1993-06-09 Matsushita Electric Industrial Co., Ltd. Thin-film transistor array for use in a liquid crystal display
JPH05315615A (ja) * 1992-05-08 1993-11-26 Nippon Steel Corp 薄膜トランジスタ
JP3149040B2 (ja) * 1992-06-04 2001-03-26 富士通株式会社 薄膜トランジスタ・マトリクス及びその製造方法
JPH0637311A (ja) * 1992-07-15 1994-02-10 Rohm Co Ltd Ｍｏｓトランジスタ
JP3171673B2 (ja) * 1992-07-16 2001-05-28 シャープ株式会社 薄膜トランジスタ及びその製造方法
JPH06104241A (ja) 1992-09-18 1994-04-15 Fujitsu Ltd アルミニウム電極のパターニング方法
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH06230428A (ja) 1993-02-08 1994-08-19 Hitachi Ltd 液晶表示装置およびその製造方法
JP3192813B2 (ja) 1993-03-25 2001-07-30 株式会社東芝 液晶表示装置
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100302999B1 (ko) 1993-07-22 2001-12-15 구본준, 론 위라하디락사 이중게이트를이용한박막트랜지스터
JP2614403B2 (ja) 1993-08-06 1997-05-28 インターナショナル・ビジネス・マシーンズ・コーポレイション テーパエッチング方法
JPH0777695A (ja) 1993-09-10 1995-03-20 Toshiba Corp 液晶表示装置及びその製造方法
JP3488730B2 (ja) * 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
JP3377853B2 (ja) * 1994-03-23 2003-02-17 ティーディーケイ株式会社 薄膜トランジスタの作製方法
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JP3273582B2 (ja) * 1994-05-13 2002-04-08 キヤノン株式会社 記憶装置
JPH0895083A (ja) * 1994-09-21 1996-04-12 Mitsubishi Electric Corp 液晶表示装置
JP2689921B2 (ja) * 1994-09-29 1997-12-10 日本電気株式会社 半導体不揮発性記憶装置及びその製造方法
JPH08254680A (ja) 1995-03-17 1996-10-01 Toshiba Corp 半導体装置およびその製造方法
JP2820064B2 (ja) * 1995-04-27 1998-11-05 松下電器産業株式会社 薄膜トランジスタとこれを用いた液晶表示装置
JPH097531A (ja) 1995-06-20 1997-01-10 Futaba Corp 電界放出型プリントヘッド
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
KR0175409B1 (ko) * 1995-11-20 1999-02-18 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
EP1338914A3 (en) 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR0186206B1 (ko) 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
US5670062A (en) 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
US5982004A (en) * 1997-06-20 1999-11-09 Hong Kong University Of Science & Technology Polysilicon devices and a method for fabrication thereof
JPH1120068A (ja) 1998-06-08 1999-01-26 Toto Ltd 光触媒機能を有する部材及びその製造方法
JP2001222448A (ja) 2000-02-10 2001-08-17 Nec Corp 自己書き換えプログラムのキャッシュ同期不正を検出する命令レベルシミュレータ
JP2004097531A (ja) 2002-09-10 2004-04-02 Kanea Trading:Kk ピアス兼イヤリング
JP4097531B2 (ja) 2003-01-10 2008-06-11 三洋電機株式会社 物理量の検出装置
JP2005315615A (ja) 2004-04-27 2005-11-10 Star Technologies Inc テストカード
JP4426414B2 (ja) 2004-10-01 2010-03-03 三菱樹脂株式会社 ストレッチフィルム
JP4488424B2 (ja) 2005-03-31 2010-06-23 富士重工業株式会社 ワイパ装置のヘッドカバー取付け構造
JP4621570B2 (ja) 2005-09-15 2011-01-26 ユニタイト株式会社 パイル締結構造およびそれに使用する締結具
JP2008095083A (ja) 2006-09-11 2008-04-24 Mitsui Chemicals Inc 雑貨成形体
JP5315615B2 (ja) 2007-02-08 2013-10-16 日産自動車株式会社 燃料電池及びセパレータ
JP2008254680A (ja) 2007-04-09 2008-10-23 Denso Corp 車両用表示装置
KR100954593B1 (ko) 2009-09-18 2010-04-26 보라시스(주) 음성패킷망 품질측정 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03227022A (ja) * 1990-01-31 1991-10-08 Nec Corp 半導体装置
JPH08106107A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス
JPH08136951A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd 液晶パネル用基板とその製造方法
JPH08264790A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
JPH095786A (ja) * 1995-06-21 1997-01-10 Advanced Display:Kk Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195280A (ja) * 2011-02-24 2016-11-17 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US6340610B1 (en) 2002-01-22
US5905274A (en) 1999-05-18
KR100248123B1 (ko) 2000-03-15
GB2322968B (en) 1999-09-29
US20020140034A1 (en) 2002-10-03
US20020009838A1 (en) 2002-01-24
USRE45841E1 (en) 2016-01-12
US6548829B2 (en) 2003-04-15
FR2761808A1 (fr) 1998-10-09
USRE45579E1 (en) 2015-06-23
US20030164520A1 (en) 2003-09-04
DE19808989A1 (de) 1998-09-10
GB2322968A (en) 1998-09-09
KR19980072296A (ko) 1998-11-05
GB9804417D0 (en) 1998-04-29
JP2009290223A (ja) 2009-12-10
JPH10256561A (ja) 1998-09-25
DE19808989B4 (de) 2004-07-01
US7176489B2 (en) 2007-02-13
FR2761808B1 (fr) 2003-01-31
US6815321B2 (en) 2004-11-09
US20040229413A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
JP2010147494A (ja) 薄膜トランジスタ及びその製造方法
US6573127B2 (en) Thin-film transistor and method of making same
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
EP1646076B1 (en) Manufacturing method of a thin film transistor array panel
JP3524029B2 (ja) トップゲート型ｔｆｔ構造を形成する方法
KR100269521B1 (ko) 박막트랜지스터 및 그의 제조방법
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR100264757B1 (ko) 액티브 매트릭스 lcd 및 그 제조 방법
JP4166300B2 (ja) 液晶表示装置の製造方法
JP3349356B2 (ja) 薄膜トランジスタおよびその製造方法
JP2004170724A (ja) 液晶表示装置の製造方法
JPH0766422A (ja) 液晶表示装置用アレイ基板
JPH05251701A (ja) 薄膜トランジスタの形成方法
KR20040046384A (ko) 액정표시장치 및 그 제조방법
JPH0645357A (ja) 薄膜トランジスタおよびその製造方法
JPH0990427A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
JPH04357832A (ja) エッチング方法および薄膜トランジスタの製造方法
KR20070020673A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070111879A (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120904

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120907

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106