CN102983157B - 一种制备铝栅极的方法和薄膜晶体管 - Google Patents
一种制备铝栅极的方法和薄膜晶体管 Download PDFInfo
- Publication number
- CN102983157B CN102983157B CN201210499580.4A CN201210499580A CN102983157B CN 102983157 B CN102983157 B CN 102983157B CN 201210499580 A CN201210499580 A CN 201210499580A CN 102983157 B CN102983157 B CN 102983157B
- Authority
- CN
- China
- Prior art keywords
- aluminium gate
- aluminium
- gate
- cap rock
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种铝栅极及其制备方法和包括该铝栅极的薄膜晶体管，其中，铝栅极，包括铝栅极本体和覆盖在所述铝栅极本体的外表面和侧壁上的盖层，盖层由热涨系数小于20的金属制备而成。由于金属盖层选择热涨系数小于20的金属，在高温时，不容易发生膨胀，当铝栅极本体发生膨胀时，产生的压缩应力被金属盖层吸收，能够防止铝栅极本体表面或者表面和侧壁发生小丘和腐蚀现象，防止栅极与源极、漏极及其引线短路。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种制备铝栅极的方法和薄膜晶体管。
背景技术
平板显示屏(FlatPanelDisplay,缩写为FPD)电路中信号传递的快慢，取决于电阻(R)(主要是指应用在平板显示屏中的应用的薄膜晶体管的栅极电阻)与电容(C)的乘积，RC乘积越大，速度就越慢，反之，RC乘积越小，信号传输速度就越快。随着显示屏尺寸的增大，栅极导线会更长，栅极导线的变长使栅极导线的电阻增大，进而增加RC电路延迟时间；同样的，随着显示屏分辨率的提高，栅极导线变的更细，更细的栅极导线同样使栅极导线的电阻增大，进而增加RC电路延迟时间。因此，为了缩短响应时间，即减小RC电路延迟时间，必须在薄膜晶体管中采用低电阻率的金属作为栅极材料。而铝的电阻率较低，约为2.8μΩ·cm，只比金、银、铜略高，但成本低很多，是一种比较理想的栅极材料。如前所述，目前显示屏的尺寸不断增大并且对分辨率的要求越来越高，所以其中应用的薄膜晶体管的数量不断增加，为了保证分辨率达到要求，薄膜晶体管本身的体积就需要更小。
典型的薄膜晶体管分为底栅型薄膜晶体管和顶栅型薄膜晶体管。底栅型薄膜晶体管，如图7所示，包括玻璃基板，依次设置在玻璃基板上的铝栅极、栅极绝缘层、半导体层、源/漏导电层、层间绝缘层和与源/漏导电层相连的阳极导电层；顶栅型薄膜晶体管，如图8所示，包括玻璃基板，依次设置在玻璃基板上的缓冲层、半导体层、栅极绝缘层、铝栅极、层间绝缘层、源/漏导电层、保护层，和与源/漏导电层相连的阳极导电层。当采用铝薄膜作为栅极时，在制备薄膜晶体管的过程中，在制备好铝栅极之后，一般还会经过化学气相沉积法等需要在高温条件下(一般在300度以上)进行的步骤。在上述高温条件下，基板与铝薄膜之间的热膨胀系数不同，铝薄膜发生膨胀，在玻璃基板一侧膨胀受到限制。随着温度的不断升高，铝薄膜的弹性形变增大，在某一极限温度下(对于铝薄膜，其极限温度为130℃)，铝薄膜达到承受内部压缩应力的极限，将通过原子扩散的方式释放压缩应力，此时在薄膜表面就形成小丘(Hillock)。根据图7和图8所示的薄膜晶体管的结构，铝薄膜形成的栅极与源/漏极之间通过绝缘层隔绝，当铝薄膜表面形成小丘之后，铝栅极与源极和漏极之间的距离缩小，而且铝原子本身容易扩散到绝缘层中去，这样扩散后的铝原子可能会将铝栅极和源/漏极联通，造成短路，这就是技术人员常说的穿刺现象。
另外，制备铝栅极的工艺过程中，在蚀刻工序中，会选择含有卤族元素的溶液或等离子体对铝薄膜进行蚀刻，由于铝薄膜的化学稳定性差，易被残留的卤族元素腐蚀，进而产生点、线缺陷，影响薄膜晶体管的性能。
为了解决上述问题，现有技术中采用铝栅极的底栅型薄膜晶体管，可以采用在顶部设置金属盖层的方法对铝栅极的顶部进行保护；但是铝栅极的侧壁还是可能出现小丘，造成铝栅极和源/漏极间短路的问题。而现有技术中由于对顶栅极的应用较少，因此技术人员并没有对如何防止顶栅型薄膜晶体管的铝栅极产生小丘进行深入的研究。
可是随着对显示屏分辨率的要求不断提高，对薄膜晶体管的体积要求越来越小，要求薄膜晶体管越做越小。对于底栅型薄膜晶体管来说，铝栅极的侧壁还是可能出现小丘，造成铝栅极和源/漏极间短路的问题；对于顶栅型薄膜晶体管来说，从图8中可以看出，当器件体积做小之后，铝栅极的侧壁和源/漏极间的距离会更近，这样一旦侧壁产生小丘，更容易出现穿刺现象，影响器件的使用。
发明内容
为此，本发明所要解决的是现有技术铝栅极易产生小丘和易受到腐蚀的技术问题，进而提供一种铝栅极及其制备方法和包括该铝栅极的薄膜晶体管。
为解决上述技术问题，本发明采用的技术方案如下：
一种铝栅极，包括：铝栅极本体，形成于基板上；
第一盖层，设置于所述铝栅极本体上与所述基板相对位置的上表面上；
还包括包覆于所述铝栅极本体四周的第二盖层，且所述第二盖层与所述第一盖层之间无缝相接；所述第一盖层和所述第二盖层由热涨系数小于20的金属制备而成。
所述第一盖层和所述第二盖层采用钼、钛或铬中的一种或其中几种的混合物制备而成。
所述铝栅极本体的厚度为80nm到350nm，所述第一盖层和所述第二盖层的厚度为20nm到150nm。
一种制备上述的铝栅极的方法，包括以下步骤：
S1，在基板上沉积铝薄膜作为栅极材料；
S2，在所述铝薄膜上形成铝栅极图案，得到铝栅极本体；
S3，在所述铝栅极本体上沉积热涨系数小于20的金属层，形成覆盖在所述铝栅极本体上表面的第一盖层和包覆于所述铝栅极本体四周的第二盖层。
在所述步骤S2中，采用光刻法在所述铝薄膜上形成铝栅极图案。
在所述步骤S2中，光刻时，控制光罩关键尺寸大于所述铝栅极关键尺寸。
在所述步骤S2中，光刻时，保持曝光能量100-110mj/cm2和光阻厚度1400-1600nm不变，曝光时间为800-900ms。
在所述步骤S2中，光刻时，保持曝光能量100mj/cm2和光阻厚度1400nm不变，曝光时间为800ms。
在所述步骤S2中，采用蚀刻法蚀刻掉所述铝栅极图案之外的铝薄膜，得到铝栅极本体。
所述蚀刻法为干法蚀刻或者湿法蚀刻。
所述步骤S3之后还包括如下步骤：
S4，在所述金属层上形成栅极图案，蚀刻掉所述栅极图案之外的金属层，得到覆盖在所述铝栅极本体上表面的第一盖层和包覆于所述铝栅极本体四周的第二盖层。
在所述步骤S4中，利用光刻法，在所述金属层上形成栅极图案。
在所述步骤S4中，光刻时，控制光罩关键尺寸小于铝栅极关键尺寸。
在所述步骤S4中，光刻时，保持曝光能量100-110mj/cm2和光阻厚度1400-1600nm不变，曝光时间为350-450ms。
在所述步骤S4中，光刻时，保持曝光能量100mj/cm2和光阻厚度1400nm不变，曝光时间为350ms。
所述步骤S4中，所述蚀刻法为干法蚀刻或者湿法蚀刻。
所述金属层采用钼、钛或铬中的一种或其中几种的混合物制备而成。
在所述步骤S3中，采用物理气相沉积法、化学气相沉积法或蒸镀法沉积热涨系数小于20的金属层。
一种底栅型薄膜晶体管，包括第一玻璃基板，依次设置在第一玻璃基板上的第一栅极、第一栅极绝缘层、第一半导体层、第一源/漏导电层、第一层间绝缘层和与第一源/漏导电层相连的第一阳极导电层，所述第一栅极为上述的铝栅极。
一种顶栅型薄膜晶体管，其特征在于，包括第二玻璃基板，依次设置在第二玻璃基板上的缓冲层、第二半导体层、第二栅极绝缘层、第二栅极、第二层间绝缘层、第二源/漏导电层、保护层和与第二源/漏导电层相连的第二阳极导电层，所述第二栅极为上述的铝栅极。
本发明的上述技术方案相比现有技术具有以下优点：
(1)本发明的铝栅极包括铝栅极本体和铝栅极本体上表面及四周覆盖的金属盖层，由于金属盖层选择热涨系数小于20的金属，在高温时，不容易发生膨胀，当铝栅极本体发生膨胀时，产生的压缩应力被金属盖层吸收，能够防止铝栅极本体表面或者表面和侧壁发生小丘和腐蚀现象，防止栅极与源极、漏极及其引线短路。
(2)本发明的铝栅极的制备方法，不需要增加光罩的数量即可实现，工艺简单，易实施。
(3)本发明的薄膜晶体管，由于采用铝栅极，具有较低的电阻，应用在集成电路中具有较小的延迟时间，而且当有高温环境时，铝栅极不易产生小丘，不容易与源极和漏极间形成短路，具有较好的稳定性。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中：
图1为本发明所述的铝栅极制备方法的步骤1；
图2为本发明所述的铝栅极制备方法的步骤2；
图3为本发明实所述的铝栅极制备方法的步骤2；
图4为本发明实施例一的铝栅极制备方法的步骤3；
图5为本发明实所述的铝栅极制备方法的步骤4；
图6为本发明所述的铝栅极结构示意图；
图7为本发明所述的底栅型薄膜晶体管的结构示意图；
图8为本发明所述的顶栅型薄膜晶体管的结构示意图；
图中附图标记表示为：1-第一盖层，2-铝薄膜，3-第一光阻剂，4-栅极图案，5-金属层，6-第二光阻剂，7-第二盖层，8-第一玻璃基板，9-第一铝栅极，10-第一栅极绝缘层，11-半导体层，12-源/漏导电层，13-层间绝缘层，14-阳极导电层，15-第二玻璃基板，16-第二铝栅极，17-缓冲层，18-第二半导体层，19-第二栅极绝缘层，20-第二源/漏极导电层，21-第二层间绝缘层，22-保护层，23-第二阳极导电层。
具体实施方式
实施例一：
如图1所示，本实施例提供一种铝栅极，包括铝栅极本体，形成于基板上；第一盖层1，设置于所述铝栅极本体上与所述基板相对位置的上表面上；还包括包覆于所述铝栅极本体四周的第二盖层7，且所述第二盖层7与所述第一盖层1之间无缝相接；所述第一盖层1和所述第二盖层7由热涨系数小于20的金属制备而成。本实施例中的铝栅极本体被第一盖层1和第二盖层7完全包覆起来，由于金属热涨系数较小，不容易受热膨胀，因此在高温工艺下，例如LTPS(低温多晶硅)中活化工艺中，工艺温度高达450℃，铝薄膜中的压缩应力在达到第一盖层和第二盖层表面的时候被金属盖层吸收，铝薄膜中的热应力得到释放，不会产生小丘现象，也不易受到腐蚀。
所述第一盖层1和第二盖层7的厚度与所述铝栅极本体的厚度相关，铝栅极本体的厚度越大，需要的抑制小丘的盖层的厚度越大。在能有效抑制小丘产生的前提下，通常选择较低厚度的盖层，以防止出现过大的台阶影响到铝栅极的电阻。在本实施例中，选择所述铝栅极本体的厚度为80nm到350nm，所述第一盖层1和所述第二盖层的厚度均为20nm到150nm。
基于同一发明构思，本发明还提供一种制备上述铝栅极的方法，包括以下步骤：
S1，在基板上沉积铝薄膜2作为栅极材料；
S2，在所述铝薄膜2上形成铝栅极图案，得到铝栅极本体；
S3，在所述铝栅极本体上沉积热涨系数小于20的金属层，形成覆盖在所述铝栅极本体上表面的第一盖层1和包覆于所述铝栅极本体四周的第二盖层7。沉积所述金属层的方法有多种，本实施例中可以采用物理气相沉积法、化学气相沉积法或蒸镀法沉积热涨系数小于20的金属层。
在所述步骤S2中，采用光刻法在所述铝薄膜上形成铝栅极图案；光刻时，控制光罩关键尺寸大于所述铝栅极关键尺寸。如图3所示，在所述铝薄膜2的表面旋涂第一光阻剂3，将其烘干，在曝光时，使铝栅极关键尺寸(CriticalDimension,缩写为CD)小于光罩关键尺寸，光刻后形成铝栅极图案4；再利用干法蚀刻法或湿法蚀刻法蚀刻掉所述铝栅极图案4之外的铝薄膜，移除第一光阻剂3，得到铝栅极本体，形成的铝栅极图案如图4所示。
光刻时，工艺上控制关键尺寸(CriticalDimension，缩写为CD)的参数，通常有曝光能量，曝光时间，以及光阻剂的厚度等。通常曝光能量越大，CD越小；曝光时间越久，CD越小；光阻厚度越小，CD越小；反之CD越大。本实施例中，保持除曝光时间以外的其他参数不变，通过调节曝光时间的方式来获得不同的CD。在本实施例中，保持曝光能量100-110mj/cm2和光阻厚度1400-1600nm不变，曝光时间为800-900ms。优选地，保持曝光能量100mj/cm2和光阻厚度1400nm不变，曝光时间为800ms。
本实施例中所述关键尺寸为TFT工艺中，栅极图形的线宽尺寸。
本实施例还提供一种包括上述铝栅极的底栅型薄膜晶体管，包括第一玻璃基板8，依次设置在第一玻璃基板8上的第一铝栅极9、第一栅极绝缘层10、第一半导体层11、第一源/漏导电层12、第一层间绝缘层13，和与第一源/漏导电层12相连的第一阳极导电层14。
本实施例还提供一种包括上述铝栅极的顶栅型薄膜晶体管，包括第二玻璃基板15，依次设置在第二玻璃基板15上的缓冲层17、第二半导体层18、第二栅极绝缘层19、第二铝栅极16、第二层间绝缘层21、第二源/漏导电层20、保护层22，和与第二源/漏导电层20相连的第二阳极导电层23。本实施例提供的薄膜晶体管，具有较小的电阻，当应用于集成电路中时，RC延迟时间较短。
实施例二：
本实施例在实施例1的基础上，还包括如下步骤：
S4，在所述金属层上形成栅极图案，蚀刻掉所述栅极图案之外的金属层，得到覆盖在所述铝栅极本体上表面的第一盖层1和包覆于所述铝栅极本体四周的第二盖层7；所述蚀刻法为干法蚀刻或者湿法蚀刻。
同实施例1类似，本实施例中利用光刻法在所述金属层上形成栅极图案。并且，光刻时，控制光罩关键尺寸小于铝栅极关键尺寸。在本实施例中，保持曝光能量100-110mj/cm2和光阻厚度1400-1600nm不变，曝光时间为350-450ms。优选地，保持曝光能量100mj/cm2和光阻厚度1400nm不变，曝光时间为350ms。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (14)
1.一种制备铝栅极的方法，其特征在于，所述铝栅极包括：铝栅极本体，形成于基板上；第一盖层(1)，设置于所述铝栅极本体上与所述基板相对位置的上表面上；第二盖层(7)，包覆于所述铝栅极本体四周，且所述第二盖层(7)与所述第一盖层(1)之间无缝相接；所述第一盖层(1)和所述第二盖层(7)由热胀系数小于20的金属制备而成；所述方法包括以下步骤：
S1，在基板上沉积铝薄膜(2)作为栅极材料；
S2，采用光刻法在所述铝薄膜(2)上形成铝栅极图案，得到铝栅极本体，光刻时，保持曝光能量100-110mj/cm2和光阻厚度1400-1600nm不变，曝光时间为800-900ms；
S3，在所述铝栅极本体上沉积热胀系数小于20的金属层，形成覆盖在所述铝栅极本体上表面的第一盖层(1)和包覆于所述铝栅极本体四周的第二盖层(7)；
S4，利用光刻法在所述金属层上形成栅极图案，蚀刻掉所述栅极图案之外的金属层，得到覆盖在所述铝栅极本体上表面的第一盖层(1)和包覆于所述铝栅极本体四周的第二盖层(7)，光刻时，保持曝光能量100-110mj/cm2和光阻厚度1400-1600nm不变，曝光时间为350-450ms。
2.根据权利要求1所述的制备铝栅极的方法，其特征在于：
所述第一盖层(1)和所述第二盖层(7)采用钼、钛或铬中的一种或其中几种的混合物制备而成。
3.根据权利要求1所述的制备铝栅极的方法，其特征在于：
所述铝栅极本体的厚度为80nm到350nm，所述第一盖层(1)和所述第二盖层(7)的厚度为20nm到150nm。
4.根据权利要求1所述的制备铝栅极的方法，其特征在于：
在所述步骤S2中，光刻时，控制光罩关键尺寸大于所述铝栅极关键尺寸。
5.根据权利要求1所述的制备铝栅极的方法，其特征在于：
在所述步骤S2中，光刻时，保持曝光能量100mj/cm2和光阻厚度1400nm不变，曝光时间为800ms。
6.根据权利要求1所述的制备铝栅极的方法，其特征在于：
在所述步骤S2中，采用蚀刻法蚀刻掉所述铝栅极图案之外的铝薄膜，得到铝栅极本体。
7.根据权利要求6所述的制备铝栅极的方法，其特征在于：
所述蚀刻法为干法蚀刻或者湿法蚀刻。
8.根据权利要求1所述的制备铝栅极的方法，其特征在于：
在所述步骤S4中，光刻时，控制光罩关键尺寸小于铝栅极关键尺寸。
9.根据权利要求1所述的制备铝栅极的方法，其特征在于：
在所述步骤S4中，光刻时，保持曝光能量100mj/cm2和光阻厚度1400nm不变，曝光时间为350ms。
10.根据权利要求1所述的制备铝栅极的方法，其特征在于：
所述步骤S4中，所述蚀刻法为干法蚀刻或者湿法蚀刻。
11.根据权利要求1所述的制备铝栅极的方法，其特征在于：
所述金属层采用钼、钛或铬中的一种或其中几种的混合物制备而成。
12.根据权利要求1-11任一项所述的制备铝栅极的方法，其特征在于：
在所述步骤S3中，采用物理气相沉积法、化学气相沉积法或蒸镀法沉积热胀系数小于20的金属层。
13.一种底栅型薄膜晶体管，包括第一玻璃基板，依次设置在第一玻璃基板上的第一栅极、第一栅极绝缘层、第一半导体层、第一源/漏导电层、第一层间绝缘层和与第一源/漏导电层相连的第一阳极导电层，其特征在于：
所述第一栅极为权利要求1-12任一所述的制备铝栅极的方法所制备获得的铝栅极。
14.一种顶栅型薄膜晶体管，其特征在于，包括第二玻璃基板，依次设置在第二玻璃基板上的缓冲层、第二半导体层、第二栅极绝缘层、第二栅极、第二层间绝缘层、第二源/漏导电层、保护层和与第二源/漏导电层相连的第二阳极导电层，其特征在于：
所述第二栅极为权利要求1-12任一所述的制备铝栅极的方法所制备获得的铝栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210499580.4A CN102983157B (zh) | 2012-11-29 | 2012-11-29 | 一种制备铝栅极的方法和薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210499580.4A CN102983157B (zh) | 2012-11-29 | 2012-11-29 | 一种制备铝栅极的方法和薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102983157A CN102983157A (zh) | 2013-03-20 |
| CN102983157B true CN102983157B (zh) | 2016-03-23 |
Family
ID=47857017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210499580.4A Active CN102983157B (zh) | 2012-11-29 | 2012-11-29 | 一种制备铝栅极的方法和薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102983157B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957804B (zh) * | 2013-11-18 | 2018-09-11 | 武汉新芯集成电路制造有限公司 | 一种减少铝薄膜产生小丘状缺陷的工艺 |
| CN105047568B (zh) * | 2015-09-07 | 2018-01-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示面板 |
| CN108735761A (zh) * | 2017-04-20 | 2018-11-02 | 京东方科技集团股份有限公司 | 导电图案结构及其制备方法、阵列基板和显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248123B1 (ko) * | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
| JP4175437B2 (ja) * | 1997-09-16 | 2008-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR101016759B1 (ko) * | 2007-11-06 | 2011-02-25 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| CN102315279A (zh) * | 2011-09-29 | 2012-01-11 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置 |
| CN202259310U (zh) * | 2011-09-29 | 2012-05-30 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、阵列基板及液晶显示装置 |
-
2012
- 2012-11-29 CN CN201210499580.4A patent/CN102983157B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102983157A (zh) | 2013-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4128670A (en) | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance | |
| US7727898B2 (en) | Semiconductor device and method of fabricating same | |
| KR960005950A (ko) | 반도체장치 및 그 제조방법 | |
| CN102983157B (zh) | 一种制备铝栅极的方法和薄膜晶体管 | |
| CN101572274A (zh) | 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法 | |
| CN105374882A (zh) | 一种低温多晶硅薄膜晶体管及其制备方法 | |
| CN105655404B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| CN105304722B (zh) | 一种薄膜晶体管及其制备方法、显示基板、显示装置 | |
| CN103346067B (zh) | 半导体器件的形成方法、mim电容的形成方法 | |
| CN103354206A (zh) | 过孔制作方法、显示面板制作方法及显示面板 | |
| WO2014169544A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103515300A (zh) | 金属互连工艺中形成空气间隙的制造方法 | |
| CN104037233B (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| JPS61289618A (ja) | 半導体装置の製造方法 | |
| CN104217930A (zh) | 一种石墨烯图案的形成方法 | |
| CN103187362B (zh) | 具有空气间隙的双镶嵌大马士革结构器件的制作方法 | |
| JPH10144865A (ja) | 薄膜キャパシタ及びその製造方法 | |
| CN104882488B (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN103956378A (zh) | 形成镍硅化物的方法、半导体器件及其形成方法 | |
| JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法 | |
| TW200426981A (en) | High emissivity capacitor structure | |
| CN107611140A (zh) | 低温多晶硅阵列基板及制作方法、显示面板 | |
| CN109212854A (zh) | 一种ltps阵列基板的制造方法 | |
| CN105448693A (zh) | 钨电极的形成方法 | |
| CN105390534B (zh) | 低温多晶硅薄膜晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201217 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: No. 188, CHENFENG Road, Kunshan high tech Zone, Kunshan City, Suzhou City, Jiangsu Province Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd. |