KR960005950A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR960005950A
KR960005950A KR1019950021989A KR19950021989A KR960005950A KR 960005950 A KR960005950 A KR 960005950A KR 1019950021989 A KR1019950021989 A KR 1019950021989A KR 19950021989 A KR19950021989 A KR 19950021989A KR 960005950 A KR960005950 A KR 960005950A
Authority
KR
South Korea
Prior art keywords
wiring
state
forming
insulating film
conductive film
Prior art date
Application number
KR1019950021989A
Other languages
English (en)
Other versions
KR0184373B1 (ko
Inventor
주니치 와다
히사시 가네코
노부오 하야사카
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960005950A publication Critical patent/KR960005950A/ko
Application granted granted Critical
Publication of KR0184373B1 publication Critical patent/KR0184373B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 의한 반도체장치의 제조방법은 실리콘기판(1) 상에 다결정의 하층 Al배선(6)을 형성하는 공정과, 전면에 하층 Al배선을 피복하는 층간절연막(7)을 형성하는 공정, 층간절연막(7)에 하층 A1배선(6)에 도달하는 접속구멍(8cont)을 형성하는 공정, 층간절연막(7)의 표면에 다결정의 상층 Al배선(9)을 형성하는 공정, 전면에 상층 Al배선(9)을 피복하는 층간절연막(10)을 형성하는 공정 및, 하층 Al배선(6), 상층 Al배선(9)이 다결정 상태로부터 비정질 상태로 천이하도룩 실리콘기판(1)을 가열한 후, 하층 Al배선(6), 상층 Al배선(9)이 과냉각 상태로 되도록 실리콘기(1)체를 냉각함으로서 접속구멍(8cont)에 있어서 접속하는 단결정의 하층 Al배선(6), 상층 Al배선(9)을 형성하는 공정을 갖춘 것을 특징으로 한다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a~e도는 본 발명의 제1실시 형태에 따른 다층 단결정배선의 형성방법을 나타낸 공정단면도

Claims (21)

  1. 기체표면에 결정상태의 재료로 이루어진 제1배선을 형성하는 공정과, 상기 제1배선상에 이 제1배선을 피복하는 제1절연막을 형성하는 공정, 상기 제1절연막에 상기 제1배선에 도달하는 접속구멍을 형성하는 공정, 상기 제1절연막상에 다결정 상태의 재료로 이루어진 도전막을 형성하는 공정, 상기 제1절연막상에 상기 도전막을 가공하여 제2배선을 형성하는 공정, 상기 제2배선의 피복하는 제2절연막을 형성하는 공정, 상기 제2배선의 표면이 노출하기까지 상기 제2절연막의 표면을 후퇴시키는 공정, 상기 제1 및 상기 제2절연막을 에칭하고, 상기 제2배선과 겹치지 않도록 상기 제1배선에 도달하는 개공부를 형성하는 공정 및, 상기 제1배선의 재료가 결정 상태로부터 비정질 상태 및 상기 제2배선의 재료가 다결정 상태로부터 비정질 상태로 천이하도록 상기 기체의 온도를 승온한 후, 상기 재료가 과냉각 상태로 되도록 상기 기체의 온도를 강온함으로서 상기 제1 및 상기 제2배선을 상기 접속구멍에 있어서 서로 접속되고, 또한 상기 개공부에 있어서 서로 비접속되는 단결정 상태의 재료로 이루어진 제1 및 제2배선으로 변화하는 공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 개공부는 상기 제1배선의 패턴에 있어서 굴곡부에 배치되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 결정 상태의 재료는 다결정 상태 또는 단결정 상태의 재료인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 기체표면에 결정 상태의 재료로 이루어진 제1배선을 형성하는 공정과, 상기 제1배선상에 이 제1배선을 피복하는 절연막을 형성하는 공정, 상기 접속구멍 및 상기 절연구 가운데의 상기 도전막을 남겨 상기 도전막을 제거하여 상기 접속구멍 내 및 상기 배선홈 내에 제2배선을 형성하는 공정, 상기 절연막을 에칭하고, 상기 제2배선과 겹쳐지지 않도록 상기 제1배선에 도달하는 개공부를 형성하는 공정 및, 상기 제1배선의 재료가 결정 상태로부터 비정질 상태로 또는 상기 제2배선의 재료가 다결정 상태로부터 비정질 상태로 천이하도록 상기 기체의 온도를 승온한 후, 상기 재료가 과냉각 상태로 되도록 상기 기체의 온도를 강온하는 것에 의해 상기 제1 및 상기 제2배선을 상기 접속구멍에 있어서 서로 접속되고, 또한 상기 개공부에 있어서 서로 비접속으로 되는 단결정 상태의 재료로 이루어진 제1 및 제1배선으로 변하는 공정을 특징으로 하는 반도체장치의 제조방법.
  5. 제4항에 있어서, 상기 개공부는 상기 제1배선의 패터닝에 있어서 굴곡부에 배치되는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제4항에 있어서, 상기 결정 상태의 재료는 다결정 상태 또는 단결정 상태의 재료인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 기체표면에 결정 상태의 재료로 이루어진 제1배선을 형성하는 공정과, 상기 제1배선상에 이 제1배선을 피복하는 절연막을 형성하는 공정, 상기 절연막에 상기 제1배선에 도달하는 접속구멍 빛 개공부 쪽에 상기 절연막의 표면에 배선홈을 형성하는 공정, 상기 절연막상에 다결정 상태의 재료로 이루어진 도전막을 형성하는 공정, 상기 접속구멍, 상기 개공부 및 상기 배선홈 가운데의 상기 도전막을 남겨 상기 도전막을 제거하여 상기 접속구멍, 상기 개공부 및 상기 배선홈 내에 제2배선을 형성하는 공정 및, 상기 제1배선의 재료가 결정상태로부터 비정질 상태로, 또는 상기 제2배선의 재료가 다결정 상태로부터 비정질 상태로 천이하도록 상기 기체의 온도를 승온한 후, 상기 재료가 과냉각 상태로 되도록 상기 기체의 온도를 강온함으로서 다결정 상태의 재료로 이루어진 상기 제1 및 제2배선을 상기 접속구멍에 있어서 서로 접속되고, 또는 상기 개공부에 있어서 서로 비접속으로 되는 단결정 상태의 재료로 이루어진 제1 및 제2배선으로 변하는 공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제7항 있어서, 상기 개공부는 상기 제1배선의 패턴에 있어서 굴곡부에 배치되는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제7항에 있어서, 상기 결정 상태의 재료는 다결정 상태 또는 단결정 상태의 재료인 것을 특징으로 하는 반도체장치의 제조방법.
  10. 기체표면에 결정 상태의 재료로 이루어진 제1배선을 형성하는 공정과, 상기 제1배선 상에 이 제1배선을 피복하는 절연막을 형성하는 공정, 상기 절연막에 상기 제1배선에 도달하는 접속구멍 및 개공부 쪽에 상기 절연막의 표면에 배선홈을 형성하는 공정, 상기 절연막상에 다결정 상태의 재료로 이루어진 도전막을 형성하는 공정 및, 상기 제1배선의 재료가 결정 상태로부터 비정질 상태로 천이하도록 또는 상기 도전막의 재료가 다결정 상태로부터 비정질 상태로 천이하여 응집분리하도록 상기 기체의 온도를 승온한 후, 상기 재료가 과냉각 상태로 되도록 상기 기체의 온도를 강온함으로서 상기 제1 및 상기 제2배선을 상기 접속구멍에 있어서 서로 접속되고, 또한 상기 개공부에 있어서 비접속되는 단결정 상태의 재료로 이루어지는 제1 및 제2배선으로 변하는 공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 개공부는 상기 제1배선의 패턴에 있어서 굴곡부에 배치되는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제10항에 있어서, 상기 단결정 상태의 재료는 다결정 상태 또는 단결정 상태의 재료인 것을 특징으로 하는 반도체장치의 제조방법.
  13. 기체표면에 단결정 상태의 재료로 이루어진 제1배선을 형성하는 공정과, 상기 제1배선상에 이 제1배선을 피복하는 제1절연막을 형성하는 공정, 상기 제1절연막상에 상기 제1배선에 도달하는 접속구멍을 형성하는 공정, 상기 제1절연막상에 다결정 상태의 재료로 이루어지고, 또한 상기 제1배선의 재료보다 낮은 융점의 재료로 이루어진 도전막을 형성하는 공정, 상기 제1절연막상에 상기 도전막을 가공하여 제1배선을 형성하는 공정, 상기 제2배선 상에 이 제2배선을 피복하는 제2절연막을 형성하는 공정, 상기 제2배선의 표면이 노출하기까지 상기 제2절연막의 표면을 후퇴시키는 공정 및, 상기 제2배선의 재료가 다결정 상태로부터 비정질 상태로 천이하도록 상기 기체의 온도를 승온한 후, 상기 재료가 과냉각 상태로 되도록 상기 기체의 온도를 강온함으로서 단결정 상태의 재료로 이루어진 상기 제1배선 및 다결정 상태의 재료로 이루어진 제1 및 제2배선으로 변하는 공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제13항에 있어서, 상기 기체표면에 다결정 상태의 재료로 이루어진 상기 도전막을 형성하는 공정에 있어서, 상기 도전막이 유동하도록 하면서 상기 도전막의 융점보다도 낮은 온도에 상기 기체의 온도를 승온하고, 상기 접속구멍, 상기 개공부 및 상기 배선홈의 적어도 1개의 내부를 상기 도전막에 의해 미리 충진한 것을 특징으로 하는 반도체장치의 제조방법.
  15. 기체표면에 단결정 상태의 재료로 이루어진 제1배선을 형성하는 공정과, 상기 제1배선상에 이 제1배선을 피복하는 절연막을 형성하는 공정, 상기 절연막상에 상기 제1배선에 도달하는 접속구멍 및 상기 절연막의 표면에 배선홈을 형성하는 공정, 상기 절연막상에 다결정 상태의 재료로 이루어지고, 또한 상기 제1배선의 재료의 융점보다 낮은 융점의 재료로 이루어진 도전막을 형성하는 공정, 상기 접속구멍 및 상기 배선홈 가운데의 상기 도전막을 남겨 상기 도전막을 제거하여 상기 접속구멍 및 상기 배선홈 내에 제2배선을 형성하는 공정 및, 상기 제2배선의 재료가 다결정 상태로부터 비정질 상태로 천이하도록 상기 기체의 온도를 승온한 후, 상기 재료가 과냉각 상태로 되도록 상기 기체의 온도를 강온함으로서 단결정 상태의 재료로 이루어진 상기 제1배선 및 다결정 상태의 재료로 이루어진 상기 제2배선을 상기 접속구멍에 있어서 서로 접속되는 단결정 상태의 재료로 이루어진 제1 및 제2배선으로 변하는 공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제15항에 있어서, 상기 기체표면에 다결정 상태의 재료로 이루어진 상기 도전막을 형성하는 공정에 있어서, 상기 도전막이 유동하도록, 또한 상기 도전막의 융점보다도 낮은 온도로 상기 기체의 온도를 승온하고, 상기 접속구멍, 상기 개공부 및 상기 배선홈의 적어도 1개의 내부를 상기 도전막에 의해 미리 충진하는것을 특징으로 하는 반도체장치의 제조방법.
  17. 기체표면에 단결정 상태의 재료로 이루어진 제1배선을 형성하는 공정과, 상기 제1배선상에 이 제1배선을 피복하는 절연막을 형성하는 공정, 상기 절연막상에 상기 제1배선에 도달하는 접속구멍 및 상기 절연막의 표면에 배선홈을 형성하는 공정, 상기 절연막상에 다결정 상태의 재료로 이루어지고, 또한 상기 제1배선의 재료의 융점보다 낮은 융점의 재료로 이루어진 도전막을 형성하는 공정, 상기 도전막의 재료가 다결정 상태로부터 비정질 상태로 천이하도록 상기 기체의 온도를 승온하여 상기 도전막을 응집분리한 후, 상기 재료가 과냉각 상태로 되도록 상기 기체의 온도를 강온함으로서 상기 도전막을 상기 배선홈의 내부를 충진하고, 또한 상기 접속구멍에 있어서 제1배선과 접속하는 단결정 상태의 재료로 이루어진 제2배선으로 변하는 공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제17항에 있어서, 상기 기체표면에 다결정 상태의 재료로 이루어진 상기 도전막을 형성하는 공정에 있어서, 상기 도전막이 유동하도록, 또한 상기 도전막의 융점보다도 낮은 온도로 상기 기체의 온도를 승온하고, 상기 접속구멍, 상기 개공부 및 상기 배선홈의 적어도 1개의 내부를 상기 도전막에 의해 미리 충진하는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 기체표면에 절연막을 형성하는 공정과, 상기 절연물에 접속구멍과 배선홈, 또는 그 어느쪽을 형성하는 공정, 상기 접속구멍과 상기 배선홈 내면, 또는 그 어느쪽의 내면에 있어서 연속막으로 되도록 상기 절연물 상에 금속막을 형성하는 공정, 상기 금속막을 선택적으로 가열하여 유동시켜, 상기 접속구멍과 상기 배선홈, 또는 그 어느쪽을 매립하는 공정 및, 상기 접속구멍과 상기 배선홈, 또는 그 어느쪽 이외의 금속막을 제거하여 배선을 형성하는 공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제19항에 있어서, 상기 배선을 형성하는 공정 전, 또는 후에 있어서, 상기 금속이 다결정 상태로부터 비정질 상태로 천이하도록 상기 금속의 온도를 선택적으로 승온한 후에 상기 금속이 과냉각 상태로 되도록 상기 금속의 온도를 강온함으로서 상기 배선을 단결정배선으로 변하는 공정을 갖춘 것을 특징으로 반도체장치의 제조방법.
  21. 제 1 배선과, 상기 제1배선을 피복하는 절연물, 상기 절연물 상의 제2배선, 상기 제1배선과 상기 제2배선을 접속하는 플러그 및, 상기 제1배선과 상기 제2배선을 접속하는 플러그 및, 상기 제1배선과 접속하는 한편,다른 배선은 비접속으로 되어 있으며, 배선의 가늘어짐에 대하여 원자를 공급하기 위한 플러그를 구비한 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950021989A 1994-07-26 1995-07-25 반도체장치 및 그 제조방법 KR0184373B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-174233 1994-07-26
JP17423394 1994-07-26
JP95-176036 1995-07-12
JP17603695A JP3277098B2 (ja) 1994-07-26 1995-07-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR960005950A true KR960005950A (ko) 1996-02-23
KR0184373B1 KR0184373B1 (ko) 1999-04-15

Family

ID=26495926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021989A KR0184373B1 (ko) 1994-07-26 1995-07-25 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5629236A (ko)
JP (1) JP3277098B2 (ko)
KR (1) KR0184373B1 (ko)
DE (1) DE19527368C2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US6077781A (en) 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
JP3234762B2 (ja) * 1996-02-26 2001-12-04 シャープ株式会社 半導体装置の製造方法
US5846876A (en) * 1996-06-05 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit which uses a damascene process for producing staggered interconnect lines
JPH1064907A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 電気的固体装置及びその製造方法
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
JPH10189729A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体装置の製造方法
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
JP3119198B2 (ja) * 1997-05-28 2000-12-18 日本電気株式会社 半導体装置の製造方法
JPH11186382A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6258715B1 (en) 1999-01-11 2001-07-10 Taiwan Semiconductor Manufacturing Company Process for low-k dielectric with dummy plugs
US6075264A (en) 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
DE19907127C1 (de) * 1999-02-19 2000-08-10 Siemens Ag Integrierte Halbleiterschaltungsanordnung mit stabilisierten Leiterbahnen
US6465887B1 (en) * 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
EP1193758A1 (en) * 2000-10-02 2002-04-03 STMicroelectronics S.r.l. Anti-deciphering contacts
US6667217B1 (en) 2001-03-01 2003-12-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a damascene copper inductor structure using a sub-0.18 um CMOS process
US6717268B2 (en) * 2001-11-13 2004-04-06 Intel Corporation Electromigration-reliability improvement of dual damascene interconnects
JP3790469B2 (ja) * 2001-12-21 2006-06-28 富士通株式会社 半導体装置
JP4209212B2 (ja) * 2003-01-30 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004301661A (ja) * 2003-03-31 2004-10-28 Hitachi Ltd 半導体集積回路
JP4393253B2 (ja) * 2004-04-05 2010-01-06 シャープ株式会社 液晶表示装置およびその製造方法
KR20040088448A (ko) * 2004-09-21 2004-10-16 정세영 단결정 와이어 제조방법
KR20090061723A (ko) * 2007-12-12 2009-06-17 주식회사 동부하이텍 반도체 소자의 패드 오픈 방법
KR100917823B1 (ko) * 2007-12-28 2009-09-18 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법
US8278758B1 (en) * 2009-04-29 2012-10-02 Massachusetts Institute Of Technology Multilevel reservoirs for integrated circuit interconnects
CN105719947B (zh) * 2014-12-04 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878454A (ja) * 1981-10-08 1983-05-12 Nec Corp 半導体装置の製造方法
JPS6199372A (ja) * 1984-10-22 1986-05-17 Hitachi Ltd 電極配線
JPS6482548A (en) * 1987-09-25 1989-03-28 Sony Corp Formation of interconnection pattern
JPH01120035A (ja) * 1987-11-02 1989-05-12 Nec Corp 半導体装置及びその製造方法
JPH01152644A (ja) * 1987-12-09 1989-06-15 Sharp Corp 半導体装置
JPH0334545A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 半導体装置の製造方法
JP2680468B2 (ja) * 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
US5250468A (en) * 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
FR2663784B1 (fr) * 1990-06-26 1997-01-31 Commissariat Energie Atomique Procede de realisation d'un etage d'un circuit integre.
JPH04155929A (ja) * 1990-10-19 1992-05-28 Seiko Epson Corp 半導体装置の製造方法
JP3099406B2 (ja) * 1991-04-05 2000-10-16 ヤマハ株式会社 集積回路の多層配線構造
GB9414145D0 (en) * 1994-07-13 1994-08-31 Electrotech Ltd Forming a layer
EP0533254A3 (en) * 1991-09-19 1993-06-23 N.V. Philips' Gloeilampenfabrieken Method of manufacturing a semiconductor device whereby a layer comprising aluminium is deposited on a surface for a semiconductor body
US5372971A (en) * 1991-10-02 1994-12-13 Hyundai Electronics Industries Co. Ltd. Method for forming via hole in multiple metal layers of semiconductor device
JP3133842B2 (ja) * 1991-10-24 2001-02-13 川崎製鉄株式会社 多層配線構造の製造方法
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
JPH0629405A (ja) * 1992-07-10 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JPH0685080A (ja) * 1992-08-31 1994-03-25 Nippon Steel Corp 半導体装置及びその製造方法
JP3396921B2 (ja) * 1993-08-31 2003-04-14 ソニー株式会社 Ａｌ系配線構造及びＡｌ系配線構造の形成方法

Also Published As

Publication number Publication date
KR0184373B1 (ko) 1999-04-15
JP3277098B2 (ja) 2002-04-22
US5629236A (en) 1997-05-13
JPH0897216A (ja) 1996-04-12
DE19527368A1 (de) 1996-02-08
DE19527368C2 (de) 2001-09-13

Similar Documents

Publication Publication Date Title
KR960005950A (ko) 반도체장치 및 그 제조방법
CN1188912C (zh) 垂直熔丝及其制造方法
JPH07335761A (ja) 電気的にプログラミング可能な自己冷却ヒューズ
EP0128675A1 (en) A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening
US7674660B2 (en) Multilevel semiconductor device and method of manufacturing the same
TW457685B (en) Manufacturing of cavity fuses on gate conductor level
US9263386B2 (en) Forming BEOL line fuse structure
US4968643A (en) Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device
KR920001685A (ko) 반도체장치 및 그의 제조방법
US5789796A (en) Programmable anti-fuse device and method for manufacturing the same
CN102983157B (zh) 一种制备铝栅极的方法和薄膜晶体管
JP2000012688A (ja) 半導体装置及びその製造方法
US4544941A (en) Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device
KR100307421B1 (ko) 초고밀도 집적회로 금속화 및 상호 연결부를 위한 바이어 제조 장치 및 방법
US20030109125A1 (en) Fuse structure for a semiconductor device and manufacturing method thereof
JP3325629B2 (ja) 半導体装置の製造方法
KR930001896B1 (ko) 반도체 장치의 금속배선구조 및 그 형성방법
JPS59121835A (ja) 半導体装置及びその製造方法
KR19980053692A (ko) 반도체 소자의 금속 배선 형성방법
JPS61177746A (ja) 半導体装置およびその製造方法
KR100205097B1 (ko) 반도체 소자의 보론 포스포러스 실리케이트 글래스막 형성방법
KR930003841B1 (ko) 메탈 리큐드의 홀 필링을 이용한 집적회로의 배선 형성방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
CN108122835A (zh) 转接板的制造方法及其所制造的转接板
JPH02134849A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081120

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee