JP3099406B2 - 集積回路の多層配線構造 - Google Patents

集積回路の多層配線構造

Info

Publication number
JP3099406B2
JP3099406B2 JP10033391A JP10033391A JP3099406B2 JP 3099406 B2 JP3099406 B2 JP 3099406B2 JP 10033391 A JP10033391 A JP 10033391A JP 10033391 A JP10033391 A JP 10033391A JP 3099406 B2 JP3099406 B2 JP 3099406B2
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
insulating film
layer
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10033391A
Other languages
English (en)
Other versions
JPH04307956A (en
Inventor
勝 内藤
隆久 山葉
Original Assignee
ヤマハ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヤマハ株式会社 filed Critical ヤマハ株式会社
Priority to JP10033391A priority Critical patent/JP3099406B2/ja
Publication of JPH04307956A publication Critical patent/JPH04307956A/ja
Application granted granted Critical
Publication of JP3099406B2 publication Critical patent/JP3099406B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、Al又はAl合金を
配線材料として使用する集積回路の多層配線構造に関
し、上下の配線層の界面近傍でのグレイン成長状態を特
定したことによりエレクトロマイグレーションによるボ
イドの低減を図ったものである。
【0002】
【従来の技術】従来、LSI等の集積回路では、図4に
示すような2層配線構造が採用されていた。
【0003】図4において、シリコン等の半導体基板1
0の表面には、シリコンオキサイド等の下地絶縁膜12
を介してAl又はAl合金からなる第1の配線層14が
形成されている。絶縁膜12の上には、配線層14を覆
ってPSG(リンケイ酸ガラス)等の層間絶縁膜16が
形成され、この絶縁膜16には、配線層14の一部に対
応した接続孔16Aが設けられている。絶縁膜16の上
には、接続孔16Aを介して配線層14に接続されるよ
うにAl又はAl合金からなる第2の配線層18が形成
されている。なお、Gはグレイン、GBはグレイン境
界、S−S’線は第1及び第2の配線層14及び18の
界面位置をそれぞれ表わすものである。
【0004】
【発明が解決しようとする課題】上記した従来の配線構
造によると、S−S’線に対応する配線層14,18の
界面にてグレイン境界GBが不連続であるため、エレク
トロマイグレーションによりボイドが発生するという問
題点があった。
【0005】図5は、グレイン境界GBが不連続になる
場合の一例を示したもので、この例では、配線層14の
表面に薄い絶縁膜Fが部分的に存在した状態で配線層1
8のグレインを成長させたものである。このような配線
接続部に電流(e-)を流すと、絶縁膜Fにより電流路
が制限されるため、部分的に電流密度が上昇する。そし
て、電流集中部では、配線層14から供給されるAl原
子の量よりも配線層18側へ流出するAl原子の量が多
くなり、この結果としてボイドVが発生する。
【0006】図6は、エレクトロマイグレーションによ
りボイドが発生する他の場合を示すものである。この場
合、S−S’線に対応する配線層14,18の界面にて
グレイン境界GBは連続しているが、配線層18のグレ
インサイズが比較的小さいため、三重点Pが存在する。
この三重点Pの近傍でも、電流集中が生じ易く、ボイド
が発生することがある。
【0007】この発明の目的は、エレクトロマイグレー
ションによるボイドを低減することのできる新規な多層
配線構造を提供することにある。
【0008】
【課題を解決するための手段】この発明は、基板と、こ
の基板の表面を覆って形成された下地絶縁膜と、この下
地絶縁膜の上に形成され、Al又はAl合金からなる第
1の配線層と、この配線層の一部に対応した接続孔を有
し、該配線層を覆って前記下地絶縁膜の上に形成された
層間絶縁膜と、前記接続孔を介して前記第1の配線層に
接続されるように前記層間絶縁膜の上に形成され、Al
又はAl合金からなる第2の配線層をそなえた多層配線
構造において、前記第1及び第2の配線層の界面の近傍
では、該界面に出現する前記第1の配線層のグレインに
それぞれ連続して且つ各々のグレインの出現部分とほぼ
等しいサイズで前記第2の配線層のグレインを成長させ
たことを特徴とするものである。
【0009】
【作用】この発明の構成によれば、第1及び第2の配線
層の界面の近傍において第2の配線層のグレインを第1
の配線層のグレインの出現部分にほぼ等しいサイズで連
続的に成長させたので、該界面では、第1及び第2の配
線層についてグレイン境界が連続すると共に三重点の発
生も防止される。従って、エレクトロマイグレーション
によるボイドを大幅に低減することができる。
【0010】
【実施例】図1及び図2は、この発明の一実施例による
配線形成法を示すもので、各々の図に対応する工程
(1)及び(2)を順次に説明する。
【0011】(1)シリコン等の半導体基板10の表面
にシリコンオキサイド等の下地絶縁膜12を形成した
後、絶縁膜12の表面に例えばスパッタ法によりAl又
はAl合金を被着し、周知のホトリソグラフィ処理によ
り被着層をパターニングすることにより第1の配線層1
4を形成する。そして、絶縁膜12の上には、CVD
(ケミカル・ベーパー・デポジション)法等により配線
層14を覆って層間絶縁膜16を形成する。この後、絶
縁膜16には、ホトリソグラフィ処理により接続孔16
Aを形成する。
【0012】(2)次に、絶縁膜16の上には、接続孔
16Aを介して配線層14に接続されるようにAl又は
Al合金からなる第2の配線層18を形成する。この場
合、S−S’線に対応する配線層14,18の界面の近
傍では、該界面に出現する配線層14のグレインG1
それぞれ連続して且つ各々のグレインG1の出現部分に
ほぼ等しいサイズで配線層18のグレインG2を成長さ
せる。このためには、一例として、次のようにすればよ
い。
【0013】すなわち、配線層18を構成するAl又は
Al合金をスパッタ法により被着するに先立って、接続
孔16A内の配線層14の表面をArスパッタエッチン
グにより例えば図5の絶縁膜F等を除去すべく清浄化す
る。引き続いて、同一のスパッタ室内でAl又はAl合
金のスパッタリングを行なうことにより絶縁膜16上に
接続孔16Aを覆ってAl又はAl合金層を被着する。
この後、Al又はAl合金層をパターニングして配線層
18を得る。
【0014】上記したArスパッタエッチ処理では、界
面汚染を除去するが接続孔16A内に汚染を導入しない
ように処理時間等の処理条件を最適化するのが好まし
い。処理時間を30秒、60秒、120秒として図2の
ような配線接続部を形成した試料についてエレクトロマ
イグレーション耐性試験を実施したところ、50%累積
不良時間(MTF)は次の通りであった。
【0015】処理時間 MTF 30秒 195時間 60秒 1500時間 120秒 290時間 この結果、60秒程度のArスパッタエッチングにより
良好なエレクトロマイグレーション耐性が得られること
がわかった。
【0016】上記したAl又はAl合金のスパッタ処理
でも、グレインサイズが均一となるように温度等の処理
条件を最適化するのが好ましい。
【0017】なお、この発明は、上記実施例に示したよ
うな2層配線構造に限らず、3層以上の配線構造にも適
用可能なものである。
【0018】
【発明の効果】以上のように、この発明によれば、第1
及び第2の配線層の界面の近傍にて第2の配線層のグレ
インを第1の配線層のグレインの出現部分にほぼ等しい
サイズで連続的に成長させることにより該界面では第1
及び第2の配線層についてグレイン境界を連続とし且つ
三重点をなくすようにしたので、エレクトロマイグレー
ションによるボイド発生を防止することができ、高信頼
の多層配線を実現可能となる効果が得られるものであ
る。
【図面の簡単な説明】
【図1】及び
【図2】 この発明の一実施例による配線形成法を示す
基板断面図である。
【図3】 この発明によるグレイン成長状態を示す配線
接続部の断面図である。
【図4】 従来の配線構造を示す基板断面図である。
【図5】及び
【図6】 従来のグレイン成長状態の異なる例を示す配
線接続部の断面図である。
【符号の説明】
10…半導体基板、12…下地絶縁膜、14…第1配線
層、16…層間絶縁膜、16A…接続孔、18…第2配
線層、G,G1,G2…グレイン、GB…グレイン境界、
S,S’…第1及び第2配線層の界面位置。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板と、この基板の表面を覆って形成さ
    れた下地絶縁膜と、この下地絶縁膜の上に形成され、A
    l又はAl合金からなる第1の配線層と、この配線層の
    一部に対応した接続孔を有し、該配線層を覆って前記下
    地絶縁膜の上に形成された層間絶縁膜と、前記接続孔を
    介して前記第1の配線層に接続されるように前記層間絶
    縁膜の上に形成され、Al又はAl合金からなる第2の
    配線層とをそなえた集積回路の多層配線構造において、
    前記第1及び第2の配線層の界面の近傍では、該界面に
    出現する前記第1の配線層のグレインにそれぞれ連続し
    て且つ各々のグレインの出現部分とほぼ等しいサイズで
    前記第2の配線層のグレインを成長させたことを特徴と
    する集積回路の多層配線構造。
JP10033391A 1991-04-05 1991-04-05 集積回路の多層配線構造 Expired - Lifetime JP3099406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10033391A JP3099406B2 (ja) 1991-04-05 1991-04-05 集積回路の多層配線構造

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10033391A JP3099406B2 (ja) 1991-04-05 1991-04-05 集積回路の多層配線構造
US08/227,685 US5428251A (en) 1991-04-05 1994-04-14 Multi-layer wiring structure having continuous grain boundaries

Publications (2)

Publication Number Publication Date
JPH04307956A JPH04307956A (en) 1992-10-30
JP3099406B2 true JP3099406B2 (ja) 2000-10-16

Family

ID=14271220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10033391A Expired - Lifetime JP3099406B2 (ja) 1991-04-05 1991-04-05 集積回路の多層配線構造

Country Status (2)

Country Link
US (1) US5428251A (ja)
JP (1) JP3099406B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
JPH05275540A (ja) * 1992-03-28 1993-10-22 Yamaha Corp 集積回路装置
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
US6197685B1 (en) * 1997-07-11 2001-03-06 Matsushita Electronics Corporation Method of producing multilayer wiring device with offset axises of upper and lower plugs
US9343422B2 (en) * 2014-03-31 2016-05-17 Freescale Semiconductor, Inc. Structure for aluminum pad metal under ball bond

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206472A (en) * 1977-12-27 1980-06-03 International Business Machines Corporation Thin film structures and method for fabricating same
USH274H (en) * 1985-05-28 1987-05-05 Method of manufacturing an integrated circuit chip and integrated circuit chip produced thereby
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
JPH0687464B2 (ja) * 1986-12-17 1994-11-02 日本電装株式会社 アルミニウム合金配線装置およびその製造方法
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JPH0652213B2 (ja) * 1988-09-02 1994-07-06 株式会社日立製作所 差圧伝送路
JPH02137230A (en) * 1988-11-17 1990-05-25 Nec Corp Integrated circuit device
JP2850393B2 (ja) * 1988-12-15 1999-01-27 株式会社デンソー アルミニウム配線及びその製造方法
JP2680468B2 (ja) * 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
US4976809A (en) * 1989-12-18 1990-12-11 North American Philips Corp, Signetics Division Method of forming an aluminum conductor with highly oriented grain structure
JPH088301B2 (ja) * 1990-06-07 1996-01-29 株式会社東芝 半導体装置の製造方法
JPH04157764A (en) * 1990-10-22 1992-05-29 Kawasaki Steel Corp Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JPH04307956A (en) 1992-10-30
US5428251A (en) 1995-06-27

Similar Documents

Publication Publication Date Title
EP0843895B1 (en) Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability
US5286676A (en) Methods of making integrated circuit barrier structures
US20070032075A1 (en) Deposition method for wiring thin film
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
US5953628A (en) Method for forming wiring for a semiconductor device
JP3099406B2 (ja) 集積回路の多層配線構造
US5055908A (en) Semiconductor circuit having metallization with TiW
JP2000049162A (ja) 半導体装置の製造方法
US5851920A (en) Method of fabrication of metallization system
US5759868A (en) Aluminum interconnection
JPH05275540A (ja) 集積回路装置
JP2001053151A (ja) 半導体集積回路装置およびその製造方法
JPH0653216A (ja) 半導体装置およびその製造方法
JP3194793B2 (ja) 半導体装置の製造方法
JP2861583B2 (ja) 半導体装置の製法
KR100256271B1 (ko) 반도체 장치의 금속 배선 형성 방법
JP3109269B2 (ja) 半導体装置の製造方法
JPH0754848B2 (ja) 半導体装置
JP3510943B2 (ja) 半導体装置の製造方法
JP3412832B2 (ja) 金属配線の形成方法
JPH0685077A (ja) 半導体装置及びその製造方法
JP2000323477A (ja) 半導体装置の配線構造
JPH05175346A (ja) 配線およびその形成方法
JPH05114599A (ja) 半導体装置及びその製造方法
JP2646897B2 (ja) 多層配線の形成方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080818

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100818

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100818

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110818