JPH07335761A - 電気的にプログラミング可能な自己冷却ヒューズ - Google Patents

電気的にプログラミング可能な自己冷却ヒューズ

Info

Publication number
JPH07335761A
JPH07335761A JP7135339A JP13533995A JPH07335761A JP H07335761 A JPH07335761 A JP H07335761A JP 7135339 A JP7135339 A JP 7135339A JP 13533995 A JP13533995 A JP 13533995A JP H07335761 A JPH07335761 A JP H07335761A
Authority
JP
Japan
Prior art keywords
fuse
layer
insulating layer
forming
semiconductor fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7135339A
Other languages
English (en)
Other versions
JP3048885B2 (ja
Inventor
Raschid J Bezama
ラシッド・ホセ・ベサマ
Dominic J Schepis
ドミニク・ジョーゼフ・シェピス
Krishna Seshan
クリシュナ・セーシャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07335761A publication Critical patent/JPH07335761A/ja
Application granted granted Critical
Publication of JP3048885B2 publication Critical patent/JP3048885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/922—Diffusion along grain boundaries

Abstract

(57)【要約】 【目的】 本発明の目的は、ヒューズの上および近傍の
層を保護するための層を有するヒューズを提供すること
にある。 【構成】 本発明のヒューズは、熱的能力を高めるため
の構造を有し、石英およびポリイミド層の下に埋め込ま
れた、電気的にプログラミング可能なヒューズである。
このヒューズは、急速に「溶断」し、冷却して、ヒュー
ズの上および周囲の損傷の原因とならないように設計さ
れている。ヒューズの上に、パッシベーション層が追加
され、この層がヒート・シンクとして機能して、局部的
に発生する熱を吸収し、これより広く、低温の区域に分
散させる。ヒューズおよびヒート・シンクに使用する材
料は、酸化物およびポリイミドのパーソナリゼーション
に適合するように選択される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＶＬＳＩ回路に使用す
る電気的にプログラミング可能なヒューズの設計および
構造に関するものであり、詳細には、ヒューズが石英お
よびポリイミド層に埋め込まれた場合の熱による損傷を
防止するためのヒューズの設計に関するものである。
【０００２】
【従来の技術】電気的にプログラミング可能なヒューズ
は、超大規模集積回路（ＶＬＳＩ）の設計および製造に
広く使用されている。
【０００３】ヒューズは、ＩＣチップまたはパッケージ
内のある種の欠陥領域を電気的に切り離し、機能領域と
置換するという冗長性の目的で使用することが多い。こ
のヒューズをプログラミングする技術は、歩留りを向上
させ、回路設計者に柔軟性を与える利点を有し、当業者
に周知の「修理」または技術変更（ＥＣ）により容易に
行うことができる。
【０００４】代表的な回路では、ヒューズは所定の領域
に内蔵させることが可能で、ヒューズを溶融させるジュ
ール熱を発生する電流をヒューズに与えることにより選
択的に「溶断」させることにより、ラインをヒューズ位
置を越える他の領域から電気的に分離することができ
る。
【０００５】例として、米国特許第３７９２３１９号明
細書には、プログラミング可能読取り専用メモリ（ＲＯ
Ｍ）用の多結晶シリコンの溶融可能なリンクが記載され
ており、ドーピングした溶融可能なリンクがＩＣ（集積
回路）の絶縁層上面に付着し、絶縁層および（または）
メタライズした層の窓を介して、回路に接続されてい
る。溶融可能なリンクは、ＩＣ内の溶融可能なリンクお
よび周囲の領域を遮閉し、熱伝導を最少にする手段を与
える層により保護される。
【０００６】英国特許第２２３７４４６Ａ号明細書に
は、ヒューズ領域の上の層に開口を形成し、ヒューズの
プログラミング中に発生する熱を効率よく放散させる方
法が記載されている。具体的には、ヒューズの真上また
は周囲のすべての層を除去して、損傷を防止するととも
に、プログラミング中に周囲への放射により、安全に熱
を放散させる方法である。このヒューズ構造の図を図４
および図５に示す。
【０００７】他の代表的なフューズのレイアウトは、特
開昭６０−８４８３８に記載されており、これを図６お
よび図７に示す。図には、ドーピングした多結晶シリコ
ンの導電性皮膜上に付着させた数層の誘電体薄膜からな
るヒューズが示されている。このヒューズは、プログラ
ミング中に適切に加熱されるように、十分薄いことが必
要で、また適当な電流密度で使用不能になりやすくなら
なければならない。プログラミング中に発生する熱はか
なり大量で、多くの金属やシリコンは１０００℃を超え
る温度で溶融するので、熱が周囲に放散して、皮膜の亀
裂、線の切断、有機層の破壊などの損傷を起こしやす
い。
【０００８】上記特許に記載された種類のヒューズの特
色は、ヒューズの上の層の熱による破損を防止する目的
で、ヒューズの上の層を除去するプロセスにある。そこ
で、ヒューズ上の層を除去するときに、エッチ・ストッ
プとして機能する第１層の金属の接点配線を使用してい
る。このエッチ・ストップは、通常厚みが１０００ない
し２０００オングストロームの薄い誘電体により、ヒュ
ーズ層から分離されている。
【０００９】ヒューズの形成および集積については、当
業者には周知であるが、上記の種類のヒューズは、重大
な欠陥がある。
【００１０】第１に、電気的にプログラミング可能な埋
め込みヒューズは、好ましくない熱破損の原因となる。
このことは、５００℃を超える温度で損傷を受けるポリ
イミド層を含むＩＣで特に顕著である。このような温度
には、ヒューズをプログラミングする場合に容易に到達
する。
【００１１】第２に、従来の技術によるヒューズは、ヒ
ューズの上の区域を犠牲にしてエネルギーを放散する。
さらに、ヒューズの上の除去すべき材料の量は、せいぜ
い部分的にしか制御できない。適切に制御ができないこ
とにより、ヒューズの上の区域がまったく保護されない
ままになり、プログラミング中に熱損傷を受けやすくな
る。これは明らかにヒューズ付近の区域全体を破壊する
方法である。
【００１２】第３に、特開昭６０−８４８３８に教示さ
れたエッチ・ストップ層は、接点メタラジと同一平面に
形成され、層の厚みおよびヒューズへの近接を決定し、
ヒューズ接点間の短絡の原因となる可能性があるこのエ
ッチ・ストップと接点との重なりを阻止する。さらに、
この方法では、ヒューズを通常の電力レベルより高く再
プログラミングする必要がある。
【００１３】第４に、従来の技術によるヒューズ回路の
上の区域に残った空隙により、表面が平坦でなくなり、
後の加工の間に水分や破片を取り込む可能性がある。ま
た、マスキング工程や、ＲＩＥ（反応性イオン・エッチ
ング）などのエッチング工程を追加する必要がある。工
程を追加することにより、歩留りの低下とコストの上昇
をまねくことがある。
【００１４】最後に、プログラミング中に熱エネルギー
を放散させるためにヒューズの上の開口を使用すると、
ＶＬＳＩ回路に集積するためのヒューズ寸法の縮小が困
難になる。
【００１５】
【発明が解決しようとする課題】本発明の目的は、ヒュ
ーズの上および至近の層を熱的に保護するために設計さ
れた層を含むヒューズを提供することにある。
【００１６】本発明の他の目的は、「サーマル」ヒュー
ズ（すなわち「溶断」し、すみやかに冷却する）および
代替方法として、ヒューズのプログラミング中に効果的
に熱波を減衰させる「サーマル」ヒューズを提供するこ
とにある。
【００１７】本発明の他の目的は、マスキングまたはエ
ッチング工程を追加することなく、既存の工程を使用し
て、ヒューズおよびヒート・シンクを形成することにあ
る。
【００１８】本発明の他の目的は、ＩＣのヒューズ領域
の歩留りおよびチップの集積度を最大にしたヒューズを
設計することにある。
【００１９】本発明のさらに具体的な目的は、ＩＣ製造
ラインの初期の段階（たとえばデバイス形成）またはラ
インの最終段階（ＢＥＯＬ）（たとえばパーソナリゼー
ション）の間に製造することができるヒューズを提供す
ることにある。
【００２０】本発明のさらに他の目的は、ＩＣチップま
たはパッケージの他の部分と同一の材料と、同一の製造
工程を使用するヒューズを提供することにある。
【００２１】本発明のさらに他の目的は、特定の形状お
よび構造を有し、「溶断」特性をモデル化し、シミュレ
ートすることができるヒューズを提供することにある。
【００２２】本発明の他の目的は、寸法を最適化するよ
うに、ヒューズ構造の熱特性を最適化することにある。
【００２３】
【課題を解決するための手段】本発明の上記の目的およ
び他の目的を達成するため、基板上面に形成した第１の
絶縁層と、導線および第１の絶縁層の上面に形成した導
線の２本を接続するヒューズ・リンクと、導線およびヒ
ューズ・リンクの上面に形成した少なくとも１層の第２
の絶縁層と、第２の絶縁層の上面に形成され、ヒューズ
・リンクに重なる、熱放散のための熱伝導層と、熱伝導
層の上面に形成した少なくとも１層の第３の絶縁層から
なるヒューズ構造が提供される。
【００２４】
【実施例】図４を参照すると、代表的ＩＣに使用される
従来の技術によるヒューズ構造が示されている。この構
造は、基板上面の２本の導線がヒューズを介して相互接
続されたものである。ヒューズを包囲する構造の詳細
は、ヒューズの側面を示す図５に示す。Ｓｉ基板１の上
面には、ＳｉＯ2の薄層２が置かれている。ヒューズ３
の上層を汚染から保護し、プログラミング（たとえば
「溶断」）の間、熱的に分離するため、第２のパッシベ
ーション層１０、好ましくはＳｉ3Ｎ4層が、ヒューズ３
の上面に選択的に置かれている。さらに、プログラミン
グ中の熱を放散させるために、開口１５がヒューズの後
ろに設けられている。
【００２５】図６および図７に、従来の技術による第２
の実施例を示す。図７で、層４はエッチ・ストップとし
て機能し、エッチングの工程が、ヒューズ自体が損傷を
受ける可能性のあるレベルより下まで伝播しないように
している。次に、第２のパッシベーション層６を層４の
上面に付着させた後、第３のフォトレジスト層１４を付
着させる。第３のフォトレジスト層１４は、従来のリソ
グラフィ技術によりエッチングして除去し、層６のエッ
チング後に冷却するためのヒューズ開口を画定する。こ
れにより、図７に示す最終構成が得られる。図７には、
層６がエッチングされる前で、フォトレジストがパター
ン形成された後の状態が示されている。
【００２６】次に、図１および図２には、本発明の教示
によるヒューズ構造が示されており、構造全体を被覆す
るパッシベーション層を熱的に保護するために、ヒュー
ズ・リンク３の上にヒート・シンク１１が置かれてい
る。このヒート。シンクを拡張して接点領域１２を包含
させることにより、ヒューズ・リンクを包囲する全域の
熱が適切に放散する。
【００２７】ヒート・シンクは、Ｃｕ、Ａｌ、Ｗ、その
他の金属、Ｓｉ、ポリシリコン、ダイアモンド状または
その他の材料で薄膜として付着可能なものなど、熱伝導
の良好な材料であれば、いずれの材料で製作してもよ
い。当業者には、上記の材料は説明のために列挙したも
のに過ぎず、材料の成分または厚みを変更しても、同様
の結果が得られることを理解されるであろう。
【００２８】ヒート・シンク層１１により、ヒューズの
上の区域は有機物でも無機物でもよく、ヒューズの真上
または周囲の区域は、配線を含んでも含まなくてもよく
なるので、配線密度を高める可能性が増大する。
【００２９】第２の実施例では、ヒート・シンク１１
は、後の構造の配線に用いる材料と同一材料で、配線と
同時に形成する。このようにして、ヒート・シンク１１
の形成は、マスキングまたは加工工程（たとえばＣＶＤ
またはフォトリソグラフィ）を追加することなく行うこ
とができる。
【００３０】図３には、熱モデルのシミュレーションの
結果が示されている。このモデルは、有限要素法を使用
して作成したもので、本発明によるヒューズ構造の熱的
な有用性が示される。その熱特性は、ヒューズ領域に面
する絶縁層１３インターフェースの熱履歴を評価するこ
とにより、ヒート・シンク１１を除去した同様な構造と
比較される。適切なヒューズ構造は、インターフェース
の温度を、絶縁材料１３の選択により画定される熱破損
限界未満に保持することができなければならない。絶縁
材料１３としてポリイミドを選択した場合、絶縁層の熱
による破損を防止するために、インターフェースの温度
を４５０℃未満に維持することがのぞましい。
【００３１】ポリイミドの絶縁層１３を保護するヒュー
ズ構造の熱特性を図３に示す。ヒューズは、厚み２５０
０オングストロームのポリシリコン層３を使用して、厚
み５０００オングストロームを超えるＳｉＯ2層２を付
着させることにより形成する。厚み１μｍのＳｉＯ2層
をヒューズの上に付着させた後、厚み１０μｍのポリイ
ミド層１３で構造を絶縁する。ポリイミド層１３と厚い
ＳｉＯ2層５の間に厚み２５００オングストロームのポ
リシリコンのヒート・シンク層１１を設け、この時ヒー
ト・シンクの存在をシミュレーションする。ヒューズの
寸法は、１．５×３μｍであるのに対し、ヒート・シン
クの寸法は５×７μｍである。実験により、このような
寸法のヒューズ構造は、少なくとも０．４マイクロ秒間
電圧パルスを印加することによりプログラミングされる
ことが分かった。ヒート・シンクを有するヒューズ構造
は、０．１マイクロ秒のプログラミング時間の後ヒュー
ズの溶融温度に達するが、０．４マイクロ秒のプログラ
ミング時間の間にポリイミド界面の温度が２００℃を超
えることはない。このように、上記のヒューズはポリイ
ミド層が熱により破壊されないように保護する。しか
し、ヒューズの寸法を幾分変えることにより、上記の保
護は簡単に行われなくなる。たとえば、ポリイミド界面
を保護しないヒューズ構造は、ＳｉＯ2層５および６の
厚みを１μｍから０．５μｍに減少させ、ヒート・シン
ク層１１の厚みを２５００オングストロームから２００
０オングストロームに減少させることにより得られる。
この場合、界面温度は１０００℃を超え、ポリイミド層
の損傷が起こる。
【００３２】このように、ヒート・シンク層１１は、効
果的なエネルギー管理機能が得られるように、最低の基
準を満たさなければならない。図１および図２に示す構
造では、下記の式（１）が満たされれば、ヒート・シン
ク層１１は適切な冷却能力があることが分かった。
【数３】 ただし、 ＨHS ＝ ヒート・シンク１１の厚み ＨOX ＝ 層５および６の厚み ＬF ＝ ヒューズ・リンクの長さ ＫHS ＝ ヒート・シンクの熱伝導 Ｋeff ox ＝ 絶縁層の有効熱伝導 一方、ヒート・シンクの厚みとヒート・シンクの熱伝導
との積が大きく、さらに断熱が不適切になると、冷却能
力が過剰となり、ヒューズ構造が一定の電圧下でも融点
に達するのを防止することになる。したがって、ヒート
・シンク１１の厚みの上限は、絶縁能力が低下する時点
に与えられる。上記規則は、ヒューズ構造を製作する材
料の選択により変化させることができる。また、幾何学
的形状は、本明細書に記載したヒート・シンク層の概念
を説明するための単純な形状から、変更することも可能
である。しかし、各種の材料ヒート・シンク、およびヒ
ューズ構造を含む構成の新しい動作範囲は、当業者によ
り決定することができることが期待される。
【００３３】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３４】（１）１つの基板と、上記基板上に形成さ
れた第１の絶縁層と、上記第１の絶縁層上に形成された
複数の導線と、上記導線の少なくとも２本を接続し、規
定の条件で溶断するようにプログラミングされたヒュー
ズ・リンクと、上記導線と上記ヒューズ・リンクを被覆
する少なくとも１つの第２の絶縁層と、上記第２の絶縁
層の上に形成され、上記ヒューズ・リンクを被覆し、上
記ヒューズ・リンクのプログラミング中に発生する熱を
放散する熱伝導層と、上記熱伝導層の上に形成された少
なくとも１つの第３の絶縁層とを具備し、上記熱伝導層
が、上記ヒューズ・リンクのプログラミング中に上記導
線と上記第３の絶縁層を遮閉することを特徴とする、集
積回路中の埋め込み半導体ヒューズ構造。 （２）上記ヒューズ・リンクが、両端に取り付けられた
導電性接点を有する狭い導電性ストリップを備えること
を特徴とする、上記（１）に記載の埋め込み半導体ヒュ
ーズ。 （３）上記熱伝導層が、上記狭いストリップと上記接点
を被覆することを特徴とする、上記（２）に記載の埋め
込み半導体ヒューズ。 （４）上記熱伝導層が、Ｃｕ、Ａｌ、Ｗ、Ｓｉ、ポリシ
リコン、その他薄膜として付着可能な熱伝導性材料から
なるグループから選択されることを特徴とする、上記
（１）に記載の埋め込み半導体ヒューズ。 （５）上記ヒューズ構造の最適熱冷却能力が、下記条件
が維持される場合に得られることを特徴とする、上記
（１）に記載の埋め込み半導体ヒューズ。
【数４】 ただし、 ＨHS ＝ ヒート・シンク１１の厚み ＨOX ＝ 層５および６の厚み ＬF ＝ ヒューズ・リンクの長さ ＫHS ＝ ヒート・シンクの熱伝導 Ｋeff ox ＝ 絶縁層の有効熱伝導 （６）上記少なくとも１つの第２の絶縁層の熱伝導性が
低いことを特徴とする、上記（１）に記載の埋め込み半
導体ヒューズ。 （７）上記少なくとも１つの第３の絶縁層がポリイミド
であることを特徴とする、上記（１）に記載の埋め込み
半導体ヒューズ。 （８）上記少なくとも１つの第３の絶縁層がＳｉＯ2で
あることを特徴とする、上記（１）に記載の埋め込み半
導体ヒューズ。 （９）上記第３の絶縁層がさらに少なくとも１つのポリ
イミド層と、少なくとも１つの配線層を具備することを
特徴とする、上記（１）に記載の埋め込み半導体ヒュー
ズ。 （１０）熱伝導層の上面に形成した上記少なくとも１つ
の第３の絶縁層が、プログラミング中に２００℃以下の
最高温度に達することを特徴とする、上記（１）に記載
の埋め込み半導体ヒューズ。 （１１）基板上に第１の絶縁層を形成する工程と、上記
第１の絶縁層上に複数の導線を形成する工程と、上記導
線の少なくとも２本を接続し、規定の条件で溶断するよ
うにプログラミングされたヒューズ・リンクを形成する
工程と、上記導線と上記ヒューズ・リンクを被覆する少
なくとも１つの第２の絶縁層とを形成する工程と、上記
第２の絶縁層の上に、上記ヒューズ・リンクを被覆し、
上記ヒューズ・リンクのプログラミング中に発生する熱
を放散する熱伝導層を形成する工程と、上記熱伝導層の
上に、少なくとも１つの第３の絶縁層を形成する工程と
を含み、上記熱伝導層が、上記ヒューズ・リンクのプロ
グラミング中に上記導線と上記第３の絶縁層を遮閉する
ことを特徴とする、集積回路中に埋め込み半導体ヒュー
ズ構造を形成する方法。 （１２）上記ヒューズ・リンクを形成する工程が、両端
に取り付けた導電性接点を有する狭い導電性ストリップ
を形成する工程を含むことを特徴とする、上記（１１）
に記載の埋め込み半導体ヒューズを形成する方法。 （１３）上記導電層を形成する工程が、さらに上記の層
を上記狭いストリップと上記接点に重複させる工程を含
むことを特徴とする、上記（１２）に記載の埋め込み半
導体ヒューズを形成する方法。 （１４）上記熱伝導層が、Ｃｕ、Ａｌ、Ｗ、Ｓｉ、ポリ
シリコン、その他薄膜として付着可能な熱伝導性材料か
らなるグループから選択されることを特徴とする、上記
（１１）に記載の埋め込み半導体ヒューズを形成する方
法。 （１５）上記ヒューズ構造の最適熱冷却能力が、下記条
件が維持される場合に得られることを特徴とする、上記
（１１）に記載の埋め込み半導体ヒューズを形成する方
法。
【数５】 ただし、 ＨHS ＝ ヒート・シンク１１の厚み ＨOX ＝ 層５および６の厚み ＬF ＝ ヒューズ・リンクの長さ ＫHS ＝ ヒート・シンクの熱伝導 Ｋeff ox ＝ 絶縁層の有効熱伝導 （１６）上記少なくとも１つの第３の絶縁層がポリイミ
ドであることを特徴とする、上記（１１）に記載の埋め
込み半導体ヒューズを形成する方法。 （１７）上記第３の絶縁層がさらに少なくとも１つのポ
リイミド層と、少なくとも１つの配線層を具備すること
を特徴とする、上記（１１）に記載の埋め込み半導体ヒ
ューズを形成する方法。 （１８）上記第２の絶縁層の熱伝導性が低いことを特徴
とする、上記（１１）に記載の埋め込み半導体ヒューズ
を形成する方法。 （１９）上記第３の絶縁層がさらに少なくとも１つのポ
リイミド層と、少なくとも１つの配線層を具備すること
を特徴とする、上記（１１）に記載の埋め込み半導体ヒ
ューズを形成する方法。 （２０）熱伝導層の形成と、配線層の形成とを同時に行
うことを特徴とする、上記（１８）に記載の埋め込み半
導体ヒューズを形成する方法。 （２１）熱伝導層の上面に形成した上記少なくとも１つ
の第３の絶縁層が、プログラミング中に２００℃以下の
最高温度に達することを特徴とする、上記（１８）に記
載の埋め込み半導体ヒューズを形成する方法。
【図面の簡単な説明】
【図１】本発明の教示によるヒューズ構造を示す略図で
ある。
【図２】本発明の教示によるヒューズ構造を示す略図で
ある。
【図３】ヒート・シンクのない埋め込みヒューズと、ヒ
ート・シンクのある埋め込みヒューズとの、インターフ
ェース温度の変化と経過時間との関係を比較し、熱によ
る破損が生じる範囲を強調表示した図である。
【図４】従来の技術によるヒューズ構造を示す略図であ
る。
【図５】従来の技術によるヒューズ構造を示す略図であ
る。
【図６】従来の技術による第２のヒューズ構造を示す略
図である。
【図７】従来の技術による第２のヒューズ構造を示す略
図である。
【符号の説明】
１ シリコン基板 ２ ＳｉＯ2層 ３ ヒューズ・リンク ６ パッシベーション層 １１ ヒート・シンク １３ ポリイミド絶縁層
フロントページの続き (72)発明者 ドミニク・ジョーゼフ・シェピス アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ ノース・ヒル サイド・レーク・ロード 890 (72)発明者 クリシュナ・セーシャン アメリカ合衆国95126 カリフォルニア州 サンノゼ マーティン・アベニュー 1376

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】１つの基板と、 上記基板上に形成された第１の絶縁層と、 上記第１の絶縁層上に形成された複数の導線と、 上記導線の少なくとも２本を接続し、規定の条件で溶断
    するようにプログラミングされたヒューズ・リンクと、 上記導線と上記ヒューズ・リンクを被覆する少なくとも
    １つの第２の絶縁層と、 上記第２の絶縁層の上に形成され、上記ヒューズ・リン
    クを被覆し、上記ヒューズ・リンクのプログラミング中
    に発生する熱を放散する熱伝導層と、 上記熱伝導層の上に形成された少なくとも１つの第３の
    絶縁層とを具備し、 上記熱伝導層が、上記ヒューズ・リンクのプログラミン
    グ中に上記導線と上記第３の絶縁層を遮閉することを特
    徴とする、 集積回路中の埋め込み半導体ヒューズ構造。
  2. 【請求項２】上記ヒューズ・リンクが、両端に取り付け
    られた導電性接点を有する狭い導電性ストリップを備え
    ることを特徴とする、請求項１に記載の埋め込み半導体
    ヒューズ。
  3. 【請求項３】上記熱伝導層が、上記狭いストリップと上
    記接点を被覆することを特徴とする、請求項２に記載の
    埋め込み半導体ヒューズ。
  4. 【請求項４】上記熱伝導層が、Ｃｕ、Ａｌ、Ｗ、Ｓｉ、
    ポリシリコン、その他薄膜として付着可能な熱伝導性材
    料からなるグループから選択されることを特徴とする、
    請求項１に記載の埋め込み半導体ヒューズ。
  5. 【請求項５】上記ヒューズ構造の最適熱冷却能力が、下
    記条件が維持される場合に得られることを特徴とする、
    請求項１に記載の埋め込み半導体ヒューズ。 【数１】 ただし、 ＨHS ＝ ヒート・シンク１１の厚み ＨOX ＝ 層５および６の厚み ＬF ＝ ヒューズ・リンクの長さ ＫHS ＝ ヒート・シンクの熱伝導 Ｋeff ox ＝ 絶縁層の有効熱伝導
  6. 【請求項６】上記少なくとも１つの第２の絶縁層の熱伝
    導性が低いことを特徴とする、請求項１に記載の埋め込
    み半導体ヒューズ。
  7. 【請求項７】上記少なくとも１つの第３の絶縁層がポリ
    イミドであることを特徴とする、請求項１に記載の埋め
    込み半導体ヒューズ。
  8. 【請求項８】上記少なくとも１つの第３の絶縁層がＳｉ
    Ｏ2であることを特徴とする、請求項１に記載の埋め込
    み半導体ヒューズ。
  9. 【請求項９】上記第３の絶縁層がさらに少なくとも１つ
    のポリイミド層と、少なくとも１つの配線層を具備する
    ことを特徴とする、請求項１に記載の埋め込み半導体ヒ
    ューズ。
  10. 【請求項１０】熱伝導層の上面に形成した上記少なくと
    も１つの第３の絶縁層が、プログラミング中に２００℃
    以下の最高温度に達することを特徴とする、請求項１に
    記載の埋め込み半導体ヒューズ。
  11. 【請求項１１】基板上に第１の絶縁層を形成する工程
    と、 上記第１の絶縁層上に複数の導線を形成する工程と、 上記導線の少なくとも２本を接続し、規定の条件で溶断
    するようにプログラミングされたヒューズ・リンクを形
    成する工程と、 上記導線と上記ヒューズ・リンクを被覆する少なくとも
    １つの第２の絶縁層とを形成する工程と、 上記第２の絶縁層の上に、上記ヒューズ・リンクを被覆
    し、上記ヒューズ・リンクのプログラミング中に発生す
    る熱を放散する熱伝導層を形成する工程と、 上記熱伝導層の上に、少なくとも１つの第３の絶縁層を
    形成する工程とを含み、 上記熱伝導層が、上記ヒューズ・リンクのプログラミン
    グ中に上記導線と上記第３の絶縁層を遮閉することを特
    徴とする、 集積回路中に埋め込み半導体ヒューズ構造を形成する方
    法。
  12. 【請求項１２】上記ヒューズ・リンクを形成する工程
    が、両端に取り付けた導電性接点を有する狭い導電性ス
    トリップを形成する工程を含むことを特徴とする、請求
    項１１に記載の埋め込み半導体ヒューズを形成する方
    法。
  13. 【請求項１３】上記導電層を形成する工程が、さらに上
    記の層を上記狭いストリップと上記接点に重複させる工
    程を含むことを特徴とする、請求項１２に記載の埋め込
    み半導体ヒューズを形成する方法。
  14. 【請求項１４】上記熱伝導層が、Ｃｕ、Ａｌ、Ｗ、Ｓ
    ｉ、ポリシリコン、その他薄膜として付着可能な熱伝導
    性材料からなるグループから選択されることを特徴とす
    る、請求項１１に記載の埋め込み半導体ヒューズを形成
    する方法。
  15. 【請求項１５】上記ヒューズ構造の最適熱冷却能力が、
    下記条件が維持される場合に得られることを特徴とす
    る、請求項１１に記載の埋め込み半導体ヒューズを形成
    する方法。 【数２】 ただし、 ＨHS ＝ ヒート・シンク１１の厚み ＨOX ＝ 層５および６の厚み ＬF ＝ ヒューズ・リンクの長さ ＫHS ＝ ヒート・シンクの熱伝導 Ｋeff ox ＝ 絶縁層の有効熱伝導
  16. 【請求項１６】上記少なくとも１つの第３の絶縁層がポ
    リイミドであることを特徴とする、請求項１１に記載の
    埋め込み半導体ヒューズを形成する方法。
  17. 【請求項１７】上記第３の絶縁層がさらに少なくとも１
    つのポリイミド層と、少なくとも１つの配線層を具備す
    ることを特徴とする、請求項１１に記載の埋め込み半導
    体ヒューズを形成する方法。
  18. 【請求項１８】上記第２の絶縁層の熱伝導性が低いこと
    を特徴とする、請求項１１に記載の埋め込み半導体ヒュ
    ーズを形成する方法。
  19. 【請求項１９】上記第３の絶縁層がさらに少なくとも１
    つのポリイミド層と、少なくとも１つの配線層を具備す
    ることを特徴とする、請求項１１に記載の埋め込み半導
    体ヒューズを形成する方法。
  20. 【請求項２０】熱伝導層の形成と、配線層の形成とを同
    時に行うことを特徴とする、請求項１８に記載の埋め込
    み半導体ヒューズを形成する方法。
  21. 【請求項２１】熱伝導層の上面に形成した上記少なくと
    も１つの第３の絶縁層が、プログラミング中に２００℃
    以下の最高温度に達することを特徴とする、請求項１８
    に記載の埋め込み半導体ヒューズを形成する方法。
JP7135339A 1994-06-10 1995-06-01 集積回路中の埋め込み半導体ヒューズ構造およびその形成方法 Expired - Fee Related JP3048885B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25816294A 1994-06-10 1994-06-10
US258162 1994-06-10

Publications (2)

Publication Number Publication Date
JPH07335761A true JPH07335761A (ja) 1995-12-22
JP3048885B2 JP3048885B2 (ja) 2000-06-05

Family

ID=22979358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7135339A Expired - Fee Related JP3048885B2 (ja) 1994-06-10 1995-06-01 集積回路中の埋め込み半導体ヒューズ構造およびその形成方法

Country Status (2)

Country Link
US (2) US5622892A (ja)
JP (1) JP3048885B2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69514588T2 (de) * 1994-07-29 2000-06-21 St Microelectronics Inc Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur
KR0157345B1 (ko) * 1995-06-30 1998-12-01 김광호 반도체 메모리 소자의 전기 휴즈셀
US5777540A (en) * 1996-01-29 1998-07-07 Cts Corporation Encapsulated fuse having a conductive polymer and non-cured deoxidant
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
US5652175A (en) * 1996-07-19 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a fuse structure
US5976943A (en) * 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
EP0887858A3 (en) * 1997-06-26 1999-02-03 Siemens Aktiengesellschaft Protection layer for laser blown fuses in semiconductor devices
KR100265596B1 (ko) * 1997-10-27 2000-10-02 김영환 반도체 소자의 제조방법
US6063651A (en) * 1998-02-03 2000-05-16 International Business Machines Corporation Method for activating fusible links on a circuit substrate
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6294453B1 (en) 1998-05-07 2001-09-25 International Business Machines Corp. Micro fusible link for semiconductor devices and method of manufacture
TW405234B (en) * 1998-05-18 2000-09-11 United Microelectronics Corp Method for manufacturing a polysilicon fuse and the structure of the same
US6259146B1 (en) * 1998-07-17 2001-07-10 Lsi Logic Corporation Self-aligned fuse structure and method with heat sink
US6061264A (en) * 1998-07-17 2000-05-09 Lsi Logic Corporation Self-aligned fuse structure and method with anti-reflective coating
US6413848B1 (en) 1998-07-17 2002-07-02 Lsi Logic Corporation Self-aligned fuse structure and method with dual-thickness dielectric
US6214694B1 (en) 1998-11-17 2001-04-10 International Business Machines Corporation Process of making densely patterned silicon-on-insulator (SOI) region on a wafer
US6791157B1 (en) * 2000-01-18 2004-09-14 Advanced Micro Devices, Inc. Integrated circuit package incorporating programmable elements
US6566730B1 (en) * 2000-11-27 2003-05-20 Lsi Logic Corporation Laser-breakable fuse link with alignment and break point promotion structures
US20040159906A1 (en) * 2002-05-01 2004-08-19 Shingo Hashimoto Semiconductor device and blowout method of fuse
JP4813687B2 (ja) * 2001-05-24 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置、フューズの切断方法
US20030025177A1 (en) * 2001-08-03 2003-02-06 Chandrasekharan Kothandaraman Optically and electrically programmable silicided polysilicon fuse device
US6436738B1 (en) * 2001-08-22 2002-08-20 Taiwan Semiconductor Manufacturing Company Silicide agglomeration poly fuse device
US6873027B2 (en) * 2001-10-26 2005-03-29 International Business Machines Corporation Encapsulated energy-dissipative fuse for integrated circuits and method of making the same
US6765776B2 (en) * 2001-12-12 2004-07-20 International Truck Intellectual Property Company, Llc Configurable interrupter for circuit overcurrent conditions
US6624499B2 (en) * 2002-02-28 2003-09-23 Infineon Technologies Ag System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient
WO2005001930A1 (en) * 2003-06-27 2005-01-06 Koninklijke Philips Electronics N.V. Integrated circuit with an integrated heat sink
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US20050077594A1 (en) * 2003-10-10 2005-04-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device with polysilicon fuse and method for trimming the same
WO2005059968A2 (en) * 2003-12-17 2005-06-30 Analog Devices, Inc. Integrated circuit fuse and method of fabrication
US6946718B2 (en) * 2004-01-05 2005-09-20 Hewlett-Packard Development Company, L.P. Integrated fuse for multilayered structure
DE102004021541A1 (de) * 2004-05-03 2005-12-08 Robert Bosch Gmbh Passivierung von Brennstrecken
US7242072B2 (en) * 2004-11-23 2007-07-10 International Business Machines Corporation Electrically programmable fuse for silicon-on-insulator (SOI) technology
US20060128072A1 (en) * 2004-12-13 2006-06-15 Lsi Logic Corporation Method of protecting fuses in an integrated circuit die
US7391097B2 (en) * 2005-06-10 2008-06-24 International Business Machines Corporation Secure electrically programmable fuse
US8093716B2 (en) * 2005-07-29 2012-01-10 Texas Instruments Incorporated Contact fuse which does not touch a metal layer
US20070063310A1 (en) * 2005-09-19 2007-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. A metal fuse for semiconductor devices and methods of manufacturing thereof
KR100871697B1 (ko) * 2007-01-17 2008-12-08 삼성전자주식회사 열발산 구조를 포함하는 전기 퓨즈
KR100856318B1 (ko) 2007-06-25 2008-09-03 주식회사 동부하이텍 반도체 소자용 퓨즈
KR20090102555A (ko) * 2008-03-26 2009-09-30 삼성전자주식회사 전기적 퓨즈 소자 및 그 동작방법
US8097520B2 (en) * 2009-08-19 2012-01-17 International Business Machines Corporation Integration of passive device structures with metal gate layers
US20150287697A1 (en) * 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE794202A (fr) * 1972-01-19 1973-05-16 Intel Corp Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires
JPS54105988A (en) * 1978-02-07 1979-08-20 Seiko Epson Corp Semiconductor memory device
JPS58170A (ja) * 1981-06-24 1983-01-05 Mitsubishi Electric Corp 半導体装置
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
JPS6084838A (ja) * 1983-10-17 1985-05-14 Hitachi Ltd 半導体装置の製造方法
US4796075A (en) * 1983-12-21 1989-01-03 Advanced Micro Devices, Inc. Fusible link structure for integrated circuits
JPS61110447A (ja) * 1984-11-02 1986-05-28 Mitsubishi Electric Corp 半導体装置
JPS6237944A (ja) * 1985-08-12 1987-02-18 Matsushita Electronics Corp 半導体装置
JPS63278250A (ja) * 1987-05-11 1988-11-15 Toshiba Corp 半導体装置
US4862243A (en) * 1987-06-01 1989-08-29 Texas Instruments Incorporated Scalable fuse link element
JPS6477141A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Semiconductor device
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof
JPH02140999A (ja) * 1988-11-22 1990-05-30 Mitsubishi Electric Corp モジュール電源
JP2816394B2 (ja) * 1989-10-24 1998-10-27 セイコークロック株式会社 半導体装置
US5256899A (en) * 1991-12-24 1993-10-26 Xerox Corporation Integrated circuit fuse link having an exothermic charge adjacent the fuse portion
US5244836A (en) * 1991-12-30 1993-09-14 North American Philips Corporation Method of manufacturing fusible links in semiconductor devices
US5350710A (en) * 1993-06-24 1994-09-27 United Microelectronics Corporation Device for preventing antenna effect on circuit

Also Published As

Publication number Publication date
US5622892A (en) 1997-04-22
JP3048885B2 (ja) 2000-06-05
US5585663A (en) 1996-12-17

Similar Documents

Publication Publication Date Title
JP3048885B2 (ja) 集積回路中の埋め込み半導体ヒューズ構造およびその形成方法
KR0157348B1 (ko) 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법
EP1479106B1 (en) Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient
US6633055B2 (en) Electronic fuse structure and method of manufacturing
TW228036B (ja)
JP4480649B2 (ja) ヒューズ素子及びその切断方法
US7491585B2 (en) Electrical fuse and method of making
CN100541780C (zh) 可编程半导体器件及其制造和使用方法
US6653710B2 (en) Fuse structure with thermal and crack-stop protection
US7745855B2 (en) Single crystal fuse on air in bulk silicon
JP2002057217A (ja) ヒューズ・リンクの局所劣化による強化型ヒューズ
JPH06260558A (ja) プログラミング可能なアンチヒューズ要素
US5789794A (en) Fuse structure for an integrated circuit element
KR20050112099A (ko) 프로그래머블 반도체 장치
EP1350269B1 (en) Self-passivating cu laser fuse
JP4621319B2 (ja) ヒューズ構造体およびその製造方法
TW567603B (en) Fuse structure for a semiconductor device and manufacturing method thereof
JP2007311372A (ja) 半導体装置及びその製造方法
KR100325300B1 (ko) 퓨즈 및 그의 제조 방법
JPS5968946A (ja) 半導体装置
JPH11274304A (ja) ダミー配線を有するメタルヒューズ素子
JPH07130860A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees