JPS58170A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58170A JPS58170A JP56099406A JP9940681A JPS58170A JP S58170 A JPS58170 A JP S58170A JP 56099406 A JP56099406 A JP 56099406A JP 9940681 A JP9940681 A JP 9940681A JP S58170 A JPS58170 A JP S58170A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- layer
- semiconductor device
- laser
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 230000002950 deficient Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 7
- 230000015654 memory Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000001627 detrimental effect Effects 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 206010069803 Injury associated with device Diseases 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、大容量半導体メモリなどに用いられる冗長回
路を備えた半導体装置に関するものである。
路を備えた半導体装置に関するものである。
大容量半導体メモリの製造歩留を向上させコストを低減
させる方法として、近年、冗長回路（Ｒｅ−ｄｕｎｄａ
ｎｃｙ Ｃ！１ｒｃｕｉｔ）の採用が行なわれつ＼ある
。
させる方法として、近年、冗長回路（Ｒｅ−ｄｕｎｄａ
ｎｃｙ Ｃ！１ｒｃｕｉｔ）の採用が行なわれつ＼ある
。
その主旨は半導体メモリ、主にラノダムアクセスメモＩ
Ｊ （ＲＡＭ）の一部記憶索子（ビット）の不良を予め
用意した他の回路（冗長回路）に置換することにより救
済し、不良チップを良品にしようとするものである。不
良のビットを電気的に不活性化し、かわりに冗長回路の
予備ビットに不良ビットのアドレスを与えるための一手
段として最も良く用いられるのか、予め配備した多結晶
シリコ／のヒユーズをレーザーにて溶断する方法である
。
Ｊ （ＲＡＭ）の一部記憶索子（ビット）の不良を予め
用意した他の回路（冗長回路）に置換することにより救
済し、不良チップを良品にしようとするものである。不
良のビットを電気的に不活性化し、かわりに冗長回路の
予備ビットに不良ビットのアドレスを与えるための一手
段として最も良く用いられるのか、予め配備した多結晶
シリコ／のヒユーズをレーザーにて溶断する方法である
。
従来、このために通常のＭＯ８型メモリでは、その製造
プロセスに合わせて、第１図に示すような構造の多結晶
ンリコ／を用い、これをヒユーズとしてレーザーにて溶
断する方法をとった。
プロセスに合わせて、第１図に示すような構造の多結晶
ンリコ／を用い、これをヒユーズとしてレーザーにて溶
断する方法をとった。
第１図はＭＯ８ＬＳＩのフィールド部分に設けた多結晶
シリコノヒユーズを不しており、明はシリコン基板、（
１１）はｒ型のフィールトド−１層、翰はフィールド酸
イｉ、 ｍ、（至）は多結晶シリコ／デボ後設けた酸化
膜、田はヒユーズとなる多結晶シリコン、叫はＡｔ８１
などの金属配線、に）は多結晶シリコ／に）と金属配線
（７）とのコノタクト、…はヒユーズ溶断のためのレー
ザービームで−ある。通常、第１図（ａ）に示すように
レーザー、主にＮ（１：ＹＡＧレーザーのビームをヒユ
ーズにあて、同図（ｂ）に示すように多結晶ンリコ／（
７）を溶断する。このとき酸化膜（１）の−１Ｂもｗ失
される。次に、パッシベーション膜…を設けて索子を保
護する。第１図を平面的なパター／レイアウトで示した
のが第２図である。多結晶の溶断部６１）によりヒユー
ズが切れる。
シリコノヒユーズを不しており、明はシリコン基板、（
１１）はｒ型のフィールトド−１層、翰はフィールド酸
イｉ、 ｍ、（至）は多結晶シリコ／デボ後設けた酸化
膜、田はヒユーズとなる多結晶シリコン、叫はＡｔ８１
などの金属配線、に）は多結晶シリコ／に）と金属配線
（７）とのコノタクト、…はヒユーズ溶断のためのレー
ザービームで−ある。通常、第１図（ａ）に示すように
レーザー、主にＮ（１：ＹＡＧレーザーのビームをヒユ
ーズにあて、同図（ｂ）に示すように多結晶ンリコ／（
７）を溶断する。このとき酸化膜（１）の−１Ｂもｗ失
される。次に、パッシベーション膜…を設けて索子を保
護する。第１図を平面的なパター／レイアウトで示した
のが第２図である。多結晶の溶断部６１）によりヒユー
ズが切れる。
しかし、従来法では、このとき第１図に示すようにフィ
ールド酸化膜の一部四を通してレーザービーム（祷が基
板シリコ／部ａ２）に達し、この部分の接合リークなど
素子特性に悪影−を与える恐れがあり、信頼性上も問題
があった。
ールド酸化膜の一部四を通してレーザービーム（祷が基
板シリコ／部ａ２）に達し、この部分の接合リークなど
素子特性に悪影−を与える恐れがあり、信頼性上も問題
があった。
このため、レーザーのパワーをヒユーズ（１）の溶断レ
ベルぎりきりに抑えることが必要となり、こ゛の場合に
は、ヒユーズ切断歩留の低下や切断の不十分なために、
後に再度ヒユーズが結合するなどの問題があった。
ベルぎりきりに抑えることが必要となり、こ゛の場合に
は、ヒユーズ切断歩留の低下や切断の不十分なために、
後に再度ヒユーズが結合するなどの問題があった。
本発明は上記のような従来のものの欠点を除去するため
になされたもので、ヒユーズの下にレーザー光遮蔽体を
設けることにより、レーザー光による素子特性への悪影
響などを避けることのできる半導体装置を提供すること
を目的としている。
になされたもので、ヒユーズの下にレーザー光遮蔽体を
設けることにより、レーザー光による素子特性への悪影
響などを避けることのできる半導体装置を提供すること
を目的としている。
以下、この発明の一実施例を図について説明する。
第３図において、（２）はレーザー光遮蔽体を構成する
多結晶シリコ／層、磐は多結晶シリコノ層に）に）間の
絶縁膜を構成する酸化膜であり、他は第１図と同様であ
る。
多結晶シリコ／層、磐は多結晶シリコノ層に）に）間の
絶縁膜を構成する酸化膜であり、他は第１図と同様であ
る。
第３図に不すようにレーザービーム川が多結晶ソリコノ
ヒユーズ…を溶断するために比較的大きなパワーで照射
され数ミリ秒で切断されても、次１こは透明ｊＪ絶縁膜
＠を通過して多結晶７リコ／層（至）を照射する。この
ため、下地シリコノ基板叫やその中に設けたＰ生型フィ
ールトドー１層（川に全く影響を与えなくなる。多結晶
７９３７層に）は０．１〜１μｍの範囲であれば十分に
レーザー光（１，０６μｍあるいは０．５３μｍの波長
）を吸収しつるが、実際の製造工程では、現在多用され
ている二層多結晶シリコノゲートプロセスの第１多結晶
シリコン層をレーサー光遮蔽用に第２多結晶シリコノ層
をヒユーズに用いればよく、新たな工程を導入する必要
はない。
ヒユーズ…を溶断するために比較的大きなパワーで照射
され数ミリ秒で切断されても、次１こは透明ｊＪ絶縁膜
＠を通過して多結晶７リコ／層（至）を照射する。この
ため、下地シリコノ基板叫やその中に設けたＰ生型フィ
ールトドー１層（川に全く影響を与えなくなる。多結晶
７９３７層に）は０．１〜１μｍの範囲であれば十分に
レーザー光（１，０６μｍあるいは０．５３μｍの波長
）を吸収しつるが、実際の製造工程では、現在多用され
ている二層多結晶シリコノゲートプロセスの第１多結晶
シリコン層をレーサー光遮蔽用に第２多結晶シリコノ層
をヒユーズに用いればよく、新たな工程を導入する必要
はない。
また、第１多結晶シリコノ層磐の１替りにモリブデンな
どの高融点金属やそのシリサイドを用いてもよく、また
、多結晶シリコノとそれらを合わせた層を用いてもよい
。
どの高融点金属やそのシリサイドを用いてもよく、また
、多結晶シリコノとそれらを合わせた層を用いてもよい
。
このように、従来プロセスをそのまま用いてパターンレ
イアウトのみを考慮することにより、実用上、信頼性に
すぐれ、レーザーノくワーマージ／が大きい多結晶シリ
コ／ヒユーズを形成することができる。
イアウトのみを考慮することにより、実用上、信頼性に
すぐれ、レーザーノくワーマージ／が大きい多結晶シリ
コ／ヒユーズを形成することができる。
７１体的なパターンレイアウトとしては、第４図（ａ）
〜（Ｃ）にその例を示すように、多結晶シリコンヒユー
ズ■の溶断部分を含み、レーザースポットより大きな多
結晶シリコン層（至）を設ければよく、隣接スルパター
ンへのマージ／を考慮して／＜ ター ７を設定すれば
よい。通常、ヒユーズの巾は２〜３μｍ、レーザースポ
ット径は６〜８μｍｌである。
〜（Ｃ）にその例を示すように、多結晶シリコンヒユー
ズ■の溶断部分を含み、レーザースポットより大きな多
結晶シリコン層（至）を設ければよく、隣接スルパター
ンへのマージ／を考慮して／＜ ター ７を設定すれば
よい。通常、ヒユーズの巾は２〜３μｍ、レーザースポ
ット径は６〜８μｍｌである。
また、多結晶シリコ７１１ｉ ＠は第３図〜第４図に示
すように、他の部分と回路的、ｌｉ［気的結合を持たな
い方が望ましく、また、この要請は）（ター／設計上何
ら制約とはならない。
すように、他の部分と回路的、ｌｉ［気的結合を持たな
い方が望ましく、また、この要請は）（ター／設計上何
ら制約とはならない。
以上のように、本発明では、第１ゲートプロセスのよう
なパターンレイアウトを追加するたけてレーザー光の遮
蔽効果をもつヒユーズ組込半導体装置が得られ、実用的
価値は大きい。
なパターンレイアウトを追加するたけてレーザー光の遮
蔽効果をもつヒユーズ組込半導体装置が得られ、実用的
価値は大きい。
第１図は従来の半導体装置を示す断面図、第２図１４第
１図のヒユーズパター７を示す配置１図、第３図はこの
発明の一実施例による半導体装置を示す断面図、第４図
は第３図のレーザー光遮蔽体のパター７を不す配置図で
ある。 （ＩＱは基板、に）はヒユーズ、鯵はレーザー光遮蔽体
を示す。 代理人 為針傷− 第１図 第３図 特許庁長官殿 １．事件の表示 特願肝（ｍｉｌｌ−９９４０８
！！２、発明の名称 半導体装置 ３、補正をする者 ６、 補正の対象 明細書の発明の詳細な説明の欄及び図面６、補正の内容 （１）明細書第８頁第１６行に「酸化膜間」とあるのを
、「酸化膜（２）」に訂正する。 （２）明細書第４頁第８行に「切断の」とあるのを、「
切断が」に訂正する。 （３）図面中、第１図（ｂ）及び第４図（ａ）を別紙の
とおり訂正する。 ７、 添付書類の目録 （１）訂正した図面 １通以 上
１図のヒユーズパター７を示す配置１図、第３図はこの
発明の一実施例による半導体装置を示す断面図、第４図
は第３図のレーザー光遮蔽体のパター７を不す配置図で
ある。 （ＩＱは基板、に）はヒユーズ、鯵はレーザー光遮蔽体
を示す。 代理人 為針傷− 第１図 第３図 特許庁長官殿 １．事件の表示 特願肝（ｍｉｌｌ−９９４０８
！！２、発明の名称 半導体装置 ３、補正をする者 ６、 補正の対象 明細書の発明の詳細な説明の欄及び図面６、補正の内容 （１）明細書第８頁第１６行に「酸化膜間」とあるのを
、「酸化膜（２）」に訂正する。 （２）明細書第４頁第８行に「切断の」とあるのを、「
切断が」に訂正する。 （３）図面中、第１図（ｂ）及び第４図（ａ）を別紙の
とおり訂正する。 ７、 添付書類の目録 （１）訂正した図面 １通以 上
Claims (1)
- 【特許請求の範囲】 ｉｌｌ 冗長回路を電気的に活性化するか、又は不良
部分を電気的に不活性化するために、基板上に多結晶シ
リコ／にて形成されたヒユーズをレーザーにて溶断する
ものにおいて、上記ヒユーズと基板との間にレーザー光
蔽連体を設けたことを特徴とする半導体装置。 （２） ヒユーズの下に絶縁膜を介してレーザー光遮
蔽体を設けたことを特徴とする特許請求の範囲第１項記
載の半導体装置。 ＋３１ レーザー光遮蔽体を多結晶シリコンにより形
成したことを特徴とする特許請求の範囲第１項まｆコは
第２項記載の半導体装置。 （４） レーザー光遮蔽体を高融点金属またはそのン
リサイドにより形成したことを特徴とする特許請求の範
囲第１項または第２項記載の半導体装置。 ［５１レーザー光遮蔽体の大きさをレーザースポットよ
り大きくしたことを特徴とする特許請求の範囲第１〜４
項の何れかに記載の半導体装置。 （６）半導体メモリの予備ビットを活性化し不良ビット
を不活性化することを特徴とする特許＃ｌ！求の範囲第
１〜５項の何れかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099406A JPS58170A (ja) | 1981-06-24 | 1981-06-24 | 半導体装置 |
| DE3223619A DE3223619C2 (de) | 1981-06-24 | 1982-06-24 | Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099406A JPS58170A (ja) | 1981-06-24 | 1981-06-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58170A true JPS58170A (ja) | 1983-01-05 |
Family
ID=14246600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099406A Pending JPS58170A (ja) | 1981-06-24 | 1981-06-24 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS58170A (ja) |
| DE (1) | DE3223619C2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS59201441A (ja) * | 1983-04-30 | 1984-11-15 | Toshiba Corp | 集束イオンビ−ムを用いたヒユ−ズ切断方法 |
| JPS6076140A (ja) * | 1983-09-30 | 1985-04-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPS60187207U (ja) * | 1984-05-22 | 1985-12-11 | 株式会社コンステック | 床パネル |
| JPS62162344A (ja) * | 1986-01-10 | 1987-07-18 | Sanyo Electric Co Ltd | 半導体装置 |
| US5025239A (en) * | 1988-04-01 | 1991-06-18 | Minolta Camera Kabushiki Kaisha | Electromagnetic actuator for cameras and the like |
| US5321300A (en) * | 1990-05-08 | 1994-06-14 | Kabushiki Kaisha Toshiba | Laser-broken fuse |
| US5585663A (en) * | 1994-06-10 | 1996-12-17 | International Business Machines Corporation | Self cooling electrically programmable fuse |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
| US7425753B2 (en) | 2004-09-30 | 2008-09-16 | Ricoh Company, Ltd. | Semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986319A (en) | 1997-03-19 | 1999-11-16 | Clear Logic, Inc. | Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit |
| CN1214549A (zh) * | 1997-09-12 | 1999-04-21 | 西门子公司 | 改进的激光熔丝连接及其制造方法 |
| DE10006528C2 (de) * | 2000-02-15 | 2001-12-06 | Infineon Technologies Ag | Fuseanordnung für eine Halbleitervorrichtung |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE794202A (fr) * | 1972-01-19 | 1973-05-16 | Intel Corp | Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires |
| US3940740A (en) * | 1973-06-27 | 1976-02-24 | Actron Industries, Inc. | Method for providing reconfigurable microelectronic circuit devices and products produced thereby |
| US4240094A (en) * | 1978-03-20 | 1980-12-16 | Harris Corporation | Laser-configured logic array |
-
1981
- 1981-06-24 JP JP56099406A patent/JPS58170A/ja active Pending
-
1982
- 1982-06-24 DE DE3223619A patent/DE3223619C2/de not_active Expired
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0312464B2 (ja) * | 1981-09-30 | 1991-02-20 | Hitachi Ltd | |
| JPS59201441A (ja) * | 1983-04-30 | 1984-11-15 | Toshiba Corp | 集束イオンビ−ムを用いたヒユ−ズ切断方法 |
| JPS6076140A (ja) * | 1983-09-30 | 1985-04-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPS60187207U (ja) * | 1984-05-22 | 1985-12-11 | 株式会社コンステック | 床パネル |
| JPS6346570Y2 (ja) * | 1984-05-22 | 1988-12-02 | ||
| JPS62162344A (ja) * | 1986-01-10 | 1987-07-18 | Sanyo Electric Co Ltd | 半導体装置 |
| US5025239A (en) * | 1988-04-01 | 1991-06-18 | Minolta Camera Kabushiki Kaisha | Electromagnetic actuator for cameras and the like |
| US5321300A (en) * | 1990-05-08 | 1994-06-14 | Kabushiki Kaisha Toshiba | Laser-broken fuse |
| US5585663A (en) * | 1994-06-10 | 1996-12-17 | International Business Machines Corporation | Self cooling electrically programmable fuse |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
| US7425753B2 (en) | 2004-09-30 | 2008-09-16 | Ricoh Company, Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3223619C2 (de) | 1986-05-07 |
| DE3223619A1 (de) | 1983-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521971B2 (en) | Metal fuse in copper dual damascene | |
| JPS58170A (ja) | 半導体装置 | |
| JPS58169940A (ja) | 半導体装置の製造方法 | |
| TW523873B (en) | Semiconductor device provided with fuse and method of disconnecting fuse | |
| JPS62119938A (ja) | 冗長性回路を備えた半導体装置 | |
| JPH0383361A (ja) | 半導体装置 | |
| JP2000208635A (ja) | 半導体装置 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPS5843907B2 (ja) | 半導体集積回路およびその回路プログラム方法 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| JPH0412545A (ja) | 半導体装置およびその製造方法 | |
| JPH06244285A (ja) | 半導体装置 | |
| JPH02244740A (ja) | イオンビームによる配線の切断および接続に適した半導体装置 | |
| JP2000268699A (ja) | フューズ回路 | |
| JPS6237944A (ja) | 半導体装置 | |
| JPS59124145A (ja) | 半導体装置 | |
| JPS58182851A (ja) | 冗長回路接続用半導体装置 | |
| JPH0828422B2 (ja) | 半導体装置 | |
| JPS58176948A (ja) | 半導体装置 | |
| US6310396B1 (en) | Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus | |
| JPS58182850A (ja) | 冗長回路接続用半導体装置 | |
| JPS5913343A (ja) | 冗長回路装置 | |
| JPS58207665A (ja) | 半導体装置 |