JPH0383361A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0383361A JPH0383361A JP1220765A JP22076589A JPH0383361A JP H0383361 A JPH0383361 A JP H0383361A JP 1220765 A JP1220765 A JP 1220765A JP 22076589 A JP22076589 A JP 22076589A JP H0383361 A JPH0383361 A JP H0383361A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor substrate
- substrate
- laser beam
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 238000002161 passivation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置に関するものである。
従来の技術
近年、大容量半導体記憶装置の製造歩留を向上させる方
法として、半導体記憶装置内にあらかしめ冗長のメモリ
セルを用意しておき、正規のメモリセル（通常使用して
いるメモリセル）に欠陥が存在したときに、あらかじめ
用意しておいた冗長のメモリセルと切換えてやる方法（
以下、冗長救済方式と呼ぶ〉が、さかんに行われている
。
法として、半導体記憶装置内にあらかしめ冗長のメモリ
セルを用意しておき、正規のメモリセル（通常使用して
いるメモリセル）に欠陥が存在したときに、あらかじめ
用意しておいた冗長のメモリセルと切換えてやる方法（
以下、冗長救済方式と呼ぶ〉が、さかんに行われている
。
このような冗長救済方式において、正規のメモリセルと
冗長のメモリセルとの切換え手段としては、ヒユーズＲ
ＯＭがよく用いられている。これは、正規のメモリセル
内の欠陥の存在するアドレスを、前＝己ヒユーズＲＯＭ
のヒユーズをレーザー等で切断して記憶し、動作時にそ
のアドレスを選択した場合、メモリの選択が正規メモリ
セルがら冗長のメモリセルに切換わるというしくみであ
る。
冗長のメモリセルとの切換え手段としては、ヒユーズＲ
ＯＭがよく用いられている。これは、正規のメモリセル
内の欠陥の存在するアドレスを、前＝己ヒユーズＲＯＭ
のヒユーズをレーザー等で切断して記憶し、動作時にそ
のアドレスを選択した場合、メモリの選択が正規メモリ
セルがら冗長のメモリセルに切換わるというしくみであ
る。
発明が解決しようとする課題
前記のように、欠陥の存在する正規のメモリセルを、冗
長のメモリセルに切換えるために、レーザー等によるヒ
ユーズの切断処理が必要であるが、この処理によってレ
ーザーがヒユーズ下の絶縁膜をつきぬけた場合、切断し
たヒユーズの破片により、ヒユーズと半導体基板がショ
ートしたり、レーザーによって半導体基板表面を破壊す
る等の問題を有していた。
長のメモリセルに切換えるために、レーザー等によるヒ
ユーズの切断処理が必要であるが、この処理によってレ
ーザーがヒユーズ下の絶縁膜をつきぬけた場合、切断し
たヒユーズの破片により、ヒユーズと半導体基板がショ
ートしたり、レーザーによって半導体基板表面を破壊す
る等の問題を有していた。
本発明は、前記従来の問題点を解決するもので、レーザ
ー等の物理的ダメージから半導体基板を保護することの
できる半導体装置を提供することを目的とするものであ
る。
ー等の物理的ダメージから半導体基板を保護することの
できる半導体装置を提供することを目的とするものであ
る。
課題を解決するための手段
この目的を達成するために、本発明の半導体装置は、正
規のメモリセルと冗長のメモリセルの切換え用ヒユーズ
の直下の半導体基板表面に、前記半導体基板とは反対導
電型の拡散層を形成したものである。
規のメモリセルと冗長のメモリセルの切換え用ヒユーズ
の直下の半導体基板表面に、前記半導体基板とは反対導
電型の拡散層を形成したものである。
作用
この構成によって、ヒユーズの切断時にレーザーがヒユ
ーズ下の絶縁膜をつきぬけた場合、その下の半導体基板
上に、前記半導体基板とは反対導電型の拡散層が形成さ
れていることになり、この拡散層と半導体基板との間に
はｐｎ接合（ダイオード）が形成されているので、ヒユ
ーズと半導体基板とのショートや半導体基板の破壊を防
止することができる。
ーズ下の絶縁膜をつきぬけた場合、その下の半導体基板
上に、前記半導体基板とは反対導電型の拡散層が形成さ
れていることになり、この拡散層と半導体基板との間に
はｐｎ接合（ダイオード）が形成されているので、ヒユ
ーズと半導体基板とのショートや半導体基板の破壊を防
止することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における半導体装置の断面図
および平面図を示すものである。第１図において、１は
ｐ形半導体基板、２は冗長救済用ポリシリコンヒユーズ
、３は絶縁膜、４はアルミ配線、５はパッシベーション
膜、６はパッシベーション膜の窓、７はｎ漸拡散層であ
る°。なお、本実施例の半導体装置は、半導体記憶装置
のチップ内に配置されていて、前記半導体記憶装置の正
規のメモリセルと冗長のメモリセルとの切換え用として
のヒユーズの役割りを果たす。つまり、前記半導体記憶
装置の正規のメモリセル内に欠陥が存在する場合、これ
を冗長のメモリセルと切換えるために、第１図のポリシ
リコンヒユーズ２をレーザーにより切断するしくみにな
っている。
および平面図を示すものである。第１図において、１は
ｐ形半導体基板、２は冗長救済用ポリシリコンヒユーズ
、３は絶縁膜、４はアルミ配線、５はパッシベーション
膜、６はパッシベーション膜の窓、７はｎ漸拡散層であ
る°。なお、本実施例の半導体装置は、半導体記憶装置
のチップ内に配置されていて、前記半導体記憶装置の正
規のメモリセルと冗長のメモリセルとの切換え用として
のヒユーズの役割りを果たす。つまり、前記半導体記憶
装置の正規のメモリセル内に欠陥が存在する場合、これ
を冗長のメモリセルと切換えるために、第１図のポリシ
リコンヒユーズ２をレーザーにより切断するしくみにな
っている。
以上のように構成された本発明の半導体装置において、
冗長救済を行うためにレーザーによりポリシリコンヒユ
ーズ２を切断する場合、レーザーのパワーが大きいと、
ポリシリコンヒユーズ２の直下の絶縁膜３をつきぬけて
半導体基板表面まで達する。このとき、半導体基板表面
にはｎ漸拡散層７が形成されているので、レーザー照射
によるポリシリコンヒユーズ２の破片がこのｎ漸拡散層
７に達し、ポリシリコンヒユーズ２とｎ漸拡散層７のシ
ョートを引き起こしても、ｎ漸拡散層７とｐ形半導体基
板１との間に形成されているダイオードによって、ｐ形
半導体基板ｌへの影響は遮断される。また、レーザー照
射によるポリシリコンヒユーズの切断時にそのダメージ
が半導体基板表面に達しても、ｎ漸拡散層７を設けたこ
とにより、ｐ形半導体基板１への影響を遮断することが
できる。
冗長救済を行うためにレーザーによりポリシリコンヒユ
ーズ２を切断する場合、レーザーのパワーが大きいと、
ポリシリコンヒユーズ２の直下の絶縁膜３をつきぬけて
半導体基板表面まで達する。このとき、半導体基板表面
にはｎ漸拡散層７が形成されているので、レーザー照射
によるポリシリコンヒユーズ２の破片がこのｎ漸拡散層
７に達し、ポリシリコンヒユーズ２とｎ漸拡散層７のシ
ョートを引き起こしても、ｎ漸拡散層７とｐ形半導体基
板１との間に形成されているダイオードによって、ｐ形
半導体基板ｌへの影響は遮断される。また、レーザー照
射によるポリシリコンヒユーズの切断時にそのダメージ
が半導体基板表面に達しても、ｎ漸拡散層７を設けたこ
とにより、ｐ形半導体基板１への影響を遮断することが
できる。
なお、第１図の平面図において、パッシベーション膜の
窓６は、ｎ漸拡散層７に包含されるように形成している
。
窓６は、ｎ漸拡散層７に包含されるように形成している
。
発明の効果
本発明は、半導体記憶装置内の正規メモリセルと冗長メ
モリセルとの切換え手段としての、レーザーによる切断
用ヒユーズの直下の基板表面に、半導体基板とは反対導
電型の拡散層を形成することにより、レーザー照射等の
半導基板への影響を遮断することのできる優れた半導体
装置を実現できるものである。
モリセルとの切換え手段としての、レーザーによる切断
用ヒユーズの直下の基板表面に、半導体基板とは反対導
電型の拡散層を形成することにより、レーザー照射等の
半導基板への影響を遮断することのできる優れた半導体
装置を実現できるものである。
第１図は本発明の一実施例における半導体装置の断面図
および平面図である。 １・・・・・・ｐ形半導体基板、２・・・・・・冗長救
済用ポリシリコンヒユーズ、３・・・・・・絶縁膜、４
・・・・・・アルミ配線、５・・・・・・パッシベーシ
ョン膜、６・・・・・・パッシベーション膜の窓、７・
・・・・・ｎ漸拡散層。
および平面図である。 １・・・・・・ｐ形半導体基板、２・・・・・・冗長救
済用ポリシリコンヒユーズ、３・・・・・・絶縁膜、４
・・・・・・アルミ配線、５・・・・・・パッシベーシ
ョン膜、６・・・・・・パッシベーション膜の窓、７・
・・・・・ｎ漸拡散層。
Claims (1)
- 一導電形の半導体基板上に前記半導体基板とは反対導電
型の拡散層が形成され、前記拡散層および前記半導体基
板の上に絶縁膜が形成され、前記拡散層上の前記絶縁膜
の上に、正規のメモリセルと冗長のメモリセルの選択の
切換えを行うための切断用ヒューズが形成されたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220765A JPH0383361A (ja) | 1989-08-28 | 1989-08-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220765A JPH0383361A (ja) | 1989-08-28 | 1989-08-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383361A true JPH0383361A (ja) | 1991-04-09 |
Family
ID=16756202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1220765A Pending JPH0383361A (ja) | 1989-08-28 | 1989-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383361A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997001188A1 (de) * | 1995-06-23 | 1997-01-09 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem fuse-link und darunter angeordneter wanne |
| US5844295A (en) * | 1995-11-29 | 1998-12-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a fuse and an improved moisture resistance |
| US6004834A (en) * | 1995-11-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having a fuse |
| US6011293A (en) * | 1997-10-16 | 2000-01-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a structure for detecting a boosted potential |
| US6198152B1 (en) | 1998-02-05 | 2001-03-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6265778B1 (en) * | 1999-07-27 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a multi-level interconnection structure |
| US6326254B1 (en) | 1993-11-22 | 2001-12-04 | Fujitsu Limited | Method of manufacturing semiconductor device |
| US6373120B1 (en) | 1998-02-12 | 2002-04-16 | Nec Corporation | Semiconductor device for simultaneously achieving high reliability to laser light radiation and small occupation region and method of manufacturing it |
| EP1139422A3 (de) * | 2000-02-15 | 2004-02-04 | Infineon Technologies AG | Fuseanordnung für Halbleitervorrichtung |
| US6768184B2 (en) * | 2001-11-19 | 2004-07-27 | Nanya Technology Corporation | Fuse structure used in an integrated circuit device |
| KR100798803B1 (ko) * | 2006-07-10 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그의 형성방법 |
| US10297490B2 (en) | 2017-08-09 | 2019-05-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
-
1989
- 1989-08-28 JP JP1220765A patent/JPH0383361A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326254B1 (en) | 1993-11-22 | 2001-12-04 | Fujitsu Limited | Method of manufacturing semiconductor device |
| WO1997001188A1 (de) * | 1995-06-23 | 1997-01-09 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem fuse-link und darunter angeordneter wanne |
| US5844295A (en) * | 1995-11-29 | 1998-12-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a fuse and an improved moisture resistance |
| US6004834A (en) * | 1995-11-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having a fuse |
| US6011293A (en) * | 1997-10-16 | 2000-01-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a structure for detecting a boosted potential |
| US6198152B1 (en) | 1998-02-05 | 2001-03-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6373120B1 (en) | 1998-02-12 | 2002-04-16 | Nec Corporation | Semiconductor device for simultaneously achieving high reliability to laser light radiation and small occupation region and method of manufacturing it |
| US6265778B1 (en) * | 1999-07-27 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a multi-level interconnection structure |
| KR100367799B1 (ko) * | 1999-07-27 | 2003-01-10 | 미쓰비시덴키 가부시키가이샤 | 다층 배선 구조의 반도체 장치 |
| EP1139422A3 (de) * | 2000-02-15 | 2004-02-04 | Infineon Technologies AG | Fuseanordnung für Halbleitervorrichtung |
| US6768184B2 (en) * | 2001-11-19 | 2004-07-27 | Nanya Technology Corporation | Fuse structure used in an integrated circuit device |
| US7034378B2 (en) * | 2001-11-19 | 2006-04-25 | Nanya Technology Corporation | Fuse structure used in an integrated circuit device |
| KR100798803B1 (ko) * | 2006-07-10 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그의 형성방법 |
| US10297490B2 (en) | 2017-08-09 | 2019-05-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US6130469A (en) | Electrically alterable antifuse using FET | |
| JPH0383361A (ja) | 半導体装置 | |
| KR100745910B1 (ko) | 반도체 소자의 퓨즈 형성방법 | |
| JPH0722508A (ja) | 半導体集積回路装置 | |
| JP2579235B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| KR100853478B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS61110447A (ja) | 半導体装置 | |
| KR100301806B1 (ko) | 반도체장치 | |
| KR100853460B1 (ko) | 반도체 장치 제조방법 | |
| JPH01278745A (ja) | 半導体装置 | |
| KR20000043832A (ko) | 반도체 메모리의 퓨즈 구조 | |
| KR19980026634A (ko) | 퓨즈를 가지는 반도체 메모리 장치 | |
| JPH11274304A (ja) | ダミー配線を有するメタルヒューズ素子 | |
| JPH06244285A (ja) | 半導体装置 | |
| JPS6288338A (ja) | 半導体記憶装置 | |
| JPS5913343A (ja) | 冗長回路装置 | |
| KR20010044928A (ko) | 반도체 소자의 리페어 퓨즈 | |
| JPH0383360A (ja) | 半導体装置 | |
| JPS58182850A (ja) | 冗長回路接続用半導体装置 | |
| KR19990081540A (ko) | 반도체소자의 퓨즈부 구조 | |
| JPS6237944A (ja) | 半導体装置 | |
| JPS63144546A (ja) | 半導体装置 | |
| JPS63291433A (ja) | ヒュ−ズ素子 |