JPS6237944A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6237944A JPS6237944A JP60177167A JP17716785A JPS6237944A JP S6237944 A JPS6237944 A JP S6237944A JP 60177167 A JP60177167 A JP 60177167A JP 17716785 A JP17716785 A JP 17716785A JP S6237944 A JPS6237944 A JP S6237944A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- oxide film
- silicon oxide
- silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、同一半導体基板の上に、ヒユーズを備えだ回
路を形成した半導体装置に関するものである。
路を形成した半導体装置に関するものである。
従来の技術
半導体基板上にヒユーズを備え、このヒユーズ２ページ
を電流やレーザービーム等で溶断することにょ９、目的
とする回路を形成するようにした半導体装置として、例
えば、プログラマブル・リード・オンリ・メモ’Ｊ（Ｆ
ＲＯＭ）の１つであり、情報の書き込み（プログラミン
グ）をヒユーズの溶断て行つヒューズＲＯＭあるいは、
不良ビット救済用のメモリ冗長回路への切りかえをヒユ
ーズの溶断て行う一ダイナミック・ランダム・アクセス
・メモリ（ＤＲＡＭ）がすでに知られている。
とする回路を形成するようにした半導体装置として、例
えば、プログラマブル・リード・オンリ・メモ’Ｊ（Ｆ
ＲＯＭ）の１つであり、情報の書き込み（プログラミン
グ）をヒユーズの溶断て行つヒューズＲＯＭあるいは、
不良ビット救済用のメモリ冗長回路への切りかえをヒユ
ーズの溶断て行う一ダイナミック・ランダム・アクセス
・メモリ（ＤＲＡＭ）がすでに知られている。
このよう外生導体装置のヒユーズ部は為第４図に示すよ
うに、トランジスタ等の素子を形成する際の拡散工程で
シリコン半導体基板１上に形成された酸化シリコン膜２
の上に多結晶シリコン等の材料でできたヒユーズ３が形
成され、さらにこの表面が保護膜となるＰＳＧ膜４で被
覆された構造であった。
うに、トランジスタ等の素子を形成する際の拡散工程で
シリコン半導体基板１上に形成された酸化シリコン膜２
の上に多結晶シリコン等の材料でできたヒユーズ３が形
成され、さらにこの表面が保護膜となるＰＳＧ膜４で被
覆された構造であった。
発明が解決しようとする問題点
ヒユーズを溶断する方法として、過大電流を流す方法と
、レーザー光線を照射する方法とがある。
、レーザー光線を照射する方法とがある。
ところで、前者の方法を可能にするためには、３へ−７
特定のヒユーズを選択する回路や、電流を供給するだめ
の回路が必要となり、半導体集積回路に余分な回路が追
加されるので、チップサイズが大きくなり製造コストが
高くなる欠点がある。このため、チップサイズが小さく
てすむ後者の方法がよく使われている。
の回路が必要となり、半導体集積回路に余分な回路が追
加されるので、チップサイズが大きくなり製造コストが
高くなる欠点がある。このため、チップサイズが小さく
てすむ後者の方法がよく使われている。
しかしながら、レーザー光線をヒユーズに照射する後者
の方法では、レーザー加熱によるヒユーズの溶断時にヒ
ユーズ材料である多結晶シリコン等が爆発的な蒸発をお
こす。このときの爆発力でヒユーズの上を被覆している
ＰＳＧ膜が突き破られるばかりでなく、爆発力は直下の
酸化シリコン膜にも加わり、この酸化シリコン膜にクラ
ックあるいは貫通孔が発生する場合がある。このだめヒ
ユーズと半導体基板との間に短絡状態が発生すること、
あるいはリーク電流が流れるとと々どの不都合が生じ、
正常な回路動作がさまたげられる。
の方法では、レーザー加熱によるヒユーズの溶断時にヒ
ユーズ材料である多結晶シリコン等が爆発的な蒸発をお
こす。このときの爆発力でヒユーズの上を被覆している
ＰＳＧ膜が突き破られるばかりでなく、爆発力は直下の
酸化シリコン膜にも加わり、この酸化シリコン膜にクラ
ックあるいは貫通孔が発生する場合がある。このだめヒ
ユーズと半導体基板との間に短絡状態が発生すること、
あるいはリーク電流が流れるとと々どの不都合が生じ、
正常な回路動作がさまたげられる。
問題点を解決するための手段
本発明のヒユーズ付き半導体装置は、半導体基板の半導
体素子形成域外の所定域に選択酸化膜が形成され、同選
択酸化膜の上にヒユーズ材料が形成さ、れている構造の
ものである。
体素子形成域外の所定域に選択酸化膜が形成され、同選
択酸化膜の上にヒユーズ材料が形成さ、れている構造の
ものである。
作 用
この構造により、ヒユーズ下の酸化シリコン膜を、素子
形成中の拡散工程でできる酸化シリコン膜よりも厚く形
成することができる。
形成中の拡散工程でできる酸化シリコン膜よりも厚く形
成することができる。
実施例
本発明のヒユーズ付き半導体装置の実施例を第１図、第
２図および第３図を参照して以下に説明する。
２図および第３図を参照して以下に説明する。
、 第１図は素子形成後に選択酸化シリコン膜を形成し
た半導体装置のヒユーズ部分の構造断面図であり、トラ
ンジスタ等の素子を形成する拡散工程で約０．６μｍの
厚さの酸化シリコン膜２が形成されたシリコン半導体基
板１上に、窒化シリコン膜５をマスクとして膜厚が約１
μｍの選択酸化シリコン膜６が形成され、この選択酸化
シリコン膜６の」−に多結晶シリコンを材料としたヒユ
ーズ３が選択的に形成され、さらに、この表面が化学的
気相成長法で形成された保護膜となるＰＳＧ膜４で５べ
−２ 被覆された構造である。
た半導体装置のヒユーズ部分の構造断面図であり、トラ
ンジスタ等の素子を形成する拡散工程で約０．６μｍの
厚さの酸化シリコン膜２が形成されたシリコン半導体基
板１上に、窒化シリコン膜５をマスクとして膜厚が約１
μｍの選択酸化シリコン膜６が形成され、この選択酸化
シリコン膜６の」−に多結晶シリコンを材料としたヒユ
ーズ３が選択的に形成され、さらに、この表面が化学的
気相成長法で形成された保護膜となるＰＳＧ膜４で５べ
−２ 被覆された構造である。
この構造では、ヒユーズ３の下の酸化シリコン膜の膜厚
を任意の厚さに制御することができ、素子形成時の拡散
工程でできる熱酸化シリコン膜をヒユーズ直下の酸化シ
リコン膜として利用する従来のものよりも厚くすること
ができる。
を任意の厚さに制御することができ、素子形成時の拡散
工程でできる熱酸化シリコン膜をヒユーズ直下の酸化シ
リコン膜として利用する従来のものよりも厚くすること
ができる。
第２図は選択酸化シリコン膜を素子分離工程でおこなっ
た場合の半導体集積回路のヒユーズ部の構造断面図であ
り、半導体基板１のバイポーラトランジスタあるいはユ
ニポーラトランジスタ等の素子形成域外に形成された選
択酸化シリコン膜６の上に素子を形成する拡散工程でで
きる酸化シリコン膜２が形成され、この上に、多結晶シ
リコンを材料としたヒユーズ３が形成され、さらに、こ
の表面が化学的気相成長法で形成されたＰＳＧ膜４で被
覆された構造である。
た場合の半導体集積回路のヒユーズ部の構造断面図であ
り、半導体基板１のバイポーラトランジスタあるいはユ
ニポーラトランジスタ等の素子形成域外に形成された選
択酸化シリコン膜６の上に素子を形成する拡散工程でで
きる酸化シリコン膜２が形成され、この上に、多結晶シ
リコンを材料としたヒユーズ３が形成され、さらに、こ
の表面が化学的気相成長法で形成されたＰＳＧ膜４で被
覆された構造である。
この構造によれば、選択酸化シリコン膜６の上に素子形
成時にできる酸化シリコン膜２が重なるため、ヒユーズ
３の下の酸化シリコン膜を厚くすることができる。才だ
、ヒユーズ３の下の選択酸６ヘーノ 化シリコン膜６は、素子分離領域の形成工程で形成 成できるため工程）減らすこともできる。
成時にできる酸化シリコン膜２が重なるため、ヒユーズ
３の下の酸化シリコン膜を厚くすることができる。才だ
、ヒユーズ３の下の選択酸６ヘーノ 化シリコン膜６は、素子分離領域の形成工程で形成 成できるため工程）減らすこともできる。
第３図に本発明の別の実施例である半導体装置のヒユー
ズ部を示す。この構造は、第１図あるいは第２図で示し
たヒユーズ３と選択酸化シリコン膜６の間に、化学的気
相成長あるいはスパッタリングで酸化シリコン膜アを介
在させたものである。
ズ部を示す。この構造は、第１図あるいは第２図で示し
たヒユーズ３と選択酸化シリコン膜６の間に、化学的気
相成長あるいはスパッタリングで酸化シリコン膜アを介
在させたものである。
ただし、第３図では素子形成時の拡散工程でできる酸化
シリコン膜を省略している。
シリコン膜を省略している。
この構造によれば、選択酸化シリコン膜６の上にさらに
酸化シリコン膜７を補強するため、レーザー照射により
ヒユーズ３を溶断するとき、ヒユーズの爆発力によるヒ
ユーズ３下の酸化シリコン膜でのクラックあるいは貫通
孔の発生を確実に除くことができる。
酸化シリコン膜７を補強するため、レーザー照射により
ヒユーズ３を溶断するとき、ヒユーズの爆発力によるヒ
ユーズ３下の酸化シリコン膜でのクラックあるいは貫通
孔の発生を確実に除くことができる。
なお、第１図、第２図および第３図に示しだように、選
択酸化シリコン膜６はヒユーズ３の直下にのみならずヒ
ユーズの端縁から外方へ２〜５μｍ程度広がって存在す
る。これは、レーザスポットのヒユーズへの合わせ誤差
をカバーするためであ７ベー／ す、この広がり部分の存在により、多少の合わせ誤差が
生じても、レーザーによる半導体基板への損傷をなくす
ことができる。
択酸化シリコン膜６はヒユーズ３の直下にのみならずヒ
ユーズの端縁から外方へ２〜５μｍ程度広がって存在す
る。これは、レーザスポットのヒユーズへの合わせ誤差
をカバーするためであ７ベー／ す、この広がり部分の存在により、多少の合わせ誤差が
生じても、レーザーによる半導体基板への損傷をなくす
ことができる。
また、実施例ではヒユーズ３の材料として多結晶シリコ
ンを掲げたが、これに限られるわけでなく、アルミニウ
ム、シリコンを含有したアルミニウム、シリコンおよび
銅を含有したアルミニウム。
ンを掲げたが、これに限られるわけでなく、アルミニウ
ム、シリコンを含有したアルミニウム、シリコンおよび
銅を含有したアルミニウム。
ニッケルクロムあるいは金属シリサイドなどもヒユーズ
材料として適用できる。また、酸化シリコン膜７に代え
て窒化シリコン膜でもよくあるいはこれらの積層でもよ
い。
材料として適用できる。また、酸化シリコン膜７に代え
て窒化シリコン膜でもよくあるいはこれらの積層でもよ
い。
発明の効果
本発明のヒユーズ付き半導体装置によれば、ヒユーズ下
の酸化シリコン膜の膜厚が厚い構造となるため、ヒユー
ズをレーザービームで溶断するときに生じるヒユーズの
爆発力でヒユーズ下の酸化シリコン膜に破損が生じても
、表面層部分にとどまり、この破損が半導体基板との界
面部分に捷で及ぶことがなくなる。この結果、ヒユーズ
と半導体基板との間に短絡状態が発生すること、あるい
はリ−り電流が流れることなどの不都合を除去すること
ができる。
の酸化シリコン膜の膜厚が厚い構造となるため、ヒユー
ズをレーザービームで溶断するときに生じるヒユーズの
爆発力でヒユーズ下の酸化シリコン膜に破損が生じても
、表面層部分にとどまり、この破損が半導体基板との界
面部分に捷で及ぶことがなくなる。この結果、ヒユーズ
と半導体基板との間に短絡状態が発生すること、あるい
はリ−り電流が流れることなどの不都合を除去すること
ができる。
また、レーザービーム照射による熱の影響が半導体基板
中で及ぶことが少なく々す、半導体基板中の不純物濃度
のプロファイルが変ること、あるいはＰＮ接合の破壊が
起ることなどをなくすことができる効果も奏される。
中で及ぶことが少なく々す、半導体基板中の不純物濃度
のプロファイルが変ること、あるいはＰＮ接合の破壊が
起ることなどをなくすことができる効果も奏される。
これらの結果として、歩留が向上し、製造コストの低減
化がはかられる。
化がはかられる。
、第１図、第２図および第３図はそれぞれ本発明の実施
例による半導体装置の構造断面図、第４図は従来の半導
体装置のヒユーズ部分の構造断面図である。 １・・・・・・シリコン半導体基板、２ 、、、、、、
拡散工程時に形成される酸化シリコン膜、３ 、、、、
、、ヒユーズ、４・・・・・・ＰＳＧ膜・５・・・・・
・窒化シリコン、膜、６ 、、、、、、選択酸化シリコ
ン膜、７ 、、、、、、酸化シリコン膜の化学的気相成
長膜あるいはスパッタリング膜。 ィー−−ジリフン−ｊｌｌＦ基積 ２−−＝囮夛イどシリコン８莫 ３ ４ ６−”−２１６′″′°″処第２図 ４−−−１３を才月更 Ｃ−−−背ＬＪＩ？ ＩＪダイ已シリコン月廷＠４図
例による半導体装置の構造断面図、第４図は従来の半導
体装置のヒユーズ部分の構造断面図である。 １・・・・・・シリコン半導体基板、２ 、、、、、、
拡散工程時に形成される酸化シリコン膜、３ 、、、、
、、ヒユーズ、４・・・・・・ＰＳＧ膜・５・・・・・
・窒化シリコン、膜、６ 、、、、、、選択酸化シリコ
ン膜、７ 、、、、、、酸化シリコン膜の化学的気相成
長膜あるいはスパッタリング膜。 ィー−−ジリフン−ｊｌｌＦ基積 ２−−＝囮夛イどシリコン８莫 ３ ４ ６−”−２１６′″′°″処第２図 ４−−−１３を才月更 Ｃ−−−背ＬＪＩ？ ＩＪダイ已シリコン月廷＠４図
Claims (2)
- （１）半導体基板の半導体素子形成域外の所定域に選択
酸化膜が形成され、同選択酸化膜の上にヒューズ材料が
形成されていることを特徴とする半導体装置。 - （２）選択酸化膜とヒューズ材料との間に、化学的気相
成長あるいはスパッタリングで酸化シリコン膜、窒化シ
リコン膜もしくはこれらの積層を介在させたことを特徴
とする特許請求の範囲第１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177167A JPS6237944A (ja) | 1985-08-12 | 1985-08-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177167A JPS6237944A (ja) | 1985-08-12 | 1985-08-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237944A true JPS6237944A (ja) | 1987-02-18 |
Family
ID=16026355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60177167A Pending JPS6237944A (ja) | 1985-08-12 | 1985-08-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6237944A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585663A (en) * | 1994-06-10 | 1996-12-17 | International Business Machines Corporation | Self cooling electrically programmable fuse |
| WO2016084202A1 (ja) * | 2014-11-27 | 2016-06-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59210653A (ja) * | 1983-05-16 | 1984-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
-
1985
- 1985-08-12 JP JP60177167A patent/JPS6237944A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59210653A (ja) * | 1983-05-16 | 1984-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585663A (en) * | 1994-06-10 | 1996-12-17 | International Business Machines Corporation | Self cooling electrically programmable fuse |
| US5622892A (en) * | 1994-06-10 | 1997-04-22 | International Business Machines Corporation | Method of making a self cooling electrically programmable fuse |
| WO2016084202A1 (ja) * | 2014-11-27 | 2016-06-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN105830209A (zh) * | 2014-11-27 | 2016-08-03 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| JPWO2016084202A1 (ja) * | 2014-11-27 | 2017-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9917054B2 (en) | 2014-11-27 | 2018-03-13 | Renesas Electronics Corporation | Semiconductor device including a fuse formed on a high thermal conductivity insulating film |
| CN105830209B (zh) * | 2014-11-27 | 2020-12-22 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888851A (en) | Method of manufacturing a semiconductor device having a circuit portion and redundant circuit portion coupled through a meltable connection | |
| US6624499B2 (en) | System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient | |
| US4517583A (en) | Semiconductor integrated circuit including a fuse element | |
| JPH0722513A (ja) | 半導体装置及びその製造方法 | |
| JPS58169940A (ja) | 半導体装置の製造方法 | |
| US6088256A (en) | Integrated circuit with electrically programmable fuse resistor | |
| JPS58170A (ja) | 半導体装置 | |
| TW523873B (en) | Semiconductor device provided with fuse and method of disconnecting fuse | |
| JPH0383361A (ja) | 半導体装置 | |
| JPS6237944A (ja) | 半導体装置 | |
| KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS5834947B2 (ja) | ヒュ−ズ溶断形半導体装置とその製造方法 | |
| JPS5843907B2 (ja) | 半導体集積回路およびその回路プログラム方法 | |
| JPS61168242A (ja) | 半導体集積回路装置 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPS61241943A (ja) | 半導体集積回路装置用ヒユ−ズの溶断方法 | |
| JPS6193643A (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH06244285A (ja) | 半導体装置 | |
| JPS6140142B2 (ja) | ||
| JPS58182851A (ja) | 冗長回路接続用半導体装置 | |
| JP2883108B2 (ja) | 半導体装置 | |
| JPS59124145A (ja) | 半導体装置 | |
| JPS6059678B2 (ja) | プログラマブル・リ−ド・オンリ・メモリ素子 | |
| JPS5966144A (ja) | 識別用ヒユ−ズ回路 |