JPS5843907B2 - 半導体集積回路およびその回路プログラム方法 - Google Patents

半導体集積回路およびその回路プログラム方法

Info

Publication number
JPS5843907B2
JPS5843907B2 JP55113512A JP11351280A JPS5843907B2 JP S5843907 B2 JPS5843907 B2 JP S5843907B2 JP 55113512 A JP55113512 A JP 55113512A JP 11351280 A JP11351280 A JP 11351280A JP S5843907 B2 JPS5843907 B2 JP S5843907B2
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
circuit
impurity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55113512A
Other languages
English (en)
Other versions
JPS5737852A (en
Inventor
勝博 下東
英夫 角南
芳男 酒井
良昭 神垣
利明 増原
弘生 増田
吉宗 萩原
英次 武田
修 湊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP55113512A priority Critical patent/JPS5843907B2/ja
Priority to DE3036869A priority patent/DE3036869C2/de
Priority to US06/192,869 priority patent/US4455495A/en
Publication of JPS5737852A publication Critical patent/JPS5737852A/ja
Publication of JPS5843907B2 publication Critical patent/JPS5843907B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Read Only Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、レーザ・スポット等のエネルキー・スポット
を照射して回路構成を変更できる様な半導体集積回路に
関する。
集積回路の配線の一部を切断することにより、製作済の
集積回路チップGこプログラムを行うことができる。
従来、このプログラム方法は、例えば、読み出し専用メ
モIJ(ROM)のプログラム等に用いられてきた他、
最近ではメモリ素子の欠陥セルの数滴に利用されている
これらの従来法はつぎのような方法を用いるが通例であ
った。
(1)電流によりヒユーズを溶断せしめ、配線の切断を
行う。
(2)レーザパルスにより、外部より光学的にエネルギ
を与え、配線の切断を行う。
第1図は、シリコン基板3に被着さイまた5102層2
上(こ設けられた多結晶シリコン層またはA1層からな
る配線層1cこ、レーザスポット4を照射しく第1図A
)、これを切断して(第1図B)プログラミングを行う
方法である。
この−例として、R−P・CenkerらIこより(1
979ISSCCDi−gest of Techni
cal Papers)、MOSメモリのデコーダの配
線の変更を行い、メモリの欠陥セルに接続されたデコー
ダを切り放し、ダミーデコーダに接続された欠陥のない
セルと取り替えるという実験結果が示されている。
然しなから、このように素子を切断する方法は以下の欠
点を有する。
(1) レーザのエネルギとして大きなものが必要で
あり、とけた多結晶SiやA7が、近傍のSiO膜を損
傷したり、レーザビームが基板を損傷したりし易い。
このため、レイアウトに十分余裕が必要で、結局大面積
となる。
(2)切断という手段だけでは不足であって、短絡の方
が、チップの占有面積上有利となる場合がある。
そこで、本発明の目的は、レーザ、電子ビーム等による
加熱方法を利用し、小さい余裕面積でプログラミンでき
、かつ、素子の信頼性を損ったり外観を傷つけることの
ない、配線の構造を提案するにある。
そこで、本発明で提案する装置は、上記目的を達成する
ため、基本的に短絡回路を実現するものである。
ところで、本発明のみで一定の所望の機能が実現できる
のは云うまでもないが、従来の切断を行う装置と同一の
装置で、切断と短絡の両方を使用することにより、きわ
めて自由な配線の変更も可能となる。
以下、本発明を具体的実施例で説明する。
第2図により説明する。
第2図Aは、Si基板100cこ被着したS 102層
101上に設けられた2つのn+形多結晶Si(ポリS
i)層103゜105が高抵抗の(例えばIOKΩ/口
以上)多結晶層から戒るn−形層104を介在して、対
向しているプログラム用配線構造で、上記高抵抗部は、
例えばリンの不純物を含む絶縁膜102でおおわれてい
る。
これに106の如きレーザ・スポット、または電子ビー
ムのスポットを照射し、十分にエネルギを与えることに
より、n形の不純物を含む絶縁膜102より不純物を拡
散せしめ、第2図Bの様に、高抵抗層104を低抵抗層
107に変換するものである。
第3図は、第2図Aの構造においてレーザを照射した実
験結果を示すもので、レーザ照射前の電流−電圧特性(
抵抗値は10にΩ)108が、レーザ照射により抵抗値
500Ωの特性109に変化した。
これは抵抗値にして20倍の変化となっている。
なお、実験では、n” −n −n+槽構造多結晶シ
リコン層を用い、n+形層間の間隔は約4μm、巾は3
μm、n+形層はリン又はヒ素ドープで不純物濃度10
18/CIc3以上である。
絶縁膜102は1〜4mo1%のリンを含む絶縁膜(P
SG膜)とした。
また、レーザ・ビームはエネルギー約103W/(:r
rL2で径5μm1約30nsec照射した。
なお、不純物を含む絶縁膜102は、n+−n−n+槽
構造全体を覆わなくとも、n一層を覆う様にして設けれ
ば充分である。
又、絶縁膜102は、n” −n−−n+槽構造下側に
設けても良いし、横に設けても良い。
図において省略されてはいるが、n+層103又は10
5は、AI等の金属配線を介して又は直接に、基体10
0に設けられた半導体素子へ、又は絶縁膜101上に設
けられた他の配線に接続されている。
以下の実施例においても同様である。第4図は本発明の
第2の実施例を示したもので、第2図AはSi基板10
(こ被着した8102層11により基板と絶縁された2
つのn+形多結晶Si(ポ’J S i )層14,1
6が、きわめて高抵抗の(例えば100KΩ/口以上)
多結晶Si層(不純物がドープされてもいなくても良い
)からなる6層15を介在して、対向してしているプロ
グラム用配線構造で、上記高抵抗部は絶縁膜13を介し
て例えばリンの不純物を含む絶縁膜12(こおおわれて
いる。
これに17の如きレーザ・スポット、または電子ビーム
のスポットを照射し、十分(こエネルギを与えることに
より、n形の不純物を含む絶縁膜12より不純物を拡散
せしめ、第4図Bの様に、高抵抗層15を低抵抗層18
に変換するものである。
以上により、照射前はn+形層14と16は非導通状態
で、プログラム用配線は非活性状態であったが、照射後
はn+形層14と16は導通状態に変化し、プログラム
用配線が活性化する。
以下、第4図Aの構造において、レーザを照射した実験
結果について示す。
実験ではn+−1−n+槽構造多結晶シリコン層を用い
た。
n+形層間の間隔は約4μm1巾は3μmである。
n+形層はリン又はヒ素ドープで不純物濃度1018/
crrL−3以上とした。
また、絶縁膜13は厚さ10〜50nmの5I02膜、
絶縁膜12は1〜10mo1%のリンを含む絶縁膜(P
SG膜)とした。
本構造は、レーザ照射前は1010Ω以上の抵抗値を有
シ、2、集積回路中のトランジスタと比較して十分高く
、電気的に絶縁されていると見なして差支えない。
この構造に、上部より、n+形層にかかるような状態で
エネルギー約108W/dで径5μmのレーザビームを
約30nsec照射した所、その抵抗値は第3図のよう
Gこ500ΩGこ変化した。
第5図において、21はレーザ照射前の電流−電圧特性
(抵抗値1010Ω以上)、22はレーザ照射後の特性
(抵抗値は500Ω)を示す。
これは、抵抗値にして106以上の変化であり、完全(
こ短絡状態と見なして差支えない。
上記に要したレーザ゛のエネルギは、Al線もしくは多
結晶Siを切断するのに要するエネルギの1/100〜
1/10以下であった。
この様な低エネルギであるため、多結晶Siはもとより
、下地のSI。
S r 02膜、および多結晶S1の表面(こ被着され
ている5102やPSG膜などにもほとんど損傷を与え
なかった。
なお、第2,4図は、対向する抵抗層がn+形であった
が、これはP+形層でもよいことは云うまでもない。
この場合、絶縁膜102,12はボロンを含む絶縁膜(
BSG膜)とすれば同様の効果かえられる。
以上述べたように、本半導体集積回路は、エネルギが小
さく、低パワーの安価なレーザを用いて絶縁体または高
抵抗体を導体又は低抵抗体とすることができ、かつ下地
や、パッシベーションのため被着した絶縁膜に何ら損傷
を与えない。
本回路をあらかじめ集積回路内に配置しておき、上記短
絡機能によって不良な回路あるいは回路ブロックをその
まま他の良好な回路あるいは回路ブロック(こ入れ換え
ることができる。
−例として、メモリ回路のデコーダ回路に本回路を用い
た予備のデコーダ回路を設け、相当する予備のメモリ・
セルを備えておけば、欠陥ヒツトの救済が可能となる。
本実施例は、短絡のみを利用したものであるが、同しレ
ーザ装置により、エネルギを上げれば開放も可能である
ので、これらを併用すればさらに配線の自由度が増加す
ることは言うまでもない。
以上の例は、n+ i−n+、p+ i p+
など両側の抵抗層が同型の場合であったが、第6図Aの
如く基板5i30上に5102層31を被着しその上に
対向したn+形層34、およびP+形層36の間に高抵
抗層(i層)35をもつ多結晶シリコン層構造で、絶縁
膜33を介して例えばリンの不純物を含む絶縁膜32と
隣接している構造に、レーザスポット37を第2,4図
の実施例と同一条件で照射した場合、n形の不純物を含
む絶縁膜32より不純物を拡散せしめ、第6図Bに示す
様に高抵抗層35が低抵抗層38(こ変換されpn接合
が形成される。
そこで巾4μm、n+−p+間隔4μmのとき、電流電
圧特性は第7図のように変化する(41:レーザ照射前
、42ニレーザ照射後)。
なお、第6図では32をリンの不純物を含む絶縁膜で説
明したが、ボロンを含む絶縁膜(BSG膜)でも同様の
効果かえられる。
このpn接合形成を利用することにより、光学的に書込
み可能な読出し専用メモリ、または、Programm
able Logic Array(PLA)が形成
できる。
以上の各実施例では高抵抗部に対する不純物拡散の不純
物源として、不純物を含む絶縁膜を利用したが、これに
限らず、不純物源となるものを高抵抗部に近づけておけ
ば良い。
例えば、不純物源となる物質(AltZn等)を高抵抗
部上(又は下又は横)に直接又は絶縁膜を介して設けて
おけば良い。
なお、高抵抗部の寸法やレーザ照射エネルギーによって
は、高抵抗部の両側の低抵抗部(高濃度不純物層)から
の拡散がさらに寄与することもある。
以上量したように、本発明は極めて自由度高く集積回路
を配線でき、信頼度も高い。
よって、Siプロセス工程に手を加えることなしに、標
準チップを製作しておいて、製作済ウェハに本発明の配
線処理を施すことにより、論理回路を構成するマスクス
ライス法の論理集積回路や、マイクロコンピュータの自
動プログラミング、メモリの欠陥ビットの修正を行うこ
とができ、デジタル集積回路の多くの用途に向いている
ことは云うまでもない。
またアナログアンプ等0検査において、本発明を適用す
れば、帰還ループを切り放した状態でテストした後に、
帰還ループをとじるなど、検査が極めて容易となるほか
、アナログアンプの入力オフセット電圧、D/Aコンバ
ータのトリミングなど本発明はアナログ集積回路にも広
く応用できることは云うまでもない。
以上の実施例Gこおいては、プログラム用配線として多
結晶Si層を用いた例を示したが、単結晶Si、さらに
はSi以外の半導体層を用いることができることは当然
である。
【図面の簡単な説明】
第1図はレーザスポットlこよる配線の切断を示す図、
第2図は本発明の第1の実施例Gこよるレーザスポット
による配線の短絡を示す図、第3図は第2図fこ示した
配線の抵抗値変化を示す図、第4図は本発明の第2の実
施例に係わるレーザスポットによる配線の短絡を示す図
、第5図(ま第4図に后した配線の抵抗値変化を示す図
、第6図は本発明の第3の実施例に係わるレーザスポッ
トによる配線のpn接合への変換を示す図、第7図は第
6図に示した配線の抵抗値変化を示す図である。 100.10,30:半導体基体(Si等)、101.
11,13,31,33:絶縁膜(SiO□等)、10
2,12.32:不純物を含む絶縁膜、103.105
,14,16,34,36:高濃度不純物層(低抵抗領
域)、104,15,35:低濃度不純物層又は絶縁体
層(高抵抗領域)、106.17,37:レーザ(又は
電子ビーム)スポット、107.18.38:不純物拡
散層。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基体上に設けられた絶縁膜上に、回路プログ
    ラム用配線層を有する半導体集積回路であって、該回路
    プログラム用配線層は、2つの低抵抗部が高抵抗部を介
    して対向してなる半導体層からなり、前記高抵抗部の抵
    抗値減少により前記半導体集積回路の回路構成を変更す
    る様に配置された半導体集積回路において、前記高抵抗
    部の少なくとも一部Gこ近接して不純物源が設けられて
    なることを特徴とする半導体集積回路。 2 上記不純物源は、上記高抵抗部の少なくとも一部と
    近接して設けられた不純物が添加された絶縁膜であるこ
    とを特徴とする特許請求の範囲第1項記載の半導体集積
    回路。 3 上記不純物は、リン、ボロン、ヒ素、アンチモン、
    アルミニウムのうちの少なくとも1つであることを特徴
    とする特許請求の範囲第2項記載の半導体集積回路。 4 上記高抵抗部と上記不純物が添加された絶縁膜との
    間には、不純物の添加されていない少なくとも1層の絶
    縁膜が設けられてなることを特徴とする特許請求の範囲
    第2項又は第3項記載の半導体集積回路。 5 上記2つの低抵抗部には、同一導電形の不純物が高
    濃度にドープされていることを特徴とする特許請求の範
    囲第1項又は第2項記載の半導体集積回路。 6 上記2つの低抵抗部には、異なる導電形の不純物が
    高濃度にドープされていることを特徴とする特許請求の
    範囲第1項又は第2項記載の半導体集積回路。 7 前記低抵抗部の一方は予備回路(こ、他方は回路本
    体に接続されてなることを特徴とする特許請求の範囲第
    1項又は第2項記載の半導体集積回路。 8 上記半導体集積回路は上記プログラム用配紛層とし
    て、半導体層、金属層のうちのいずれか一方からなる切
    断用配線を有し、該切断用配線の切断により、前記半導
    体集積回路の回路構成を変更する様に、前記切断用配線
    が配置されていることを特徴とする特許請求の範囲第1
    項又は第2頂面載の半導体集積回路。 9 上記半導体層は多結晶Si層からなることを特徴と
    する特許請求り範囲第1項、第2項、第5項、第6項、
    第7項又は第8項記載の半導体集積回路。 10半導体基体上に設けられた絶縁膜上に、2つの低抵
    抗が高抵抗を介して対向してなる半導体層からなるプロ
    グラム用配線と、前記高抵抗部の少なくとも一部lこ近
    接して設けられた不純物源とを有してなる半導体集積回
    路の回路プログラムに際し、前記高抵抗部および前記不
    純物源を含む領域にエネルギービームスポットを照射す
    ること(こより、前記不純物源から前記高抵抗部へ不純
    物を拡散させ、前記プログラム用配線層を活性化するこ
    とにより、前記半導体集積回路の回路構成を変更するこ
    とを特徴とする半導体集積回路の回路プログラム方法。 11 上記2つの低抵抗部は、同一導電形の不純物が高
    濃度にドープされており、上記エネルギービームスポッ
    ト照射により、上記不純物源より上記高抵抗部へ同一導
    電型の不純物を拡散させることにより、上記2つの低抵
    抗部を短絡することを特徴とする特許請求の範囲第10
    項記載の半導体集積回路の回路プログラム方法。 12上記低抵抗部の少なくとも1方には、第1導電型の
    不純物が高濃度にドープされており、上記エネルギービ
    ームスポット照射により、上記不純物源より上記高抵抗
    部へ第2導電型の不純物を拡散させることにより、上記
    プログラム用配線をpN接合ダイオードlこ変換するこ
    とを特徴とする特許請求の範囲第10項記載の半導体集
    積回路の回路プログラム方法。 13上記低抵抗部の一方は予備回路に、他方は回路本体
    上に接続されてなり、上記エネルギービームスポット照
    射により、前記予備回路を前記回路本体に電気的Oこ接
    続してなることを特徴とする特許請求の範囲第10項、
    記載の半導体集積回路の回路プログラム方法。 14上記半導体集積回路は、半導体層、金属層のうちの
    いずれか一方からなる切断用配線を有し、該切断用配線
    にエネルギービームスポットを照射して切断することに
    より、上記回路本体の欠陥部分を非活性化することを特
    徴とする特許請求の範囲第10項記載の半導体集積回路
    の回路プログラム方法。 15上記半導体層は多結晶シリコンからなることを特徴
    とする特許請求の範囲第10項、第11項。 第12項、第13項、又は第14項記載の半導体集積回
    路の回路プログラム方法。 16上記エネルギービームはレーザ光、電子ビームのう
    ちの少なくとも一方であることを特徴とする特許請求の
    範囲第10項、第11項、第12項。 第13項、第14項、又は第15項記載の半導体集積回
    路の回路プログラム方法。 17上記不純物源は、上記高抵抗部の少なくとも一部と
    近接して設けられた不純物が添加された絶縁膜であるこ
    とを特徴とする特許請求の範囲第10項、第11項、第
    12項、第13項、第14項、第15項、又は第16項
    記載の半導体集積回路の回路プログラム方法。 18上記不純物は、リン、ボロン、ヒ素、アンチモン、
    アルミニウムのうちの少なくとも1つであることを特徴
    とする特許請求の範囲第17項記載の半導体集積回路の
    回路プログラム方法。
JP55113512A 1979-10-01 1980-08-20 半導体集積回路およびその回路プログラム方法 Expired JPS5843907B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP55113512A JPS5843907B2 (ja) 1980-08-20 1980-08-20 半導体集積回路およびその回路プログラム方法
DE3036869A DE3036869C2 (de) 1979-10-01 1980-09-30 Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
US06/192,869 US4455495A (en) 1979-10-01 1980-10-01 Programmable semiconductor integrated circuitry including a programming semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55113512A JPS5843907B2 (ja) 1980-08-20 1980-08-20 半導体集積回路およびその回路プログラム方法

Publications (2)

Publication Number Publication Date
JPS5737852A JPS5737852A (en) 1982-03-02
JPS5843907B2 true JPS5843907B2 (ja) 1983-09-29

Family

ID=14614209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55113512A Expired JPS5843907B2 (ja) 1979-10-01 1980-08-20 半導体集積回路およびその回路プログラム方法

Country Status (1)

Country Link
JP (1) JPS5843907B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070429B2 (ja) 1995-01-19 2000-07-31 キヤノン株式会社 双眼鏡
JP3417447B2 (ja) * 1996-10-01 2003-06-16 富士写真光機株式会社 像安定化装置
JP3417446B2 (ja) * 1996-10-01 2003-06-16 富士写真光機株式会社 像安定化装置
JP3765463B2 (ja) 1999-09-08 2006-04-12 フジノン株式会社 像安定化装置
JP4144827B2 (ja) 1999-09-21 2008-09-03 フジノン株式会社 像安定化装置
US6384976B1 (en) * 1999-09-28 2002-05-07 Fuji Photo Optical Co., Ltd. Image stabilizing apparatus
US9395551B2 (en) 2013-04-24 2016-07-19 Kamakura Koki Co., Ltd. Optical image stabilizer

Also Published As

Publication number Publication date
JPS5737852A (en) 1982-03-02

Similar Documents

Publication Publication Date Title
US4455495A (en) Programmable semiconductor integrated circuitry including a programming semiconductor element
JP2697812B2 (ja) 半導体メモリ装置およびその製造方法
JP2721529B2 (ja) 電気的にプログラム可能な低インピーダンス非ヒューズ素子
US4617723A (en) Method and device for creating an activatable conducting link in a semiconductor device
US4233671A (en) Read only memory and integrated circuit and method of programming by laser means
US4651409A (en) Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor
KR100199258B1 (ko) 반도체집적회로장치
US4823181A (en) Programmable low impedance anti-fuse element
US4665295A (en) Laser make-link programming of semiconductor devices
US4604641A (en) Semiconductor device and method for manufacturing the same
US6088256A (en) Integrated circuit with electrically programmable fuse resistor
JPS5843907B2 (ja) 半導体集積回路およびその回路プログラム方法
US4692787A (en) Programmable read-only-memory element with polycrystalline silicon layer
JP4031821B2 (ja) 冗長セルのプログラミングのためのアンチヒューズとプログラミング装置とを有するリペア回路
JPH0436466B2 (ja)
Chapman et al. The technology of laser formed interactions for wafer scale integration
JPS5843906B2 (ja) 半導体集積回路とその回路プログラム方法
US6344679B1 (en) Diode with alterable conductivity and method of making same
JPS59229838A (ja) 半導体集積回路
JP2749689B2 (ja) 半導体集積回路装置及びその製造方法
US5281553A (en) Method for controlling the state of conduction of an MOS transistor of an integrated circuit
JPH0760853B2 (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
JPH0541481A (ja) 半導体集積回路
JP2883108B2 (ja) 半導体装置
JPH0821635B2 (ja) Mosトランジスタの導通状態の制御方法と、該方法を実施して得られる集積回路