CN105830209B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN105830209B
CN105830209B CN201480030385.4A CN201480030385A CN105830209B CN 105830209 B CN105830209 B CN 105830209B CN 201480030385 A CN201480030385 A CN 201480030385A CN 105830209 B CN105830209 B CN 105830209B
Authority
CN
China
Prior art keywords
insulating film
film
semiconductor device
fuse element
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480030385.4A
Other languages
English (en)
Other versions
CN105830209A (zh
Inventor
儿玉荣介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105830209A publication Critical patent/CN105830209A/zh
Application granted granted Critical
Publication of CN105830209B publication Critical patent/CN105830209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

防止通过激光修整切断后的熔丝元件由于具有导电性的残留物等而漏电。作为用于此的方案，在外延基板的主面上的槽内的元件分离区域上形成熔丝元件的情况下，在元件分离区域与熔丝元件之间形成导热率高且比较而言密合性低的绝缘膜。在进行激光修整以将熔丝元件切断时，将熔丝元件的一部分和熔丝元件的该一部分之下的绝缘膜去除。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件的制造方法以及半导体器件，能够利用在具有熔丝的半导体器件的制造中。
背景技术
在半导体器件的制造工艺中，已知有如下的激光修整：通过利用激光将电路的图案的一部分切断，由此进行电路特性的调整或不良电路的排除。激光修整通过对半导体晶片上的熔丝元件照射激光光线而执行。即，通过对由多晶硅布线或金属布线形成的多个熔丝元件中规定的熔丝照射激光光线而将该熔丝元件熔断从而进行激光修整。
在专利文献1(日本特开2004-111680号公报)中记载有下述内容：通过在作为切断对象的薄膜电阻之上形成导电性膜，由此使激光对薄膜电阻的切断容易度提升。
现有技术文献
专利文献
专利文献1:日本特开2004-111680号公报
发明内容
发明要解决的课题
由于熔丝元件上的层间膜的膜厚偏差、激光修整装置的性能偏差等，有时即使对熔丝元件进行激光照射，照射部的熔丝元件也不会被完全去除。该情况下，具有导电性的残留物附着于熔丝元件之下的元件分离膜的表面，该残留物跨熔丝元件的切断部而成为漏电(leak)路径，切断了的熔丝元件导通。这样的残留物残留成为半导体器件的合格率降低的原因，所以在对熔丝元件进行激光修整时，需要确实地将具有导电性的残留物去除。
其他课题和新特征可以根据本说明书的记述以及附图予以明确。
用于解决课题的技术方案
如果对本申请所公开的实施方式中具代表性的实施方式的概要简单地进行说明，则如下所述。
作为一个实施方式的半导体器件，于在元件分离区域上形成熔丝元件的情况下，在元件分离区域与熔丝元件之间形成有导热率高且比较而言密合性低的绝缘膜。
另外，作为其他实施方式的半导体器件的制造方法，于在元件分离区域上形成熔丝元件的情况下，在元件分离区域与熔丝元件之前形成导热率高且比较而言密合性低的绝缘膜。
发明效果
根据一个实施方式，能够使半导体器件的可靠性提升。特别是，能够防止进行了激光修整后的熔丝元件的漏电。
附图说明
图1是作为实施方式1的半导体器件的俯视图。
图2是作为实施方式1的半导体器件的剖视图。
图3是作为实施方式1的半导体器件的俯视图。
图4是作为实施方式1的半导体器件的剖视图。
图5是作为实施方式1的半导体器件的制造工序中的剖视图。
图6是相继于图5的半导体器件的制造工序中的剖视图。
图7是相继于图6的半导体器件的制造工序中的剖视图。
图8是相继于图7的半导体器件的制造工序中的剖视图。
图9是相继于图8的半导体器件的制造工序中的剖视图。
图10是相继于图9的半导体器件的制造工序中的剖视图。
图11是相继于图10的半导体器件的制造工序中的剖视图。
图12是相继于图11的半导体器件的制造工序中的剖视图。
图13是相继于图12的半导体器件的制造工序中的剖视图。
图14是作为实施方式2的半导体器件的制造工序中的剖视图。
图15是相继于图14的半导体器件的制造工序中的剖视图。
图16是相继于图15的半导体器件的制造工序中的剖视图。
图17是相继于图16的半导体器件的制造工序中的剖视图。
图18是相继于图17的半导体器件的制造工序中的剖视图。
图19是作为实施方式2的半导体器件的俯视图。
图20是作为实施方式2的半导体器件的剖视图。
图21是作为实施方式2的半导体器件的变形例的剖视图。
图22是作为实施方式2的半导体器件的变形例的剖视图。
图23是作为比较例的半导体器件的剖视图。
图24是作为比较例的半导体器件的剖视图。
具体实施方式
以下，基于附图详细地对实施方式进行说明。此外，在用于对实施方式进行说明的所有附图中，对具有同一功能的部件标注同一符号，省略对其的重复说明。另外，在以下的实施方式中，原则上不重复对同ー或同样部分的说明，除特别需要的情况以外。
另外，符号“-”以及“+”表示导电型为N型或P型的杂质的相对浓度，例如在为N型杂质的情况下，杂质浓度按“N–”、“N+”的顺序变高。但是，有时无关杂质浓度，将各半导体层的导电型称为N型或P型。也就是，有时将具有“N–”、“N”、“N+”等各种浓度的半导体层统称为N型层，另外，“P–”、“P”、“P+”等各种浓度的半导体层统称为P型层。例如，有时将P+型层的半导体层称为P型层。
<关于半导体器件的构造>
本实施方式的熔丝元件在1个半导体芯片内构成电路图案的一部分，在半导体器件的制造工艺中，在必需进行电路特性的调整或不良电路的排除等的情况下被激光切断。但是，熔丝元件在半导体器件的制造工序中未必被切断。例如，在该熔丝元件所连接的电路按所期望的特性工作的情况下，该熔丝元件不被切断。
所谓电路特性的调整是指：例如在相对于规定的电路并列连接有多个双极晶体管的情况下，通过使连接于各双极晶体管的基极与发射极之间熔丝切断，由此选择性地使特定双极晶体管导通，从而，对在该电路中流动的电流的大小进行调整等。
利用图1～图4对本实施方式的半导体器件的构造进行说明。图1以及图3是本实施方式的半导体器件的俯视图。图2以及图4是本实施方式的半导体器件的剖视图，在图2的左侧示出图1的A-A线上的剖视图。图4是图3的B-B线上的剖视图。图1以及图2是未照射激光的情况下的图，图3以及图4是包括被照射激光而被切断了的熔丝元件的图。
图1中示出多个构成本实施方式的半导体器件的熔丝元件FE。此外，图1中仅示出了形成在半导体基板上的元件分离区域(第一绝缘膜)RL和形成在元件分离区域之上的多个熔丝元件FE，省略了形成在熔丝元件FE与元件分离区域RL之间的传热用的绝缘膜TC(参照图2)、以及熔丝元件FE与元件分离区域RL之上的层间绝缘膜、布线、接触插塞、连接器(via)以及覆盖绝缘膜等的图示。
如图1所示，各熔丝元件FE沿着X方向(其沿着用作半导体基板的外延基板(未图示)的主面)延伸。熔丝元件FE在长度方向(X方向)的两个端部具有在沿半导体基板(未图示)的主面的Y方向上宽度宽的接触部。Y方向相对于X方向正交。此外，以下有时将沿着外延基板的主面的方向简称为横方向。接触部是用于将接触插塞连接于熔丝元件FE的端部上表面的部分。熔丝元件FE是具有将在X方向上并排的一对接触部彼此之间相连且宽度小的延伸部的元件，在要将熔丝元件FE切断时，对该延伸部照射激光。
该延伸部、也就是要通过激光照射使其切断的部分的熔丝元件FE在Y方向上的宽度为例如0.3～3μm。另外，将在X方向上并列的接触部彼此相连的该延伸部在X方向上的长度为例如1～50μm。另外，在Y方向上相邻的2个熔丝元件FE彼此的各个延伸部彼此之间的距离为例如0.5～50μm。此外，本实施方式中，对形成宽度比延伸部宽的接触部的情况进行了说明，但是接触部只要具有能够对接触插塞进行连接的宽度即可，也不是说宽度必须比延伸部宽。
图2中，在图的左侧示出熔丝元件FE的剖视图，在图的右侧示出与熔丝元件FE形成于同一半导体芯片的双极晶体管TR的剖视图。也就是，在图的左侧示出熔丝区域1A，在图的右侧示出晶体管区域1B。
如图2所示，本实施方式的半导体器件具有半导体基板SB和形成在半导体基板SB上且用作半导体基板的一部分的外延基板EP。外延基板是通过外延生成法而形成在半导体基板上的半导体层。外延基板EP是导入有N型杂质(例如P(磷))的N-型Si(硅)膜，比较而言具有低的杂质浓度。
首先，以下对熔丝区域1A的构造进行说明。
在熔丝区域1A，在外延基板EP的上表面形成有槽。此外，在熔丝区域1A的剖视图中，未示出该槽的侧壁。也就是，在熔丝区域1A，外延基板EP的上表面的高度比晶体管区域18的活性区域中外延基板EP的上表面的高度低。在熔丝区域1A的外延基板EP的上表面形成的该槽内，形成有元件分离区域RL。
元件分离区域RL具有例如LOCOS(Local Oxidization of Silicon，硅的局部氧化)构造或STI(Shallow Trench Isolation，浅沟道隔离)构造。元件分离区域RL主要由例如氧化硅膜形成。元件分离区域RL的上表面在与晶体管区域18的活性区域中外延基板EP的上表面的高度大致同等的高度、或比外延基板EP的该上表面的高度稍高的位置具有平坦的面。
在元件分离区域RL上形成有由绝缘膜TC(第二绝缘膜)和形成在绝缘膜TC上的熔丝元件FE构成的层叠图案。绝缘膜TC的下表面与元件分离区域RL的上表面相接触，熔丝元件FE的下表面与绝缘膜TC相接触。绝缘膜TC在俯视图中具有与图1所示熔丝元件FE同样的图案。绝缘膜IF4的膜厚为例如
Figure BDA0000858664130000051
在此，按
Figure BDA0000858664130000052
的膜厚形成绝缘膜IF4。熔丝元件FE的膜厚为例如
Figure BDA0000858664130000053
绝缘膜TC由例如SiN(氮化硅)膜或SiC(碳化硅)膜形成。由这些氮化硅膜或碳化硅膜形成的绝缘膜TC是导热率比构成元件分离区域RL的SiO(氧化硅)膜高的膜。具体而言，氧化硅的导热率是1.38(W/m K)，氮化硅的导热率是20～28(W/m K)，碳化硅的导热率是150～170(W/m·K)。
另外，由这些氮化硅膜或碳化硅膜形成的绝缘膜TC，比较而言是对于基底的氧化硅膜的密合性低的膜。具体而言，与多晶硅膜对于氧化硅膜的密合性相比，绝缘膜IF4一方对于氧化硅膜的密合性低。
一般认为，密合的物质彼此的热膨胀系数或线膨胀率之差越大，物质间的密合性越低。在此，氧化硅(SiO2)的热膨胀系数是0.51～0.58(×10-6/K)，相对于此，硅(Si)的热膨胀系数是2.4(×10-6/K)，氮化硅(SiN)的热膨胀系数是3～3.5(×10-6/K)，碳化硅(SiC)的热膨胀系数是4～4.5(×10-6/K)。由此，与Si膜相比，SiN膜或SiC膜一方容易从SiO2膜的表面剥离。
本实施方式的半导体器件的主要特征在于，在熔丝元件FE与元件分离区域RL之间设置有导热率高且相对于基底的密合性低的绝缘膜TC。
熔丝元件FE在图中作为一层膜示出，但是其由多晶硅膜和层叠在该多晶硅膜上的导电膜(未图示)的层叠构造构成。该导电膜由例如含钨以及硅的WSi膜或钴硅(CoSi)膜形成。在构成熔丝元件FE的多晶硅膜中以高浓度导入有N型杂质(例如As(砷))。也就是，该多晶硅膜是N+型半导体膜。另外，熔丝元件FE也可以仅由多晶硅膜构成。
在元件分离区域RL、绝缘膜TC以及熔丝元件FE之上，以覆盖元件分离区域RL的上表面和由绝缘膜TC以及熔丝元件FE构成的层叠膜的方式，形成有层间绝缘膜IL1。层间绝缘膜IL1例如由氧化硅膜形成。在层间绝缘膜IL1上开有多个接触孔，熔丝元件FE的延伸方向上的熔丝元件FE的两侧端部的上表面、也就是接触部的上表面的一部分在各接触孔的底部露出。
在多个接触孔的各个孔内部埋入有例如主要由钨形成的接触插塞CP。各接触插塞CP的上表面与层间绝缘膜IL1的上表面在同一高度被平坦化，各接触插塞CP的底面连接于熔丝元件FE的端部的上表面。也就是，接触插塞CP连接于作为熔丝元件FE的长度方向的一个端部的接触部，其他接触插塞CP连接于作为熔丝元件FE的另一端部的接触部。
在层间绝缘膜IL1以及接触插塞CP之上，形成有多个例如主要由铝形成的布线Ml的图案。布线M1的底面连接于接触插塞CP的上表面。在俯视图中，布线Ml不与熔丝元件FE的长度方向上的两个端部之前的延伸部重叠。在层间绝缘膜IL1以及布线M1之上，以覆盖层间绝缘膜IL1的上表面以及布线Ml的方式，形成有例如由氧化硅膜形成的层间绝缘膜IL2。
在层间绝缘膜IL2上开有多个过孔(via hole)，布线Ml的上表面的一部分在各过孔的底部露出。在多个过孔的各个孔的内部埋入有例如主要由钨形成的连接器V1。各连接器Vl的上表面与层间绝缘膜IL2的一部分的上表面在同一高度被平坦化，各连接器V1的底面连接于布线Ml的上表面。
在层间绝缘膜IL2以及连接器V1之上形成多个例如主要由铝形成的布线M2的图案。布线M2的底面连接于连接器V1的上表面。在俯视图中，布线M2不与熔丝元件FE的长度方向上的两个端部之间的延伸部重叠。
在层间绝缘膜IL2的上表面上以及布线M2上依次层叠有覆盖绝缘膜CV1、CV2。覆盖绝缘膜CV1例如由氧化硅膜形成，覆盖绝缘膜CV2例如由SiON(氮氧化硅)膜形成。
在此，在包含层间绝缘膜IL2、覆盖绝缘膜CV1以及CV2的层叠膜的上表面，形成有到达层间绝缘膜IL2的中途深度的开口部OP1。在俯视图中，开口部OP1不重叠于连接器V1、布线M1、M2以及接触插塞CP。另外，在俯视图中，开口部OP1不重叠于连接有接触插塞CP的熔丝元件FE的端部，而重叠于熔丝元件FE的长度方向上的中央部也就是延伸部。此外，开口部OP1也可以贯通层间绝缘膜IL2并到达层间绝缘膜IL1的上表面。
从开口部OP1的底面到熔丝元件FE的上表面为止层间绝缘膜(第三绝缘膜)的距离是例如
Figure BDA0000858664130000081
开口部OP1是通过预先将成为妨碍的层间绝缘膜IL2的一部分和覆盖绝缘膜CV1、CV2去除而设置的槽，使得在进行激光修整激光适当地照射熔丝元件FE。
覆盖绝缘膜CV2的上表面被由聚酰亚胺膜形成的钝化膜PI覆盖。但是，在开口部OP1的正上方和开口部OP1附近未形成钝化膜PI。
接下来，以下对晶体管区域1B的构造进行说明。
在外延基板EP的上表面形成有多个槽，在该多个槽的各个槽的内侧埋入有元件分离区域RL。由相邻的元件分离区域RL夹着的区域为有源区域，在有源区域，外延基板EP的上表面未被元件分离区域RL覆盖。
在外延基板EP的下表面，在有源区域的正下方形成有作为N+型半导体层的埋入N+型层CN。也就是，在和外延基板EP与半导体基板SB的界面相接触的外延基板EP内，形成有埋入N+型层CN。在外延基板EP内，从埋入N+型层CN的端部起遍及外延基板EP的主面形成有作为N型半导体层的接触N型层CCN。也就是，接触N型层CCN的一部分形成于外延基板EP的主面，另一部分连接于埋入N+型层CN。
埋入N+型层CN中导入有N型杂质(例如Sn(锑))，在接触N型层CCN中导入有N型杂质(例如P(磷))。埋入N+型层CN构成双极晶体管TR的集电极层。
在有源区域的侧方的外延基板EP的下表面，形成有作为P+型半导体层的埋入P+型层SP。在埋入P+型层SP的正上方的外延基板EP的主面的一部分，存在未被元件分离区域RL覆盖的区域，从该区域的上表面起遍及埋入P+型层SP而形成有P型层PL。在外延基板EP的主面附近，P型层PL由在横方向上并排的元件分离区域RL夹着。
埋入P+型层SP以及P型层PL中导入有P型杂质(例如B(硼))。埋入P+型层SP以及P型层PL是为了将在外延基板EP并排形成多个的半导体元件彼此分离而设置的元件分离层。
在埋入N+型层CN的正上方的外延基板EP的主面，并排形成有形成深度比元件分离区域RL浅的P-型层BP以及P+型层GP。P-型层BP以及P+型层GP是对外延基板EP的主面注入P型杂质(例如B(硼))而形成的P型半导体层，与P-型层BP相比，P+型层GP一方的杂质浓度高。P-型层BP被一对P+型层GP夹着，P-型层BP与该一对P+型层GP彼此相接触。P-型层BP以及P+型层GP各自的形成深度大致相同。P-型层BP构成双极晶体管TR的基极层。P+型层GP是对作为基极层的P-型层BP供给电位的连接层。
在P-型层BP的上表面的局部形成有N+型层EN。N+型层EN是导入有N型杂质(例如As(砷))的半导体层，并构成双极晶体管TR的发射极层。N+型层EN的形成深度比P-型层BP的形成深度浅。在N+型层EN的侧方的外延基板EP的主面形成有P-型层BP的一部分。
外延基板EP的主面的大部分被绝缘膜IF3覆盖。绝缘膜IF3由氧化硅膜形成。绝缘膜IF3在P型层PL、接触N型层CCN以及N+型层EN各自的正上方开口。在有源区域，在P-型层BP的正上方形成有发射极电极ED。发射极电极ED直接与作为发射极层的N+型层EN的上表面相接触，在N+型层EN的侧方的P-型层BP的正上方，依次隔着绝缘膜IF3以及绝缘膜IF4而形成有发射极电极ED的一部分。也就是，在绝缘膜IF3上形成有绝缘膜IF4，在绝缘膜IF4之上形成有发射极电极ED的一部分，在绝缘膜IF3以及IF4上在N+型层EN的正上方具有开口部，在该开口部内埋入有发射极电极ED的另一部分。
另外，在上述有源区域的端部且在俯视图中不与埋入N+型层CN重叠的区域，在绝缘膜IF3上隔着绝缘膜IF4形成有防反转用板FP。与熔丝元件FE同样地，防反转用板FP以及发射极电极ED分别具有N+型多晶硅膜和该多晶硅膜上的含金属膜的层叠构造。此外，图中未示出构成该层叠构造的膜彼此的边界。另外，熔丝元件FE、防反转用板FP以及发射极电极ED也可以分别仅由多晶硅膜构成。
以覆盖绝缘膜IF4、绝缘膜IF3、防反转用板FP以及发射极电极ED的方式，在外延基板EP上形成层间绝缘膜IL1。在层间绝缘膜IL1上开出多个接触孔，在各个接触孔内埋入有接触插塞CP。多个接触插塞CP分别贯通绝缘膜IF3而连接于P型层PL的上表面、接触N型层CCN的上表面或P+型层GP的上表面。另外，其他多个接触插塞CP连接于发射极电极ED的上表面或防反转用板FP的上表面。
在层间绝缘膜IL1上形成有多个布线Ml和覆盖多个布线Ml的层间绝缘膜IL2。多个布线M1分别连接于多个接触插塞CP的任一个的上表面。在贯通层间绝缘膜IL2的多个过孔的各自的内部，形成有连接于布线Ml的上表面的连接器V1。在层间绝缘膜IL2上，形成有经由连接器V1电连接于布线Ml的布线M2、覆盖层间绝缘膜IL2的上表面以及布线M2的覆盖绝缘膜CV1、和覆盖覆盖绝缘膜CV1的上表面的覆盖绝缘膜CV2。另外，覆盖绝缘膜CV2的上表面被钝化膜PI覆盖。
在晶体管区域1B形成有NPN型双极晶体管TR，该NPN型双极晶体管TR具有作为发射极层的N+型层EN、作为基极层的P-型层BP和作为集电极层的埋入N+型层CN。形成于熔丝区域1A的熔丝元件FE的一个端部，经由接触插塞CP、布线Ml、连接器V1以及布线M2等而连接于双极晶体管TR的发射极电极ED。另外，熔丝元件FE的另一端部经由接触插塞CP、布线Ml、连接器V1以及布线M2等而连接于作为双极晶体管TR的集电极层的P-型层BP。
熔丝元件FE串联连接于双极晶体管TR的发射极与集电极之间，所以只要熔丝元件FE导通，双极晶体管TR的发射极与集电极就成为同一电位，所以双极晶体管TR不会变为导通状态。也就是，在半导体器件的制造工序中，通过选择是否将熔丝元件FE切断，能够选择是否使用双极晶体管TR。如果将熔丝元件FE切断则能够对双极晶体管TR的发射极和集电极施加不同的电位，所以能够将双极晶体管TR在电路中作为开关元件或放大用的元件等使用。
在将熔丝元件FE切断时，对形成在图2的熔丝区域1A的熔丝元件FE的中央部(延伸部)从上方照射激光。在本申请中，将通过激光照射将熔丝元件FE切断的作业称为激光修整。激光修整工序中，从被层间绝缘膜IL1、IL2覆盖的熔丝元件FE的上方进行激光照射，所以熔丝元件FE的正上方的层间绝缘膜IL1、IL2也被去除。以下，使用图3以及图4，对进行激光修整时的本实施方式的半导体器件的构造进行说明。图4中，放大地示出熔丝区域，为了易于读图而省略了比层间绝缘膜IL2靠上的膜等的图示。
图3中，并排设置在元件分离区域RL上的多个熔丝元件FE中的1个熔丝元件通过激光修整被切断。通过激光照射切断的部分，不是在X方向上延伸的熔丝元件FE的长度方向上的端部，而是延伸部的中央部分。通过激光修整，焊丝元件FE的一部分被去除，在熔丝元件FE的该一部分被去除后的区域，元件分离区域RL的上表面从熔丝元件FE以及绝缘膜TC露出。
在此，形成在熔丝元件FE之下的绝缘膜TC也被去除了一部分，在绝缘膜TC的该一部分被去除后的区域与残留有绝缘膜TC的区域的边界附近，绝缘膜TC的端部从熔丝元件FE露出。也就是，在俯视图中，绝缘膜TC的端部相对于熔丝元件FE不重叠，在比熔丝元件FE接近激光照射部的区域终止。若换言之，则由激光修整造成的绝缘膜TC的后退量比由激光修整造成的熔丝元件FE的后退量小。
如图4所示，在进行了激光修整的区域，不仅熔丝元件FE，熔丝元件FE之下的绝缘膜TC、熔丝元件FE之上的层间绝缘膜IL1以及IL2的各自的一部分都被去除了，由此，形成贯通包括绝缘膜TC、熔丝元件FE、层间绝缘膜IL1以及IL2在内的层叠膜的开口部OP2。在开口部OP2的底部，元件分离区域RL的上表面露出。通过开口部OP2，熔丝元件FE被切断(断裂)。
在开口部OP2内的侧壁露出的层间绝缘膜IL1、IL2以及绝缘膜TC的侧壁，与熔丝元件FE相比带有斜度。通过激光修整切断后的熔丝元件FE的截面、也就是熔丝元件FE的侧壁，相对于外延基板EP的主面具有近乎垂直角度的角度。相对于此，在开口部OP露出的层间绝缘膜IL1、IL2以及绝缘膜TC的侧壁，相对于外延基板EP的主面具有低于90°的角度。
即，在开口部OP2，层间绝缘膜IL1、IL2以及绝缘膜TC各自的开口宽度随着从下方朝向上方而变宽。因此，在开口部OP2，与熔丝元件FE的端部相比，绝缘膜TC的端部在熔丝元件FE以及绝缘膜TC被去除后的区域、也就是接近激光照射部的中心的位置终止。若换言之，则与形成在开口部OP2的侧壁的熔丝元件FE的端部相比，形成在开口部OP2的侧壁的绝缘膜TC的端部，在接近俯视图中的开口部OP2的中心的位置终止。
激光修整工序中，通过隔着层间绝缘膜IL1、IL2对熔丝元件FE照射激光，由此熔丝元件FE吸收热，熔丝元件FE的一部分气化而被排气。通过这样去除熔丝元件FE的一部分，由此熔丝元件FE高电阻化，成为电绝缘的状态。这样一来，熔丝元件FE被切断。在熔丝元件FE气化而被排气时，熔丝元件FE上的层间绝缘膜IL1、IL2也被去除一部分而开口。
在此，绝缘膜TC是导热率比构成元件分离区域RL或绝缘膜IF3等的氧化硅膜高的膜。由此，激光修整工序中，在激光照射时热传递至绝缘膜TC，所以绝缘膜TC也气化。
以下，利用图23、图24所示的比较例的半导体器件对本实施方式的半导体器件的效果进行说明。图23是比较例的半导体器件的剖视图，是含未进行激光修整的熔丝元件的剖视图。图24是比较例的半导体器件的剖视图，是含进行激光修整后的熔丝元件的剖视图。此外，图23以及图24中未示出双极晶体管。图23以及图24中，放大地示出熔丝区域，为了易于读图，所以省略比层间绝缘膜IL2靠上的膜等的图示。
如图23以及图24所示，比较例的熔丝元件FEa及其附近的构造，具有与利用图1～图4说明的本实施方式的熔丝元件大致相同的构造。但是，比较例的半导体器件中，熔丝元件FEa与元件分离区域RL的上表面相接触地形成，在熔丝元件FEa与元件分离区域RL之间未形成绝缘膜TC(参照图2～图4)，这一点不同于本实施方式。若换言之，则在比较例中，在熔丝元件FEa与元件分离区域RL之间未形成导热率比氧化硅膜高的绝缘膜。
在对这样的比较例的熔丝元件FEa进行激光修整后的情况下，要考虑熔丝元件FEa的一部分作为残渣而残留、或暂时气化后的熔丝元件FEa的一部分附着于元件分离区域RL的上表面而层叠的情况。这些情况下，在熔丝元件FEa被去除了的区域且在元件分离区域RL的上表面上，形成具有导电性的残留物RE。
这起因于：激光修整工序中，难以实现以使得残留物RE不残留的方式将熔丝元件FEa去除，而且，难以防止元件分离区域RL破损而成为异常形状。也就是，难以提高激光照射的精度，另外，难以提高熔丝元件FEa上且在开口部OP1之下的层间绝缘膜IL1、IL2的膜厚的精度。
因此，例如在激光的输出过小、或熔丝元件FEa上的层间绝缘膜IL 1、IL2的膜厚大等情况下，要考虑熔丝元件FEa未充分气化，而且气化后的熔丝元件FEa的一部分遇冷而附着于元件分离区域RL的上表面的情况。在此，若具有导电性的残留物RE附着于通过激光照射而断裂后的熔丝元件FEa两侧的接触部之间，则残留物RE恐会成为熔丝元件FEa两侧的接触部彼此之间的漏电路径。也就是，本应通过激光修整而切断的熔丝元件FEa由残留物RE接通，由此，产生半导体器件变得不再正常工作的问题。
另外，在激光的输出过大的情况下，熔丝元件FEa确实地被去除，而元件分离区域RL的表面由于激光照射而被破坏成为异常形状，产品的成品率恐会降低。
另外，作为防止熔丝元件FEa通过残留物RE而漏电的方法，可以考虑增大熔丝元件FEa的延伸长度，并扩宽照射激光的范围(光斑尺寸)。该情况下，一般认为，即使残留物RE附着于构成通过激光照射被断开后的熔丝元件FEa的导电膜彼此之前，也能够使形成漏电路径的可能性减低，或者提高由残留物RE产生的漏电路径的电阻值。
但是，难以扩宽一次进行的激光照射中的激光的照射范围。另外，如错开激光的照射位置而进行多次激光照射，则在激光的照射范围重叠的位置由于过度的激光照射，元件分离区域RL恐会被破坏。另外，在激光的照射范围不重叠的情况下，在多个激光照射区域彼此之间，熔丝元件FE的一部分残留在未被激光照射的区域，这成为漏电的原因。为了防止这些问题的发生，要对相邻的区域高精度地错开照射位置而进行多次激光照射，这也难以实现。
相对于此，本实施方式的半导体器件中，如图2所示，在熔丝元件FE与元件分离区域RL之前设置有由导热率高的材料形成的绝缘膜TC。设置在熔丝元件FE之下的绝缘膜TC，在激光修整工序中与熔丝元件FE一并被去除。
由此，由熔丝元件FE的残渣等构成的具有导电性的残留物RE(参照图24)不易附着于将熔丝元件FE去除后的区域之下的元件分离区域RL的上表面，所以能够防止进行激光修整后的熔丝电阻值因残留物RE而下降因而引发漏电的情况。
这是因为：在熔丝元件FE由于激光照射而过热时，熔丝元件的热传递到导热率高的绝缘膜TC，由此熔丝元件FE以及绝缘膜TC气化。由此，通过绝缘膜TC的气化压力，从熔丝元件FE的下侧促进熔丝元件FE的气化(挥发)，能够更确实地将熔丝元件FE去除。另外，绝缘膜TC由绝缘体构成，所以即使绝缘膜TC的一部分未完全气化而作为残留物附着并残留于元件分离区域RL的上表面，也不会成为熔丝元件FE的漏电的原因。由此，能够使半导体器件的可靠性提高。
另外，绝缘膜TC和元件分离区域RL是相对于构成元件分离区域RL的氧化硅膜的密合性低于多晶硅膜相对于氧化硅膜的密合性的膜，所以在激光照射时绝缘膜TC易于从元件分离区域RL的方面剥离并去除。因此，在将熔丝元件FE以及绝缘膜TC去除的激光修整工序中，将基底的元件分离区域RL的表面的一部分与绝缘膜TC一起剥离，能够防止元件分离区域RL成为异常形状。由此，能够使半导体器件的可靠性提高。
另外，图24中，通过激光照射而断裂后的熔丝元件FEa之间的漏电路径仅是元件分离区域RL的上表面，比较短。相对于此，本实施方式中，如图4所示设置有绝缘膜TC且绝缘膜TC的一部分通过激光修整被去除。在此，设置有绝缘膜TC，所以在通过激光照射而断裂后的熔丝元件FE之间漏电流能够流动的路径，与比较例相比变长。
也就是，从开口部OP2处的熔丝元件FE的一方的终端部起沿绝缘膜TC的带斜度的侧壁以及元件分离区域RL的上表面到达另一方的熔丝元件FE的终端部为止的路径的长度，比在图24所示的比较例中从熔丝元件FEa的一方的终端部起仅沿元件分离区域RL的上表面到达另一方的熔丝元件FEa的终端部为止的路径的长度长。
由此，即使残留物RE附着于通过本实施方式的激光修整而断裂后的熔丝元件FE之间(参照图24)，因为供漏电流流动的路径变长，所以能够防止由残留物RE产生的短路等、并防止漏电的发生。另外，能够使漏电路径延伸，所以能够防止进行激光修整后的熔丝的电阻值由于漏电而降低的情况。由此，能够防止连接于该熔丝元件FE的电路不再正常工作。因此，能够使半导体器件的可靠性提高。
＜关于半导体器件的制造方法＞
参照图5～图13对本实施方式的半导体器件的制造方法进行说明。
图5～图13是本实施方式的半导体器件的制造工序中的剖视图。图5～图13中，在各图的左侧示出熔丝区域1A，在右侧示出晶体管区域1B。示出在熔丝区域1A形成有熔丝元件而在晶体管区域1B形成有双极晶体管的样子。
首先，如图5所示，准备含B(硼)的P型半导体基板SB。之后，在晶体管区域1B的半导体基板SB的上表面的一部分对作为N型杂质的Sb(锑)进行离子注入，在晶体管区域1B的半导体基板SB的上表面的另一部分对作为P型杂质的B(硼)进行离子注入，之后，对半导体基板SB进行热处理。接下来，在半导体基板SB上利用外延生成法形成外延基板EP。
外延基板EP由主要含P(磷)且比较而言杂质浓度低的N-型半导体构成。但是，在晶体管区域1B的外延基板EP的下表面，在对B(硼)进行离子注入后的半导体基板SB的上表面的正上方，形成有含B(硼)的埋入P+型层SP。另外，在晶体管区域1B的外延基板EP的下表面，在对Sb(锑)进行离子注入后的半导体基板SB的上表面的正上方，形成有含Sb(锑)的埋入N+型层CN。
接着，如图6所示，在埋入P+型层SP的正上方的外延基板EP内，形成具有元件间的分离作用的P型层PL。P型层PL能够通过针对外延基板EP的主面的B(硼)的离子注入以及热注入而形成。之后，通过针对外延基板EP的主面的N型杂质(例如P(磷))的离子注入以及热注入，由此在外延基板EP内形成接触N型层CCN。接触N型层CCN以及P型层PL哪一个先形成都可以。
P型层PL在埋入P+型层SP的正上方从埋入P+型层SP的上端起遍及外延基板EP的主面而形成。接触N型层CCN在埋入N+型层CN的端部的正上方从埋入N+型层CN的上端起遍及外延基板EP的主面而形成。接触N型层CCN是用于从外延基板EP的主面侧对埋入N+型层CN供给电位的接触层。
接下来，如图7所示，在外延基板EP的主面上利用热氧化法等形成了由氧化硅膜构成的绝缘膜IF1后，在绝缘膜IF1上利用例如CVD(Chemical Vapor Deposition，化学气相沉积)法形成由氮化硅膜等构成的绝缘膜IF2。之后，利用光刻蚀技术以及蚀刻法对由绝缘膜IF2、IF1构成的层叠膜进行构图。
该层叠膜在熔丝区域1A在形成熔丝元件的图案之处被全部去除。另外，该层叠膜在晶体管区域1B覆盖埋入N+型层CN的正上方及其附近区域的外延基板EP的主面，进一步，在从该区域分离开的区域覆盖P型层PL的上表面。覆盖埋入N+型层CN的正上方及其附近区域与P型层PL的上表面之间的外延基板EP的主面的上述层叠膜被去除。
接着，通过以上述层叠膜为掩膜进行干式蚀刻，由此对外延基板EP的主面进行深蚀刻(etch back)，从而形成多个槽。在图中所示的熔丝区域1A，外延基板EP的主面整个面后退。
接下来，如图8所示，进行氧化处理，在上述多个槽内形成由氧化硅膜构成的元件分离区域RL。由此，上述多个槽内被元件分离区域RL填埋。之后，将绝缘膜IF2去除。在晶体管区域1B被相邻的元件分离区域RL夹着的活性区域与P型层PL的上表面，被绝缘膜IF1覆盖。
接下来，如图9所示，通过利用光刻蚀技术以及离子注入法，对晶体管区域1B的埋入N+型层CN的正上方的外延基板EP的主面导入P型杂质(例如B(硼))，由此形成P-型层BP。接着，利用光刻蚀技术以及离子注入法，对晶体管区域1B的埋入N+型层CN的正上方的外延基板EP的主面导入P型杂质(例如B(硼))，由此形成在横方向上夹着P-型层BP的一对P+型层GP。
P+型层GP与P-型层BP相接触，与P-型层BP相比P+型层GP一方的杂质浓度高。此时，在熔丝区域1A不形成P型半导体层。P-型层BP以及P+型层GP的形成深度比元件分离区域RL浅。
接着，如图10所示，在外延基板EP的主面上形成由氧化硅膜构成的绝缘膜IF3。绝缘膜IF3形成在活性区域上，几乎不形成在元件分离区域RL上。之后，利用例如CVD法在外延基板EP的主面上形成绝缘膜IF4。绝缘膜IF4的膜厚为例如
Figure BDA0000858664130000171
在此，按
Figure BDA0000858664130000172
Figure BDA0000858664130000173
的膜厚来形成绝缘膜IF4。在熔丝区域1A，以覆盖元件分离区域RL的上表面的方式形成绝缘膜IF4。在晶体管区域1B，以覆盖元件分离区域RL以及绝缘膜IF3的上表面的方式形成绝缘膜IF4。
绝缘膜IF4由氮化硅膜或碳化硅膜构成。构成绝缘膜IF4的氮化硅膜或碳化硅膜均是导热率比构成元件分离区域RL以及绝缘膜IF3的氧化硅膜的导热率高的膜。具体而言，氧化硅的导热率是1.38(W/m·K)，氮化硅的导热率是20～28(W/m·K)，碳化硅的导热率是150～170(W/m·K)。
另外，构成绝缘膜IF4的氮化硅膜或碳化硅膜均是相对于构成元件分离区域RL以及绝缘膜IF3的氧化硅膜的密合性比较低的膜。具体而言，与熔断元件(多晶硅膜)相对于氧化硅膜的密合性相比，绝缘膜IF4相对于氧化硅膜的密合性较低。
一般认为，密合的物质彼此的热膨胀系数或线膨胀率之差越大，物质间的密合性越低。在此，氧化硅(SiO2)的热膨胀系数是0.51～0.58(×10-6/K)，相对于此，硅(Si)的热膨胀系数是2.4(×10-6/K)，氮化硅(SiN)的热膨胀系数是3～3.5(×10-6/K)，碳化硅(SiC)的热膨胀系数是4～4.5(×10-6/K))。由此，与Si膜相比，SiN膜或SiC膜一方相对于SiO2膜的表面的密合性低，容易从SiO2膜的表面剥离。
接下来，如图11所述，通过利用光刻蚀技术以及干式蚀刻将晶体管区域1B的绝缘膜IF4的一部分去除，之后将绝缘膜IF4作为掩膜而进行湿式蚀刻，由此将绝缘膜IF3的一部分去除。由此，使P-型层BP的上表面的一部分露出。
接着，在外延基板EP的主面上利用例如CVD法形成多晶硅膜PS。之后，通过利用离子注入法对成膜后的多晶硅膜PS以比较高的浓度导入N型杂质(例如As(砷)，由此多晶硅膜PS成为N+型半导体膜。在此，对杂质的注入量进行调整，使得多晶硅膜PS的薄膜电阻ρs成为1～5000Ω/单位面积。另外，在此，按
Figure BDA0000858664130000181
的膜厚形成多晶硅膜PS。在晶体管区域1B，多晶硅膜PS与露出的P-型层BP的上表面相接触。
之后，通过进行热处理，使多晶硅膜PS内的N型杂质在P-型层8P的上表面扩散。由此，在P-型层BP内形成含N型杂质(例如As(砷))的N+型层EN。N+型层EN的形成深度比P-型层BP的形成深度浅。N+型层EN的上表面与多晶硅膜PS相接触。
接着，如图12所示，利用光刻蚀技术以及干式蚀刻方来加工多晶硅膜PS以及绝缘膜IF4。由此，绝缘膜IF3以及元件分离区域RL的各自的上表面露出。通过该加工，在熔丝区域1A形成由多晶硅膜PS构成的熔丝元件FE。熔丝元件FE具有在俯视图中沿1个方向延伸的图案，在该图案的长度方向上的两端部形成有宽度比该方向上的中央的延伸部宽的接触部的图案。熔丝元件FE的平面布局是如图1所示那样的。在此，熔丝元件FE之下的绝缘膜IF4被加工成与熔丝元件FE同样的图案，由此，形成由绝缘膜IF2构成的绝缘膜TC(参照图12)。
通过上述工序，在晶体管区域1B中，活性区域以外的多晶硅膜PS以及绝缘膜IF4被去除。另外，在活性区域内，活性区域的端部的区域以及P-型层BP的正上方的区域以外的区域的多晶硅膜PS以及绝缘膜IF4被去除。在活性区域的端部，在外延基板EP上依次隔着绝缘膜IF3、IF4而形成由多晶硅膜PS构成的防反转用板FP。
另外，在P-型层BP的正上方形成由多晶硅膜PS构成的发射极电极ED。在N+型层EN的正上方区域的侧方，在外延基板EP的主面上依次隔着绝缘膜IF3、IF4而形成发射极电极ED的一部分。在N+型层EN的正上方，未形成绝缘膜IF3、IF4，而形成有与外延基板EP的主面相接触的发射极电极ED的一部分。
通过利用图12说明了的工序，在晶体管区域1B形成纵型的双极晶体管TR。也就是，双极晶体管TR是具有作为发射极层的N+型层EN、作为基极层的P-型层BP和作为集电极层的埋入N+型层CN的NPN型晶体管。
接着，如图13所示，通过利用例如CVD法在外延基板EP的主面上形成层间绝缘膜IL1，由此覆盖绝缘膜TC、IF4、熔丝元件FE、发射极电极ED以及防反转用板FP等。之后，在形成了多个贯通层间绝缘膜IL1的接触孔后，由主要由W(钨)形成的接触插塞CP将这些接触孔的各个孔的内侧填埋。
在熔丝区域1A，接触插塞CP连接于熔丝元件FE两端的各自的上表面。在晶体管区域1B，多个接触插塞CP分别贯通绝缘膜IF4而连接于P型层PL的上表面、接触N型层CCN的上表面或P+型层GP的上表面。另外，另外的多个接触插塞CP连接于发射极电极ED的上表面或防反转用板FP的上表面。
接下来，通过在利用例如溅射法在层间绝缘膜IL1以及接触插塞CP各自上形成金属膜之后，对该金属膜进行构图，由此形成由该金属膜构成的布线Ml。布线Ml例如由Al(铝)膜构成，连接于熔丝区域1A以及晶体管区域1B的多个接触插塞CP的各个接触插塞。层间绝缘膜IL1例如由氧化硅膜构成。
接下来，由通过例如CVD法形成的层间绝缘膜IL2覆盖层间绝缘膜IL1以及布线Ml的各个。层间绝缘膜IL2由例如氧化硅膜构成。之后，在形成了多个贯通层间绝缘膜IL2的过孔后，由主要由W(钨)形成的连接器V1填埋这些过孔的各个过孔的内侧。多个过孔V1的各个过孔连接于布线Ml的上表面。
接下来，在层间绝缘膜IL2上与布线Ml同样地形成布线M2。布线M2的膜厚比布线Ml的膜厚大。多个布线M2的各个连接于连接器V1的上表面。
接下来，在层间绝缘膜IL2上，以覆盖布线M2的方式，利用例如CVD法依次形成覆盖绝缘膜CV1、CV2。覆盖绝缘膜CV1例如由氧化硅膜构成，覆盖绝缘膜CV2例如由SiON(氮氧化硅)膜构成。
接下来，在比对熔丝元件FE进行激光照射时的激光照射部广的范围，通过将该激光照射部、其附近的覆盖绝缘膜CV2、CV1、以及层间绝缘膜IL2的一部分去除，由此形成开口部OP1。形成开口部OP1的上述去除工序，例如利用光刻蚀技术以及干式蚀刻法来进行。开口部OP1，形成于在俯视图中重叠于熔丝元件FE的延伸部也就是激光照射部的位置。从开口部OP1的底面到熔丝元件FE的上表面为止的距离例如是
Figure BDA0000858664130000201
接下来，通过利用光刻蚀技术以及干式蚀刻法在未图示区域将覆盖绝缘膜CV2、CV1去除，由此使成为焊盘的布线M2露出。接下来，在覆盖绝缘膜CV2上形成由钝化膜PI(其由含聚酰亚胺形成)构成的图案。通过以上步骤，形成本实施方式的半导体器件。
本实施方式的熔丝元件FE，在进行电路特性的调整或不良电路的排除等的情况下，根据需要被激光切断。在利用激光照射将熔丝元件FE切断的工序即激光修整工序中，按以下这样的条件进行激光照射。即，用于将熔丝元件FE切断所进行的激光照射的条件，例如将照射能量设为0.1～0.6μJ、将脉冲宽度设为10～30ns、将光斑尺寸设为10～40μm。
本实施方式的半导体器件的制造方法中，如图13所示，在熔丝元件FE与元件分离区域RL之间设置有由导热率高的材料形成的绝缘膜TC。在进行激光修整工序的情况下，设置在熔丝元件FE之下的绝缘膜TC，与熔丝元件FE一起被去除。由此，如图3所示形成开口部OP2，熔丝元件FE被切断。以下，利用比较例(参照图23以及图24)对本实施方式的半导体器件的制造方法的效果进行说明。
在比较例的半导体器件中，由于如利用图23以及图24说明了的那样，以与元件分离区域RL的上表面相接触的方式形成熔丝元件FEa，由此产生残留物RE附着于熔丝切断部的问题。也就是，残留物RE成为漏电路径，由此以切断为目的而进行激光修整后的熔丝元件FEa导通，由此，产生半导体器件的可靠性降低的问题。
但是，从防止在进行激光修整后的熔丝元件FEa中发生漏电的观点、以及防止元件分离区域RL的表面由于激光照射而成为异常形状的观点出发，对激光修整要求高精度。相对于此，在激光修整工序中难以提高激光照射的精度，而且，难以提高熔丝元件FEa上且开口部OP1之下的层间绝缘膜IL1、IL2的膜厚的精度。也就是，难以以不残留残留物RE的方式将熔丝元件FEa去除、而且难以防止元件分离区域RL被破坏而成为异常形状。因此，产品的合格率减低，因而有半导体器件的成品率降低、制造成本增加的问题。
相对于此，在本实施方式中，通过在图13所示的熔丝区域1A的元件分离区域RL上形成导热率高且相对于氧化硅膜的密合性低的绝缘膜TC，由此，能够得到与利用图1、图4、图23以及图24说明的效果同样的效果。另外，能够防止漏电的发生以及激光照射部的元件分离区域的异常形状的产生，所以能够提高产品的合格率。由此，能够提高半导体器件的制造工序中的成品率，能够降低半导体器件的制造成本。
因此，即使不提高激光修整工序中的激光照射的精度、或、图13所示的熔丝元件FE上且开口部OP1之下的层间绝缘膜IL1～IL2的膜厚的精度等，也能够防止切断后的熔丝元件FE漏电。也就是，可以对激光照射的精度以及熔丝元件FE上的绝缘膜的膜厚的精度设置余裕，所以半导体器件的制造工序变得容易，由此能够降低半导体器件的制造成本。
另外，本实施方式中，如图13所示，能够通过与作为双极晶体管TR的一部分的绝缘膜IF3同层的膜来形成绝缘膜TC。另外，能够通过与作为双极晶体管TR的一部分的发射极电极ED以及防反转用板FP同层的膜来形成熔丝元件FE。因此，能够通过共用的工序来形成双极晶体管TR和熔丝元件FE的各个元件的构造的一部分。因此，在将双极晶体管TR和熔丝元件FE混合载置于同一半导体芯片上的情况下，能够使制造工序简易化。
(实施方式2)
以下，利用图14～图20对通过在熔丝元件之下形成导热性高的膜、进一步在熔丝元件的正下方的元件分离区域的上表面形成凹部从而防止漏电流的产生的情况进行说明。本实施方式，在进行激光修整后的熔丝元件的切断部，通过延长漏电流能够流动的漏电路径，从而防止漏电流的产生。图14～图18是对本实施方式的半导体器件的制造方法进行说明的剖视图。图14～图18中，与图5～图13同样地示出熔丝区域1A以及晶体管区域18。图19是表示本实施方式的半导体器件的俯视图。图20是进行激光修整后的情况下图19的C-C线上的剖视图。
首先，如图14所示，通过进行与利用图5～图9说明的工序同样的工序，而在由半导体基板SB以及外延基板EP构成的基板上形成元件分离区域RL，并在该基板内形成各种半导体层。
接下来，利用光刻蚀技术、干式蚀刻法或湿式蚀刻法，在熔丝区域1A的元件分离区域RL的上表面形成作为凹部的槽D1。槽D1是不贯通元件分离区域RL而使元件分离区域RL的上表面的一部后退直至元件分离区域RL的中途深度为止而形成的台阶部。一般认为，槽D1的侧壁沿相对于外延基板EP的主面垂直的方向形成。
但是，在利用湿式蚀刻法形成了槽D1的情况下，一般认为，槽D1的侧壁相对于外延基板EP的主面带有斜度。也就是，一般认为，随着从槽D1底部朝向上方，槽D1的开口宽度变宽。图中，示出槽D1的侧壁相对于外延基板EP的主面垂直地形成的构造。槽D1形成于在激光修整工序中将照射激光的区域。例如，槽D1形成在熔丝元件FE的延伸方向上的中心部的正下方。该情况下，熔丝元件FE的延伸方向上的中心部是激光的照射点的中心部。
接着，如图15所示，通过进行与利用图10说明的工序同样的工序，由此在元件分离区域RL上形成绝缘膜IF3。绝缘膜IF3的上表面，优选是在熔丝区域1A的元件分离区域RL上包含槽D1的正上方的区域而成为平坦的，但是也可以如图15所示，绝缘膜IF3的膜厚比较薄，绝缘膜IF3沿槽D1的侧壁形成，并在槽D1的正上方的绝缘膜IF3的上表面形成有槽。
接着，如图16所示，通过进行与利用图11说明的工序同样的工序，由此在绝缘膜IF3上形成多晶硅膜PS。
接着，如图17所示，通过进行与利用图12说明的工序同样的工序，由此形成由双极晶体管TR和多晶硅膜PS构成的熔丝元件FE。熔丝元件FE的上表面，优选是包含槽D1的正上方的区域而成为平坦的，但是也可以如图17所示，在槽D1的正上方的熔丝元件FE的上表面形成有槽。
接着，如图18所示，通过进行与利用图13说明的工序同样的工序，形成覆盖熔丝元件FE以及双极晶体管TR的层间绝缘膜IL1、IL2以及其他布线等，从而形成本实施方式的半导体器件。在此，图19示出本实施方式的半导体器件的俯视图。与图1同样，图19中示出多个熔丝元件FE，省略了这些熔丝元件FE上的层间绝缘膜以及布线等的图示。
图19中，通过虚线的图案D2示出槽D1(参照图18)的轮廓的一例。另外，图19中，通过双点划线的图案D3示出槽D1(参照图18)的轮廓的另一例。如图中通过虚线所示，槽的图案D2也可以与在Y方向上并排的熔丝元件FE的各个相对应而形成。也就是，各熔丝元件FE的正下方的槽的图案D2彼此相互分离。相对于此，也可以如图2中通过双点划线所示，在Y方向上并排的熔丝元件FE分别共有在Y方向上延伸的1个槽的图案D3。也就是，1个槽的图案D3也可以在俯视图中重叠于多个熔丝元件FE。
接着，利用图20对激光修整工序中照射激光后的熔丝元件FE的构造进行说明。激光的照射条件与上述实施方式1同样。在激光照射后，如利用图4说明的那样，形成有开口部OP2。在此，在形成于槽D1内的绝缘膜TC被去除且槽D1的内侧的表面露出这一点上，不同于图4。
本实施方式中，能够得到与上述所述实施方式1同样的效果。另外，能够得到以下说明的效果。
本实施方式中，在通过激光照射将熔丝元件FE以及绝缘膜TC去除的区域、也就是开口部OP2的底部，在元件分离区域RL的上表面形成有槽D1。即，在开口部OP2的底面，槽D1的侧壁以及底面露出。如利用比较例(参照图24)说明的那样，有时切断后的熔丝元件FE之间的元件分离区域RL的上表面成为漏电流的路径。相对于此，本实施方式中，通过形成槽D1，能够延长该漏电流的路径。也就是，通过形成槽D1，因而，作为该漏电流的路径，相对于槽D1的侧方的元件分离区域RL的上表面和槽D1的底面追加槽D1的内侧的侧壁。
因此，假设具有导电性的残留物RE(参照图24)附着于将熔丝元件FE去除后的区域的元件分离区域RL的上表面，因为用于供漏电流流动的路径比比较例长，所以能够防止由残留物RE造成的短路等能够防止漏电的发生。另外，能够使漏电路径延伸，所以能够防止进行激光修整后的熔丝的电阻值由于漏电而降低。由此，能够防止连接于该熔丝元件FE的电路不再正常工作。因此，能够使半导体器件的可靠性提高。
另外，上述具有导电性的残留物RE，相对于通过激光照射将熔丝元件FE以及绝缘膜TC去除后的元件分离区域RL的上表面，垂直地下降而沉积。因此，槽D1的侧壁，优选是相对于外延基板EP的主面垂直。这是因为：在槽D1的侧壁垂直地形成的情况下，相对于元件分离区域RL的上表面垂直地下降而沉积的残留物RE不易附着于该侧壁。由此，如果槽D1的侧壁垂直地形成，则能够有效地防止漏电路径的形成。为了垂直地形成槽D1的侧壁，在利用图14说明了的工序中形成槽D1时，优选是使用干式蚀刻也就是各向异性蚀刻。
<关于变形例>
以下，利用图21以及图22对本实施方式的半导体器件的变形例进行说明。图21以及图22是本实施方式的半导体器件的变形例的剖视图。图21中放大地示出未进行激光修整的熔丝元件FE，图22中放大地示出进行了激光修整后的熔丝元件FE。图21以及图22中，为了易于读图，省略了比层间绝缘膜IL2靠上的膜等的图示。本变形例与图18～图20所示构造的差异是如图21以及图22所示槽D1的侧壁为屋檐状这一点。
即，如图21以及图22所示，槽D1的侧壁相对于外延基板EP的主面具有带倒锥形的角度。也就是，随着从槽D1的底部朝向上方，槽D1的开口宽度变小。即，槽D1的侧壁具有外伸(overhang)形状。
如上述那样，具有导电性的残留物RE(参照图24)，相对于通过激光照射将熔丝元件FE以及绝缘膜TC去除后的元件分离区域RL的上表面，垂直地下降而沉积。因此，与如图20所示，槽D1的侧壁垂直地形成的情况相比较，如果槽D1的侧壁具有屋檐状的形状，则能够更为有效地防止残留物RE相对于槽D1的侧壁的附着。由此，能够更为有效地防止漏电路径的形成。
为了如本实施方式那样、将槽D1的侧壁形成为屋檐状，在利用图14说明的工序中形成槽D1时，优选是使用干式蚀刻也就是各向异性蚀刻。
以上，对于由本发明者完成的发明基于其实施方式具体地进行了说明，但是当然，本发明不限定于上述实施方式，可以在不脱离其主旨的范围内进行各种变更。
附图标记的说明
1A 熔丝区域
1B 晶体管区域
CP 接触插塞
CV1、CV2 覆盖绝缘膜
EP 外延基板
FE 熔丝元件
IF3、IF4 绝缘膜
IL1、IL2 层间绝缘膜
Ml、M2 布线
OP 开口部
PI 钝化膜
RL 元件分离区域
SB 半导体基板
TC 绝缘膜
TR 双极晶体管

Claims (15)

1.一种半导体器件，其中，具有：
半导体基板；
所述半导体基板上的第一绝缘膜；
形成在所述第一绝缘膜上的第二绝缘膜；和
与所述第二绝缘膜的上表面接触地形成在所述第二绝缘膜上且含硅的导电膜；
所述导电膜构成熔丝，
所述第一绝缘膜的上表面的一部分在形成于所述熔丝及所述第二绝缘膜的开口部的正下方露出，
所述第二绝缘膜的导热率比所述第一绝缘膜的导热率高。
2.根据权利要求1所述的半导体器件，其中，
所述第二绝缘膜相对于所述第一绝缘膜的密合性比所述导电膜相对于所述第一绝缘膜的密合性低。
3.根据权利要求1所述的半导体器件，其中，
在所述导电膜的正下方的所述第一绝缘膜的上表面形成有槽，
所述第二绝缘膜的一部分埋入所述槽内。
4.根据权利要求3所述的半导体器件，其中，
所述槽的侧壁相对于所述半导体基板的主面垂直地形成。
5.根据权利要求3所述的半导体器件，其中，
所述槽的侧壁形成为屋檐状。
6.根据权利要求1所述的半导体器件，其中，
在所述导电膜上形成有第三绝缘膜，
由所述第二绝缘膜、所述导电膜以及所述第三绝缘膜构成的层叠膜具有所述开口部，
通过所述开口部，所述熔丝被切断。
7.根据权利要求6所述的半导体器件，其中，
在所述第一绝缘膜的上表面形成的槽的侧壁在所述开口部的底面露出。
8.根据权利要求6所述的半导体器件，其中，
在所述开口部内的侧壁，所述第二绝缘膜与所述导电膜相比，在俯视图中接近所述开口部的中央的位置终止。
9.根据权利要求1所述的半导体器件，其中，
所述第一绝缘膜含氧化硅，
所述第二绝缘膜含氮化硅或碳化硅。
10.根据权利要求1所述的半导体器件，其中，
具有多个隔着所述第二绝缘膜形成在所述第一绝缘膜上的所述熔丝，
多个所述熔丝中的一部分所述熔丝被切断。
11.一种半导体器件的制造方法，其中，具有：
(a)准备半导体基板的工序；
(b)在所述半导体基板上形成第一绝缘膜的工序；
(c)在所述第一绝缘膜上形成第二绝缘膜的工序；
(d)与所述第二绝缘膜的上表面接触地在所述第二绝缘膜上形成含硅的导电膜的工序；和
通过对所述导电膜进行激光照射，由此形成贯通所述第二绝缘膜、所述导电膜的开口部的工序，
所述导电膜构成熔丝，
所述第一绝缘膜的上表面的一部分在所述开口部的正下方露出，
所述第二绝缘膜的导热率比所述第一绝缘膜的导热率高。
12.根据权利要求11所述的半导体器件的制造方法，其中，
所述第二绝缘膜相对于所述第一绝缘膜的密合性比所述导电膜相对于所述第一绝缘膜的密合性低。
13.根据权利要求11所述的半导体器件的制造方法，其中，
还包括(b1)：在所述(c)工序前，在所述第一绝缘膜的上表面形成槽的工序，
所述(c)工序中，将所述第二绝缘膜的一部分埋入所述槽内。
14.根据权利要求13所述的半导体器件的制造方法，其中，
所述(b1)工序中，通过各向异性蚀刻来形成所述槽。
15.根据权利要求11所述的半导体器件的制造方法，其中，还包括：
(e)在所述导电膜上形成第三绝缘膜的工序；和
(f)通过对所述导电膜进行激光照射，由此形成贯通由所述第二绝缘膜、所述导电膜以及所述第三绝缘膜构成的层叠膜的所述开口部，从而将所述熔丝切断的工序。
CN201480030385.4A 2014-11-27 2014-11-27 半导体器件及其制造方法 Active CN105830209B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/081432 WO2016084202A1 (ja) 2014-11-27 2014-11-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN105830209A CN105830209A (zh) 2016-08-03
CN105830209B true CN105830209B (zh) 2020-12-22

Family

ID=56073820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480030385.4A Active CN105830209B (zh) 2014-11-27 2014-11-27 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US9917054B2 (zh)
JP (1) JP6335184B2 (zh)
CN (1) CN105830209B (zh)
TW (1) TW201631704A (zh)
WO (1) WO2016084202A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115939B4 (de) * 2016-08-26 2021-05-27 Infineon Technologies Ag Einmal programmierbare Speicherzelle und Speicheranordnung
CN106783550A (zh) * 2017-01-11 2017-05-31 清华大学 在衬底片分区上进行异质外延的方法
JP6936027B2 (ja) * 2017-03-09 2021-09-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10163783B1 (en) * 2018-03-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced area efuse cell structure
US10923483B2 (en) * 2018-05-31 2021-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. EFuse
JP6989460B2 (ja) * 2018-08-10 2022-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11322497B1 (en) * 2021-02-10 2022-05-03 Globalfoundries U.S. Inc. Electronic fuse (e-fuse) cells integrated with bipolar device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237944A (ja) * 1985-08-12 1987-02-18 Matsushita Electronics Corp 半導体装置
US5047826A (en) * 1989-06-30 1991-09-10 Texas Instruments Incorporated Gigaohm load resistor for BICMOS process
US6100116A (en) * 1998-06-18 2000-08-08 Taiwan Semiconductor Manufacturing Company Method to form a protected metal fuse
JP2009044079A (ja) * 2007-08-10 2009-02-26 Panasonic Corp 半導体装置、及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084837A (ja) * 1983-10-17 1985-05-14 Hitachi Ltd 半導体集積回路装置
JP2656368B2 (ja) * 1990-05-08 1997-09-24 株式会社東芝 ヒューズの切断方法
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
JP4083441B2 (ja) * 2001-04-24 2008-04-30 富士通株式会社 ヒューズを備えた半導体装置及びヒューズ切断方法
US6518642B2 (en) * 2001-06-06 2003-02-11 Samsung Electronics Co., Ltd. Integrated circuit having a passive device integrally formed therein
JP2003086709A (ja) * 2001-09-14 2003-03-20 Hitachi Ltd 半導体集積回路装置
JP3873854B2 (ja) 2002-09-19 2007-01-31 株式会社デンソー 半導体装置の製造方法
KR100568514B1 (ko) * 2003-12-24 2006-04-07 삼성전자주식회사 필드 영역들을 덮는 퓨즈를 갖는 비휘발성 메모리소자 및그것을 제조하는 방법
JP2007311372A (ja) * 2006-05-16 2007-11-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8865592B2 (en) * 2009-02-03 2014-10-21 Infineon Technologies Ag Silicided semiconductor structure and method of forming the same
US9899467B2 (en) * 2013-12-10 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237944A (ja) * 1985-08-12 1987-02-18 Matsushita Electronics Corp 半導体装置
US5047826A (en) * 1989-06-30 1991-09-10 Texas Instruments Incorporated Gigaohm load resistor for BICMOS process
US6100116A (en) * 1998-06-18 2000-08-08 Taiwan Semiconductor Manufacturing Company Method to form a protected metal fuse
JP2009044079A (ja) * 2007-08-10 2009-02-26 Panasonic Corp 半導体装置、及びその製造方法

Also Published As

Publication number Publication date
US20170005036A1 (en) 2017-01-05
US20180138122A1 (en) 2018-05-17
US9917054B2 (en) 2018-03-13
CN105830209A (zh) 2016-08-03
JPWO2016084202A1 (ja) 2017-08-31
WO2016084202A1 (ja) 2016-06-02
TW201631704A (zh) 2016-09-01
JP6335184B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
CN105830209B (zh) 半导体器件及其制造方法
KR100482385B1 (ko) 크랙정지부형성방법
US7615469B2 (en) Edge seal for a semiconductor device and method therefor
KR100841337B1 (ko) 반도체 소자 및 그 형성 방법
US10546802B2 (en) Semiconductor device including a substrate contact plug and manufacturing method thereof
US20090189248A1 (en) Semiconductor device and method of manufacturing the same
JP2008192986A (ja) 半導体装置とその製造方法
US10790355B2 (en) Semiconductor device and manufacturing method thereof
US8384131B2 (en) Semiconductor device and methods of forming the same
US8643093B2 (en) Semiconductor device and method of manufacturing the same
US11114572B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20120187573A1 (en) Method for manufacturing semiconductor device, semiconductor chip, and semiconductor wafer
US8420525B2 (en) Semiconductor device with vertical current flow and low substrate resistance and manufacturing process thereof
US9558989B2 (en) Method for manufacturing semiconductor device
US7557429B2 (en) Semiconductor device with resistor element and dummy active region
US20210159170A1 (en) Interconnection structure and manufacturing method thereof
US20230282735A1 (en) Semiconductor device and method of manufacturing the same
JP7390841B2 (ja) 半導体装置及びその製造方法
US20040018754A1 (en) Conductive contact structure and process
US20240136410A1 (en) Method of manufacturing semiconductor device
US20240178277A1 (en) Semiconductor device and method of manufacturing the same
JPH11274483A (ja) 電界効果トランジスタ及びその製造方法
JP2024039407A (ja) 半導体装置およびその製造方法
US8263470B2 (en) Method of fabricating semiconductor device
CN115148689A (zh) 半导体装置及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant