CN106783550A - 在衬底片分区上进行异质外延的方法 - Google Patents

在衬底片分区上进行异质外延的方法 Download PDF

Info

Publication number
CN106783550A
CN106783550A CN201710017838.5A CN201710017838A CN106783550A CN 106783550 A CN106783550 A CN 106783550A CN 201710017838 A CN201710017838 A CN 201710017838A CN 106783550 A CN106783550 A CN 106783550A
Authority
CN
China
Prior art keywords
cutting groove
subregion
hetero
carried out
epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710017838.5A
Other languages
English (en)
Inventor
刘道广
周伟松
严利人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201710017838.5A priority Critical patent/CN106783550A/zh
Publication of CN106783550A publication Critical patent/CN106783550A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种在衬底片分区上进行异质外延的方法，包括以下步骤：(1)在大尺寸晶圆片上，通过设置切割槽，对晶圆片表面进行分区，所述切割槽的宽度0.1～500μm，深度0.1～100μm；(2)在已经分区的晶圆片表面进行异质材料的外延薄膜生长。

Description

在衬底片分区上进行异质外延的方法
技术领域
本发明属于半导体电子器件制造技术领域，具体涉及一种在衬底片分区上进行异质外延的方法。
背景技术
对于大面积的衬底晶圆片，如果在其上生长异质外延薄膜，由于外延成核的过程是随机性的，是由一定的核心区原子向外进行延伸式的生长，当两片外延区域相碰撞时，因各自与下方的衬底存在着晶格失配，并且彼此之间也可能存在晶向等方面的不一致等原因，可能导致异质外延工艺的失效。当衬底片面积比较小时，这种现象尚不明显，然而如果衬底片面积较大，要求大面积生长以及在大面积上得到生长良好的异质外延层薄膜，目前的技术就不能保证生长的外延薄膜质量了。
现有技术在大面积生长情形下，无法完全抑制各种工艺缺陷，特别是不同材料间的晶格适配误差。当这种晶格失配不断累积，达到一定程度后，就会显性影响所生长的外延薄膜的质量，即，在薄层中产生大密度的缺陷。如上所述，当局部产生的缺陷随着外延生长过程而向外部扩散时，在不同区域的边界处，将存在较大和较严重的缺陷，严重时外延层薄膜会由于所积累的内部应力而开裂，造成工艺的完全失效。
本发明针对现有技术的上述缺陷，提出分区外延的方式，将实际的外延生长限制在各个小面积的分区之内进行。不仅使小面积分区部分的外延层可以良好生长，更可以避免各种失配因素的积累，并且通过分区的边沿来阻断缺陷区的外扩，从而在大尺寸晶圆片衬底上，形成完美质量的异质外延层薄膜。
发明内容
本发明的技术方案如下，一种在衬底片分区上进行异质外延的方法，包括以下步骤：
(1)在大尺寸晶圆片上，通过设置切割槽，对晶圆片表面进行分区，所述切割槽的宽度0.1～500μm，深度0.1～100μm，所述各个分区的面积为1mm2-2500mm2；
(2)在已经分区的晶圆片表面进行异质材料的外延薄膜生长。
进一步，所述步骤(1)中的大尺寸晶圆片，其直径≥4英寸(10mm)。
进一步，所述步骤(1)中的切割槽是通过光刻或刻蚀工艺形成的。
进一步，所述步骤(1)中的切割槽是等距和均匀分布的。
进一步，所述步骤(1)中的切割槽通过氧化或沉积工艺，形成氧化硅或氮化硅的外延生长阻挡层，防止外延优先从切割槽中开始生长，致使小分区中正常的薄膜生长受到干扰。
进一步，所述步骤(2)中在高温和真空环境下进行气相外延薄膜生长。
进一步，所述步骤(2)中将异质材料外延生长分步进行，在各步骤之间，插入激光退火或快速光退火的工艺，对于已生长的异质外延薄膜进行修整，由此使生长过程中不产生并且不累积工艺缺陷。
进一步，所述激光退火使用激光束从晶圆片的一侧向另一侧缓慢扫描，将异质外延薄膜中存在的缺陷驱赶至分区边缘的切割槽。
本发明与现有技术相比，具有的有益效果为：
通过在大尺寸晶圆片的表面设置切割槽，以及在切割槽中生长外延阻挡材料等辅助性措施，可以将实际的异质外延层材料的生长限制在小的局部分区中进行，避免各种工艺缺陷因素的不断积累。即使在某分区出现了外延薄膜质量缺陷，也能够通过片上的切割槽进行限制，不使缺陷向其他分区扩散，由此可以在大面积晶圆片上生长出所需高质量的异质外延薄膜。
附图说明
图1是本发明在衬底片上进行分区后的结构示意图。
图中1-晶圆片上的切割槽，2-准备进行异质外延的小面积分区。
具体实施方式
下面结合附图，对本发明进一步详细说明。
实施例1
对于大尺寸的晶圆片衬底，利用光刻、刻蚀等工艺步骤，在其上制作出宽度为100μm，深度为10μm的切割槽,分区的面积为400mm2，这些切割槽将大面积的晶圆片表面进行分区，各个分区的面积为4cm2。采用减压外延的方法，在各分区表面进行异质外延薄膜的生长。
本实施例能够实现本发明所述方法的基本功能，提供一种在大面积晶圆片上生长良好的异质外延薄膜。
实施例2
制作切割槽和实施异质外延生长的过程同实施例1。不同之处在于，在切割槽制作完成后，在实施外延生长之前，通过氧化、沉积等工艺步骤，在切割槽中形成氧化硅，氮化硅等外延生长的阻挡层，以防止外延优先地从切割槽中开始生长出来。
本实施例在前例基础上增加了阻挡层沉积的工艺步骤，可以防止外延优先地从切割槽中开始生长出来，干扰正常的小分区中的薄膜生长。
实施例3
各工艺步骤同实施例2，但是外延生长的步骤分成两步实施，在两步之间插入激光退火的处理。这里的激光退火，是将一定能量的激光整形成线形的束斑，然后用该条激光线，从晶圆片的一侧向另一侧缓慢扫描。如果第一步外延所形成的异质外延薄膜中存在缺陷，则由于激光线条的扫描动作，该缺陷将被驱赶到本分区边缘的切割槽，在那里被截断，由此对第一步外延的异质薄膜进行了修复。第二步外延，在修复后的薄膜表面继续进行。
本实施例采用了及时修复的工艺，使晶圆片表面的原子排序得以维持。尽管增加了处理步骤，但是总体外延层的生长质量最终得到更好的保障。
以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员可以对本发明的技术环节予以变通，应用于相类似的场合，例如同质外延的场合。本发明的保护范围以权利要求所界定的保护范围为准。

Claims (8)

1.一种在衬底片分区上进行异质外延的方法，其特征在于，包括以下步骤：
(1)在大尺寸晶圆片上，通过设置切割槽，对晶圆片表面进行分区，所述切割槽的宽度0.1～500μm，深度0.1～100μm；
(2)在已经分区的晶圆片表面进行异质材料的外延薄膜生长。
2.根据权利要求1所述方法，其特征在于，所述步骤(1)中的大尺寸晶圆片，其直径≥4英寸(10mm)。
3.根据权利要求1所述方法，其特征在于，所述步骤(1)中的切割槽是通过光刻或刻蚀工艺形成的。
4.根据权利要求1所述方法，其特征在于，所述步骤(1)中的切割槽是等距和均匀分布的。
5.根据权利要求1所述方法，其特征在于，所述步骤(1)中的切割槽通过氧化或沉积工艺，形成氧化硅或氮化硅的外延生长阻挡层。
6.根据权利要求1所述方法，其特征在于，所述步骤(2)中在高温和真空环境下进行气相外延薄膜生长。
7.根据权利要求1所述方法，其特征在于，所述步骤(2)中将异质材料外延生长分步进行，在各步骤之间，插入激光退火或快速光退火的工艺，对于已生长的异质外延薄膜进行修整，由此使生长过程中不产生并且不累积工艺缺陷。
8.根据权利要求7所述方法，其特征在于，所述激光退火使用激光束从晶圆片的一侧向另一侧缓慢扫描，将异质外延薄膜中存在的缺陷驱赶至分区边缘的切割槽。
CN201710017838.5A 2017-01-11 2017-01-11 在衬底片分区上进行异质外延的方法 Pending CN106783550A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710017838.5A CN106783550A (zh) 2017-01-11 2017-01-11 在衬底片分区上进行异质外延的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710017838.5A CN106783550A (zh) 2017-01-11 2017-01-11 在衬底片分区上进行异质外延的方法

Publications (1)

Publication Number Publication Date
CN106783550A true CN106783550A (zh) 2017-05-31

Family

ID=58949021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710017838.5A Pending CN106783550A (zh) 2017-01-11 2017-01-11 在衬底片分区上进行异质外延的方法

Country Status (1)

Country Link
CN (1) CN106783550A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578926A (zh) * 2012-08-09 2014-02-12 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN104867965A (zh) * 2014-02-26 2015-08-26 中国科学院苏州纳米技术与纳米仿生研究所 图形化衬底及其制备方法
WO2016084202A1 (ja) * 2014-11-27 2016-06-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578926A (zh) * 2012-08-09 2014-02-12 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN104867965A (zh) * 2014-02-26 2015-08-26 中国科学院苏州纳米技术与纳米仿生研究所 图形化衬底及其制备方法
WO2016084202A1 (ja) * 2014-11-27 2016-06-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US8147612B2 (en) Method for manufacturing gallium nitride crystal and gallium nitride wafer
US9422638B2 (en) Silicon substrate including an edge portion, epitaxial structure including the same, and method of manufacturing the silicon substrate
JP6425835B2 (ja) ダイヤモンド−半導体複合基板を製造する方法
JP4127463B2 (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP6212203B2 (ja) 窒化物半導体単結晶基板の製造方法
JPH10294281A (ja) 転位低減方法
JPWO2011108706A1 (ja) 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
CN101853816A (zh) Ⅲa族氮化物半导体复合基板、ⅲa族氮化物半导体基板和ⅲa族氮化物半导体复合基板的制造方法
WO2015193955A1 (ja) 窒化物半導体単結晶基板の製造方法
JP2019206467A (ja) 複数のイオン注入を用いた窒化ガリウム基板の製造方法
KR100536932B1 (ko) 반도체 웨이퍼 및 그 제조 방법
TW201511090A (zh) 包含不同結晶取向區之半導體材料及其相關製造方法
WO2004020705A1 (ja) エピタキシャルウｴーハとその製造方法
CN106783550A (zh) 在衬底片分区上进行异质外延的方法
KR100519326B1 (ko) 질화갈륨 반도체 레이저 다이오드의 기판 제조방법
KR101766799B1 (ko) Soi 웨이퍼의 제조방법
CN102498545B (zh) 外延硅晶片的制造方法
JP7170746B2 (ja) 酸化物単結晶基板及びその製造方法
SE1950611A1 (en) Crystal efficient SiC device wafer production
JPS5983998A (ja) 単結晶シリコン薄膜の製造方法
RU2593868C2 (ru) Способ и устройство для изготовления обособленных кристаллов нитридов элементов iii группы
US20200381249A1 (en) Method for fabricating a semiconductor substrate
US11996330B2 (en) Crystal efficient SiC device wafer production
JP7109197B2 (ja) 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット
KR100438819B1 (ko) 질화갈륨 단결정 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication