CN102498545B - 外延硅晶片的制造方法 - Google Patents

外延硅晶片的制造方法 Download PDF

Info

Publication number
CN102498545B
CN102498545B CN201080036536.9A CN201080036536A CN102498545B CN 102498545 B CN102498545 B CN 102498545B CN 201080036536 A CN201080036536 A CN 201080036536A CN 102498545 B CN102498545 B CN 102498545B
Authority
CN
China
Prior art keywords
silicon wafer
epitaxial
depression
silicon
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080036536.9A
Other languages
English (en)
Other versions
CN102498545A (zh
Inventor
樫野久寿
黛雅典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN102498545A publication Critical patent/CN102498545A/zh
Application granted granted Critical
Publication of CN102498545B publication Critical patent/CN102498545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明是一种外延硅晶片的制造方法，所述外延硅晶片的制造方法是在将单晶硅切片而获得的硅晶片表面上形成外延层，从而制造外延硅晶片的方法，所述外延硅晶片的制造方法的特征在于，至少，对掺杂砷并使电阻率为1.0～1.7mΩ·cm的单晶硅进行切片而获得硅晶片，通过在850～1200℃下对该硅晶片进行热处理，使其产生凹穴，并通过对该经热处理的硅晶片进行镜面研磨，去除所述产生的凹穴，然后，在该经镜面研磨的硅晶片表面上形成外延层。其目的在于提供一种外延硅晶片的制造方法，如此一来，当在掺杂有砷的低电阻硅晶片上进行外延生长时，利用简易的方法，可以防止产生堆垛层错。

Description

外延硅晶片的制造方法
技术领域
本发明涉及一种在硅晶片表面上形成外延层的外延硅晶片的制造方法。
背景技术
在大部分制造半导体电子零件的方法中，是利用通常所说的柴氏(czochralski method，CZ)法等来制造作为原材料的单晶硅。例如，在CZ法中，将单晶晶种浸渍于熔融的硅中，然后，慢慢提拉从而培养结晶。
而且，有时在将此种单晶硅进行切片而制作的硅晶片上，生长例如外延层，从而制造外延硅晶片(也称为硅外延晶片)。
此处，对利用公知技术的外延硅晶片的制造方法的一个实例加以说明。
单晶硅棒通常是利用柴氏(CZ)法或浮区(FZ)法等来培养。切割经培养的单晶硅棒，并施加圆形加工(外圆磨削工序)以使直径一致。接着，由此单晶硅棒切出晶片状的硅晶片(切片加工工序)，并施加倒角(斜面加工工序)以去掉切出的硅晶片的周边部的角。并且，施加机械研磨(研磨(lapping)加工工序；在此阶段中称为经研磨晶片)，以去除此硅晶片表面的凹凸，增加平坦度，将表面瑕疵最小化，并通过混酸蚀刻，去除机械研磨时硅晶片的表层上所形成的研磨应变层(蚀刻工序；在此阶段中称为经蚀刻晶片)。
接着，施加用于消除氧供体的供体杀手(donor killer)热处理，或在晶片的背面上，形成低电阻晶片所需的用于防止自动掺杂作用的保护膜(防掺杂物挥发用保护膜)。然后，施加镜面研磨(镜面抛光工序；在此阶段中称为经抛光晶片)，并经过在此经研磨的硅晶片的表面上形成外延层的工序，来制造外延硅晶片，所述镜面研磨是，用于通过化学性并且机械性地研磨(化学性机械研磨；CMP)机械性研磨中未能除掉的表面瑕疵，而使晶片的表面成为镜面状。
此种外延硅晶片的制造方法，记载于例如专利文献1中。
在此种用于外延生长的硅晶片的原材料单晶硅中，针对MOSFET等某种功率元件，为了减少转换动作的电阻成分，也开始要求掺杂有大量砷或磷的超低电阻率的单晶。尤其，在施加高温热处理的元件工序中，强烈要求掺杂有砷的超低电阻结晶，其中，砷的热扩散影响小于磷。
现有技术文献
专利文献
专利文献1：日本特开2003-59933号公报
发明内容
发明所要解决的课题
但是，当在用于外延生长的硅晶片中所使用的掺杂有砷的结晶为超低电阻时，如果以公知的工序条件制造外延硅晶片，可能会在生长的外延层中将产生大量堆垛层错(SF：stacking fault)，从而导致元件特性劣化。
本发明是为了解决上述问题点而完成，其目的在于提供一种外延硅晶片的制造方法，当在掺杂有砷的超低电阻硅晶片上使其外延生长时，利用简易的方法，可以防止产生堆垛层错。
解决课题的技术手段
为了达成上述目的，本发明提供一种外延硅晶片的制造方法，所述外延硅晶片的制造方法是在将单晶硅切片而获得的硅晶片表面上形成外延层，从而制造外延硅晶片的方法，所述外延硅晶片的制造方法的特征在于，至少，对掺杂砷并使电阻率为1.0～1.7mΩ·cm的超低电阻单晶硅进行切片而获得硅晶片，通过在850～1200℃下对该硅晶片进行热处理，使其产生凹穴(pit)，并通过对该经热处理的硅晶片进行镜面研磨，去除所述产生的凹穴，然后，在该经镜面研磨的硅晶片表面上形成外延层。
如此一来，对掺杂砷并使电阻率为1.0～1.7mΩ·cm的单晶硅进行切片而获得硅晶片，通过在850～1200℃下对该硅晶片进行热处理，可以使硅晶片内部的凹穴移动并产生于晶片表面。而且，通过对热处理后的硅晶片进行镜面研磨，可以有效地去除产生的凹穴。通过如此地在去除凹穴的硅晶片上形成外延层，不会因外延层形成时或形成前的高温而导致在晶片表面上产生凹穴，可以有效率且确实地防止外延层发生堆垛层错。
通过如上所述的本发明的外延硅晶片的制造方法，可以利用简易的方法，在掺杂有砷的超低电阻硅晶片上，形成几乎无堆垛层错的外延层，从而制造高质量的外延硅晶片。
此时，在对所述经热处理硅晶片进行镜面研磨时，优选以1～10μm的去除厚度(去除量)来进行镜面研磨。
由于通过以此种去除厚度来进行镜面研磨，不仅可以去除晶片表面产生的凹穴，还可以去除表层产生的凹穴，因此，可以确实地防止在形成外延层时，凹穴产生于晶片表面。
发明的效果
通过如上所述的本发明的外延硅晶片的制造方法，可以利用简易的方法，在掺杂有砷的超低电阻硅晶片上，形成几乎无堆垛层错的外延层，从而制造高质量的外延硅晶片。
附图说明
图1是表示本发明的外延硅晶片的制造方法的实施方式的一个实例的流程图。
图2是表示用于外延层生长的晶片的电阻率与外延层上发生的堆垛层错数量的关系的图表。
图3是表示在实施例1((b)、(c))和比较例1((a))中制造的外延硅晶片的堆垛层错的分布的观察图。
图4是表示在实施例2和比较例2中制作的用于外延生长的硅晶片的表面上发生的凹穴的分布的观察图。
图5是表示由掺杂有砷的结晶所切出的晶片的电阻率的实际情形的图表。
具体实施方式
先前以来，在掺杂砷的硅晶片(例如，电阻率1.8～6.0mΩ·cm)上进行外延生长，并不会发生大量堆垛层错。但是，随着掺杂砷的硅晶片的低电阻化，发生了在外延层上产生堆垛层错的问题。
针对该问题，本发明人努力研究，结果调查了用于外延生长的硅晶片的电阻率与外延层上产生的堆垛层错数量的关系。调查结果示于图2。本发明人发现：如图2所示，从1.7mΩ·cm以下的基板开始，堆垛层错数量开始增加，1.65mΩ·cm以下则大幅度增加。并且，此种超低电阻率的掺杂有砷的结晶的电阻率的下限为1.0mΩ·cm。在图5中，表示由掺杂砷的结晶切出的晶片的电阻率实际情形。图5的纵轴表示结晶棒数量(次数)。如图5所示，难以制作电阻率为1.0mΩ·cm的晶片，实际上无法制作电阻率未达1.0mΩ·cm的掺杂砷的硅晶片。
进一步研究的结果发现：此种外延层上发生的堆垛层错，是因外延生长时或生长前的高温而导致如上所述的在硅晶片表面上产生凹穴，并由于该凹穴发生堆垛层错，导致在由掺杂有高浓度的砷且电阻率为1.7mΩ·cm以下的单晶硅所获得的硅晶片上进行外延生长时的特有问题。
并且，尝试在650℃～1300℃之间，一边改变温度条件一边对此种硅晶片施加热处理，从而发现：通过在850℃以上进行热处理，可以使凹穴移动至晶片表面或表面附近。并且，如果超过1200℃，将产生滑移错位。并且发现：通过之后进行镜面研磨去除凹穴，在后续外延生长时，可以使晶片表面不产生凹穴，防止堆垛层错，从而完成本发明。
以下，作为实施方式的一个实例，一边参照附图一边详细地说明本发明的外延硅晶片的制造方法，但本发明并不限于此。
图1是表示本发明的外延硅晶片的制造方法的实施方式的一个实例的流程图。
本发明的外延硅晶片的制造方法，是在将单晶硅切片而获得的硅晶片表面上形成外延层，从而制造外延硅晶片的方法，至少，对掺杂砷并使电阻率为1.0～1.7mΩ·cm，尤其为1.0～1.65mΩ·cm的单晶硅进行切片从而获得硅晶片，通过在850～1200℃下对此硅晶片进行热处理，使其产生凹穴，并通过对经热处理的硅晶片进行镜面研磨，去除产生的凹穴，然后，在经镜面研磨的硅晶片表面上形成外延层。
如此一来，对掺杂砷并使电阻率为上述电阻率的单晶硅进行切片而获得硅晶片，通过在850～1200℃下对该硅晶片进行热处理，可以使硅晶片内部的凹穴移动并产生于晶片表面。而且，通过对热处理后的硅晶片进行镜面研磨，可以有效地去除产生的凹穴。通过如此地在经去除凹穴的硅晶片上形成外延层，不会因外延层形成时或形成前的高温而导致在晶片表面上产生凹穴，可以有效率且确实地防止外延层因凹穴发生堆垛层错。
此时，用于产生凹穴的热处理的条件，除上述温度以外，并无特别限定，可以在例如，N2气体或H2气体等环境下进行，并且，热处理时间，优选进行20分钟以上，更优选进行60分钟以上，可以更确实地使凹穴移动至晶片表面，并可以有效率地将其去除。
并且，此时，作为用于去除产生的凹穴的镜面研磨，可以用例如CMP进行研磨，并且，优选以1～10μm的去除厚度来进行研磨(研磨去除1～10μm的厚度)。
由于通过以此种去除厚度来进行镜面研磨，不仅可以去除晶片表面产生的凹穴，还可以去除表层附近产生的凹穴，因此，可以更确实地防止在形成外延层时，凹穴产生于晶片表面。还可以在此镜面研磨之前进行蚀刻，将研磨与蚀刻组合起来去除凹穴，此时，还优选将研磨厚度(研磨量)与蚀刻厚度(蚀刻量)组合起来，作为上述去除厚度。
这种本发明的外延硅晶片的制造方法，可以按照本发明的凹穴产生热处理、凹穴去除镜面研磨、外延生长的顺序来进行，其间也可以进行其他工序。
以下，更具体地说明图1所示的本发明的外延硅晶片的制造方法的实施方式的一个实例。
在本发明中，利用例如CZ法来培养单晶硅(图1(a))。此时，掺杂高浓度的砷，将单晶硅的电阻率控制在1.0～1.7mΩ·cm。
接着，对培养的单晶硅进行例如，外圆磨削，然后，用线锯切片(图1(b))，使其成为晶片状从而获得硅晶片。接着，进行磨边倒角(图1(c))、研磨(图1(d))、蚀刻(图1(e))。
而且，对如此处理的硅晶片，施加本发明的以850～1200℃进行的热处理，使其产生凹穴(图1(f))。
接着，形成用于防止自动掺杂作用的背面保护氧化膜(图1(g))，对晶片表面进行镜面研磨从而去除上述热处理所产生的凹穴(图1(h))。
接着，通过将硅晶片投入至外延反应室，将反应室内的温度升温至1000～1200℃来进行氢烘烤处理，去除硅晶片表面的自然氧化膜或微粒从而将其净化(图1(i))。然后，向反应室内供给SiCl4、SiHCl3、SiH2Cl2、SiH4等通常使用的原料气体，形成所需厚度的外延层(图1(j))。
通过利用如上工序进行本发明的外延硅晶片的制造方法，能以简单的工序，有效率地制造形成有无堆垛层错的外延层的外延硅晶片。
上述各工序并无特别限定，可以使用公知的技术，并且，也可以在工序之间进行例如，蚀刻等其他工序。
[实施例]
以下，示出实施例及比较例，更具体地说明本发明，但是本发明并不限定于这些实施例及比较例。
(实施例1)
利用CZ法提拉直径为150mm(6英寸)、掺杂有砷且电阻率为1.5mΩ·cm的结晶，用线锯切片，并进行磨边、研磨、蚀刻工序，然后，以在氮环境下850℃及1190℃的两种条件，进行20min的热处理，使其产生凹穴。接着，使用常压CVD装置，利用SiH4和O2气体，形成厚度约500nm的氧化膜来作为背面保护氧化膜。接着，对这些硅晶片的表面侧进行镜面研磨，去除凹穴。此时的研磨厚度为5μm。
接着，将硅晶片投入至外延反应室，并供给SiHCl3和氢载体气体作为原料气体，形成外延硅层。
对于表示在如此制造的外延硅晶片的外延层上产生的堆垛层错的分布的观察图，将以850℃进行热处理后的外延硅晶片的观察图示于图3(b)，将以1190℃进行热处理后的外延硅晶片的观察图示于图3(c)。如图3(b)、(c)所示，可以确认形成了未产生堆垛层错的良好的外延层。
(比较例1)
与实施例1相同，其中，在氮环境下，以650℃进行20min的普通供体杀手热处理，来代替本发明的热处理。
将在如此制造的外延硅晶片的外延层上产生的堆垛层错的分布的观察图示于图3(a)。如图3(a)所示，由于在外延生长前的硅晶片上产生凹穴，导致产生大量堆垛层错。
(实施例2、比较例2)
利用CZ法提拉直径为150mm(6英寸)、掺杂有砷且电阻率为1.5mΩ·cm的结晶，用线锯切片，并进行磨边、研磨、蚀刻工序，然后，在氢环境下进行热处理。此时，分别改变热处理温度和热处理时间，制造6片用于外延生长的硅晶片。将观察作为此硅晶片表面的堆垛层错核的凹穴的图，示于图4。
根据图4所示，可知如果进行850℃以上的热处理(实施例2)，可以使凹穴移动至晶片表面。并且，当以850℃进行10min的热处理时，晶片表面上产生的凹穴较少，凹穴移动至晶片表层附近，利用镜面研磨可以完全去除。
并且，可知通过进行20min以上的热处理，凹穴完全移动至晶片表面附近，后续外延生长时几乎不发生堆垛层错，并且，如果进行60min以上的热处理，如图4所示，由于大量凹穴移动至晶片表面，因此，易于去除凹穴。
另一方面，当以未达850℃进行热处理时(比较例2)，几乎不产生凹穴，如果使用此晶片来形成外延层，在外延工序中将产生凹穴，结果导致发生堆垛层错。
另外，本发明并不限定于所述实施方式。所述实施方式仅为示例，具有与本发明的权利要求书所记载的技术思想实质上相同的构成，并发挥相同作用效果的所有发明均包含在本发明的技术范围内。

Claims (2)

1.一种外延硅晶片的制造方法，其是在将单晶硅切片而获得的硅晶片表面上形成外延层从而制造外延硅晶片的方法，其特征在于，
至少，对掺杂砷并使电阻率为1.0～1.7mΩ·cm的单晶硅进行切片而获得硅晶片，通过在850～1200℃下对该硅晶片进行热处理，使该硅晶片产生凹穴，并通过对该经热处理的硅晶片进行镜面研磨，去除所述产生的凹穴，然后，在该经镜面研磨的硅晶片表面上形成外延层。
2.如权利要求1所述的外延硅晶片的制造方法，其中，在对所述经热处理的硅晶片进行镜面研磨时，以1～10μm的去除厚度来进行镜面研磨。
CN201080036536.9A 2009-08-19 2010-07-27 外延硅晶片的制造方法 Active CN102498545B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-190460 2009-08-19
JP2009190460A JP5338559B2 (ja) 2009-08-19 2009-08-19 シリコンエピタキシャルウェーハの製造方法
PCT/JP2010/004755 WO2011021349A1 (ja) 2009-08-19 2010-07-27 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN102498545A CN102498545A (zh) 2012-06-13
CN102498545B true CN102498545B (zh) 2014-11-05

Family

ID=43606810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080036536.9A Active CN102498545B (zh) 2009-08-19 2010-07-27 外延硅晶片的制造方法

Country Status (4)

Country Link
JP (1) JP5338559B2 (zh)
CN (1) CN102498545B (zh)
DE (1) DE112010003311B4 (zh)
WO (1) WO2011021349A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5803722B2 (ja) * 2012-02-14 2015-11-04 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP6261388B2 (ja) * 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法
WO2018198606A1 (ja) 2017-04-25 2018-11-01 株式会社Sumco ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03242926A (ja) * 1990-02-21 1991-10-29 Kawasaki Steel Corp 半導体装置の製造方法
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2002231634A (ja) * 2001-01-30 2002-08-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2003059933A (ja) 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4817078B2 (ja) * 2002-11-11 2011-11-16 株式会社Ｓｕｍｃｏ シリコンウェーハ
JP4164816B2 (ja) * 2004-02-27 2008-10-15 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP4442446B2 (ja) * 2005-01-27 2010-03-31 信越半導体株式会社 選択エッチング方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP5186684B2 (ja) * 2007-08-02 2013-04-17 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体単結晶の製造装置
JP5609025B2 (ja) * 2009-06-29 2014-10-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US8420514B2 (en) * 2009-07-16 2013-04-16 Sumco Corporation Epitaxial silicon wafer and method for manufacturing same
JP5212343B2 (ja) * 2009-12-08 2013-06-19 新日鐵住金株式会社 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2002-231634A 2002.08.16 *
JP特开2003-124219A 2003.04.25 *
JP特表2009-515370A 2009.04.09 *

Also Published As

Publication number Publication date
DE112010003311B4 (de) 2017-01-05
DE112010003311T5 (de) 2012-06-21
JP5338559B2 (ja) 2013-11-13
JP2011044505A (ja) 2011-03-03
CN102498545A (zh) 2012-06-13
WO2011021349A1 (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
CN104981892A (zh) 外延碳化硅晶片用碳化硅单晶基板的制造方法以及外延碳化硅晶片用碳化硅单晶基板
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 ｓｏｉ 웨이퍼 및 그 제조방법
KR20090037319A (ko) 접합 웨이퍼의 제조 방법
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
JP6279619B2 (ja) 半導体基板の製造方法
JP2018027893A (ja) Ｉｉｉ族窒化物半導体単結晶の製造方法
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
EP1684335A1 (en) Process for producing silicon epitaxial wafer
CN101689478A (zh) Soi芯片的制造方法
CN102498545B (zh) 外延硅晶片的制造方法
KR20100040329A (ko) 접합 웨이퍼 제조 방법
JP2007266125A (ja) シリコンエピタキシャルウェーハ及びその製造方法
KR101364995B1 (ko) 반도체 기판의 제조방법
JP5532754B2 (ja) 半導体装置の製造方法
US20030079677A1 (en) Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer
JP2010251523A (ja) 部分ｓｏｉウェーハの製造方法
CN111406129A (zh) 处理单晶硅铸锭以改善激光散射环状/核状图案的方法
EP1675166A2 (en) Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
JP5471258B2 (ja) 半導体基板とその製造方法
JP5803722B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN103299395A (zh) Soi晶片的制造方法
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
KR20090017074A (ko) 에피층 성장방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant