CN101030535A - 一种重掺砷衬底的硅外延方法 - Google Patents
一种重掺砷衬底的硅外延方法 Download PDFInfo
- Publication number
- CN101030535A CN101030535A CN 200710061685 CN200710061685A CN101030535A CN 101030535 A CN101030535 A CN 101030535A CN 200710061685 CN200710061685 CN 200710061685 CN 200710061685 A CN200710061685 A CN 200710061685A CN 101030535 A CN101030535 A CN 101030535A
- Authority
- CN
- China
- Prior art keywords
- substrate
- epitaxial loayer
- hydrogen
- silicon
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明公开了一种制造硅外延片的方法,即一种重掺砷衬底的硅外延方法。它是在常规“二步外延法”重掺砷衬底硅外延工艺的基础上,在“第二次用大流量H2冲洗”时,向冲洗的H2中加入HCl,以起到抑制自掺杂的作用。用本发明制得的外延片的电阻率的平坦度和过渡区的陡峭度都非常理想。
Description
技术领域
本发明涉及一种制造硅外延片的方法,尤其是指一种利用氯化氢反抛工艺制造重掺砷衬底硅外延片的方法。
背景技术
目前重掺砷(As)衬底硅外延技术在电子器件的制造中应用越来越广泛,其应用范围涉及到肖特基二极管、三极管、VDMOS、变容二极管、汽车电子、IGBT等方面。电子元器件厂家为了提高管芯成品率,都需要对重掺As衬底硅外延片的一致性和外延层的过渡区进行严格控制。
在化学气相沉积过程中,外延片的过渡区内不可避免的会有杂质出现,过渡区内杂质分布的陡峭程度,会影响外延片的质量和电参数。制造过渡区内杂质浓度梯度陡峭的薄外延层器件是非常困难的,各个厂家不断追求制造杂质分布梯度陡峭的过渡区的方法。在实际工艺生产过程中,不但要根据电器元件的设计要求,精确控制由于加热炉的加热体等造成的系统沾污对外延层电参数的影响,而且还要设法减小外延沉积过程中的自掺杂,即减少过渡区的杂质含量,控制杂质的分布梯度。
目前,已经成熟的重掺As衬底的硅外延工艺是被称为“两步外延法”的工艺。“两步外延法”即是先在重掺砷衬底上生长出一层本征外延层,然后向炉内通入大流量的氢气进行赶气,赶气后再生长余下的外延层,直到达到要求的厚度。其基本步骤如下:
1将衬底装炉、升温至1000~1200℃,然后通入氯化氢抛光
此步是在高温下用氯化氢腐蚀衬底,对衬底起到抛光作用,并有益于即将生长的外延层的晶格结构的改善。
2用大流量氢气冲洗
在加热炉内通入大流量氢气,从而对衬底和钟罩进行冲洗、赶气,使吸附在晶片、基座表面及滞留在附面层中的杂质被主气流带走。
3生长一层本征外延层
利用化学气相沉积技术在衬底上生长本征外延层。本征外延层对晶片表面起到封闭作用,阻止衬底中的杂质进一步向外挥发。一般本征外延层的厚度可根据外延层电阻率的要求而确定。
4第二次大流量氢气冲洗
再次向炉内通入大流量的氢气,对钟罩、基座、衬底以及衬底上的本征外延层进行冲洗、赶气,使吸附在钟罩、基座表面及滞留在外延层附面层中的杂质进一步被主气流带走。
5进行第二阶段的生长,直到外延层的厚度达到要求。
上述“两步外延法”工艺的缺点与不足在于:
首先,步骤1中,高温下的HCl腐蚀虽然能够对衬底进行抛光,并对改善晶格缺陷有益,但其也存在不足之处:HCl抛光的同时也要产生一些副产物,而且在高温下抛光时还要使衬底的表面剥去一层,所以即使通过步骤2的大流量氢气的冲洗,这些副产物及衬底中的杂质还会有一部分进入气相沉积的气氛中,从而影响第一层本征外延层即过渡层的杂质含量。
其次,在第一步生长的本征外延层内出现高电阻夹层的风险比较大。尽管在第一步生长中重掺As衬底中的As掺杂剂会向外扩散至本征外延层,而使本征外延层掺入杂质,但是由于在衬底边缘和中间,杂质向外扩散的量不同,因此很难控制,从而极有可能使本征外延层出现高电阻层,或者由于第一步生长的本征外延层太薄,而不能完全对衬底杂质阻挡。
另外,通过试验测得,上述工艺得到的外延层的电阻率均匀性最好也只能达到4%,无法再进一步提高;并且对高阻薄层外延均匀性和过渡区都很难控制。
第四,上述“两步外延法”工艺对于防止纵向自掺杂有效,而对于防止在界面上横向自掺杂则效果不明显。
发明内容
本发明需要解决的技术问题是提供一种生长硅外延的工艺方法,从而得到扩展电阻平坦、过渡区陡峭、电阻率更均匀的外延层。
本发明所述的方法是以现有“二步外延法”工艺为基础,本发明的方法主要包括如下步骤:
A将硅衬底装炉、升温到1000~1200℃,然后用氯化氢抛光;
B用大流量氢气冲洗;
C利用化学气相沉积方法生长一层本征外延层;
D再次用大流量氢气冲洗,并在氢气中加入氯化氢;
E进行第二阶段的生长,直到外延层的厚度达到要求。
上述步骤D中通入氯化氢与氢气的比例为1/50到1/100。
本发明取得的技术进步是:
首先,本发明采取的二次HCl原位腐蚀工艺即“HCl反抛工艺”,它可以抑制自掺杂,使随后再生长的硅外延层的电阻率均匀,过渡区平坦。
其次,当在步骤D中再次通入HCl时,能抛掉一部分刚刚生长的本征外延层,使第一层本征外延层的杂质含量减少,使外延片的过渡区陡峭,同时也减少了形成高阻夹层的可能。
第三是因为背面“吸硅”效应,减少了背面衬底杂质的挥发,从而减小了自掺杂。
第四HCl在第二次外延生长前抛掉一部分第一次生长的本征外延层,使硅衬底表面附近形成一杂质耗近层,所以当再次进行外延生长时,杂质溢出速度降低,因此可以减少自掺杂。
附图说明
图1是本发明的方法得到的硅外延片纵向分布扩展电阻图。
图2是用常规的二步外延法生长得到的外延层纵向分布的扩展电阻图。
具体实施方式
下面结合具体实验结果对本发明做进一步详细说明:
本实施例中,分别用了常规“二步外延法”和本发明的方法进行了试验,并对试验数据进行了对比。
本实施例的外延层的外延参数为:外延层电阻率0.70-0.78Ω·cm,外延层厚度为4.9-5.2um。
本实施例所采用的外延设备为:意大利LPE公司的PE2061外延炉,每炉可装四英寸硅片30片。
本实施例中具体工艺步骤为:装炉——升温到1000~1200℃——向炉中通入HCl抛光——用大流量的H2冲洗——生长一层本征外延层,厚度约为1.5um——再次用大流量H2冲洗,同时通入占H2通入量1%的HCl——进行第二阶段的生长,直到外延层的厚度达到要求。
表1是本发明的实施例中的衬底所要符合的技术条件;
表2是用本发明的方法——“HCl反抛工艺”所得的电阻率数据;
表3是用常规的“二步外延法”工艺所得到的电阻率数据。
表1
参数 | 单位 | 规范值 |
掺杂剂 | As | |
电阻率 | Ω·CM | 0.002-0.004 |
电阻率径向梯度位置 | % | 25.0 |
晶向 | 1-1-1 | |
晶向偏离度 | 4.0±0.5° | |
厚度及公差 | um | 525.0±20.0 |
直径及公差 | mm | 100.0±0.20 |
表2
位置 | 上 | 中 | 下 | 左 | 右 | 平均 | 最大 | 最小 | 均匀性 |
第一层 | 0.722 | 0.742 | 0.742 | 0.715 | 0.738 | 0.73 | 0.74 | 0.72 | 1.85 |
第二层 | 0.703 | 0.739 | 0.741 | 0.712 | 0.728 | 0.72 | 0.74 | 0.70 | 2.63 |
第三层 | 0.718 | 0.72 | 0.741 | 0.712 | 0.739 | 0.73 | 0.74 | 0.71 | 2.00 |
0.73 | 0.74 | 0.70 | 2.70 |
表3
位置 | 上 | 中 | 下 | 左 | 右 | 平均 | 最大 | 最小 | 均匀性 |
第一层 | 0.746 | 0.769 | 0.749 | 0.732 | 0.733 | 0.75 | 0.77 | 0.73 | 2.47 |
第二层 | 0.708 | 0.742 | 0.744 | 0.743 | 0.731 | 0.73 | 0.74 | 0.71 | 2.48 |
第三层 | 0.703 | 0.744 | 0.732 | 0.734 | 0.731 | 0.73 | 0.74 | 0.70 | 2.83 |
0.74 | 0.77 | 0.70 | 4.48 |
表2、表3中单位为Ω·CM;表中的参数均匀性计算公式为:
[(最大值-最小值)/(最大值+最小值)]*100%。
表2、3中的“上、中、下、左、右”是指测量电阻率的位置。
由表2和表3的测量、计算所得的数据可以看出:表2中电阻率的均匀性远远优于表3中的数据。
图1和图2中上层的曲线为外延层的电阻率曲线,下面的曲线为衬底的电阻率,上下两条曲线之间倾斜的部分为过渡层的电阻率曲线。比较图1和图2可知,图1中整个外延层的电阻率曲线较图2的要平坦,且过渡区较图2更陡峭。
Claims (2)
1、一种重掺砷衬底的硅外延方法,它包括以下步骤,A、将硅衬底装炉、升温到1000~1200℃后用氯化氢抛光,B、向炉内通入大流量氢气,C、用化学气相沉积法生长一层本征外延层,D、再次通入大流量氢气冲洗,E、进行第二阶段的生长,直到外延层的厚度达到要求,其特征在于:在步骤D的氢气中加入氯化氢。
2、根据权利要求1所述的一种重掺As衬底的硅外延方法,其特征在于步骤D中氯化氢与氢气的合适比例为:1/50到1/100。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100616850A CN100449692C (zh) | 2007-04-11 | 2007-04-11 | 一种重掺砷衬底的硅外延方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100616850A CN100449692C (zh) | 2007-04-11 | 2007-04-11 | 一种重掺砷衬底的硅外延方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101030535A true CN101030535A (zh) | 2007-09-05 |
CN100449692C CN100449692C (zh) | 2009-01-07 |
Family
ID=38715764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007100616850A Active CN100449692C (zh) | 2007-04-11 | 2007-04-11 | 一种重掺砷衬底的硅外延方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100449692C (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335236B (zh) * | 2007-12-28 | 2011-07-06 | 上海新傲科技股份有限公司 | 利用桶式外延炉进行bicmos电路的埋层外延方法 |
WO2012028024A1 (zh) * | 2010-08-31 | 2012-03-08 | 中国科学院上海微系统与信息技术研究所 | 有效抑制自掺杂效应的外延生长方法 |
CN102498545A (zh) * | 2009-08-19 | 2012-06-13 | 信越半导体股份有限公司 | 外延硅晶片的制造方法 |
CN102569645A (zh) * | 2010-12-17 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
CN102031501B (zh) * | 2009-09-28 | 2012-10-24 | 复旦大学 | 一种在衬底上选择性原子层淀积薄膜的方法 |
CN103489761A (zh) * | 2013-09-17 | 2014-01-01 | 杭州立昂微电子股份有限公司 | 一种肖特基芯片专用外延片的生长方法 |
CN103996608A (zh) * | 2014-06-06 | 2014-08-20 | 上海先进半导体制造股份有限公司 | 改善外延层电阻率均匀性的方法 |
CN104851784A (zh) * | 2015-05-29 | 2015-08-19 | 中国电子科技集团公司第四十六研究所 | 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法 |
CN106757324A (zh) * | 2016-12-26 | 2017-05-31 | 南京国盛电子有限公司 | 一种硅外延片的制造方法 |
CN106910676A (zh) * | 2017-03-30 | 2017-06-30 | 河北普兴电子科技股份有限公司 | P+衬底上本征层的生长方法 |
CN111415864A (zh) * | 2020-03-18 | 2020-07-14 | 上海晶盟硅材料有限公司 | 超重掺红磷衬底外延方法 |
CN111489964A (zh) * | 2020-04-27 | 2020-08-04 | 中国电子科技集团公司第四十六研究所 | 一种降低图形漂移率的厚层硅外延片的制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4661199A (en) * | 1985-11-12 | 1987-04-28 | Rca Corporation | Method to inhibit autodoping in epitaxial layers from heavily doped substrates in CVD processing |
-
2007
- 2007-04-11 CN CNB2007100616850A patent/CN100449692C/zh active Active
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335236B (zh) * | 2007-12-28 | 2011-07-06 | 上海新傲科技股份有限公司 | 利用桶式外延炉进行bicmos电路的埋层外延方法 |
CN102498545A (zh) * | 2009-08-19 | 2012-06-13 | 信越半导体股份有限公司 | 外延硅晶片的制造方法 |
CN102498545B (zh) * | 2009-08-19 | 2014-11-05 | 信越半导体股份有限公司 | 外延硅晶片的制造方法 |
CN102031501B (zh) * | 2009-09-28 | 2012-10-24 | 复旦大学 | 一种在衬底上选择性原子层淀积薄膜的方法 |
WO2012028024A1 (zh) * | 2010-08-31 | 2012-03-08 | 中国科学院上海微系统与信息技术研究所 | 有效抑制自掺杂效应的外延生长方法 |
CN102386067A (zh) * | 2010-08-31 | 2012-03-21 | 中国科学院上海微系统与信息技术研究所 | 有效抑制自掺杂效应的外延生长方法 |
CN102386067B (zh) * | 2010-08-31 | 2013-12-18 | 中国科学院上海微系统与信息技术研究所 | 有效抑制自掺杂效应的外延生长方法 |
CN102569645A (zh) * | 2010-12-17 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
CN103489761A (zh) * | 2013-09-17 | 2014-01-01 | 杭州立昂微电子股份有限公司 | 一种肖特基芯片专用外延片的生长方法 |
CN103996608B (zh) * | 2014-06-06 | 2016-07-06 | 上海先进半导体制造股份有限公司 | 改善外延层电阻率均匀性的方法 |
CN103996608A (zh) * | 2014-06-06 | 2014-08-20 | 上海先进半导体制造股份有限公司 | 改善外延层电阻率均匀性的方法 |
CN104851784A (zh) * | 2015-05-29 | 2015-08-19 | 中国电子科技集团公司第四十六研究所 | 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法 |
CN104851784B (zh) * | 2015-05-29 | 2018-04-06 | 中国电子科技集团公司第四十六研究所 | 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法 |
CN106757324A (zh) * | 2016-12-26 | 2017-05-31 | 南京国盛电子有限公司 | 一种硅外延片的制造方法 |
CN106757324B (zh) * | 2016-12-26 | 2019-05-21 | 南京国盛电子有限公司 | 一种硅外延片的制造方法 |
CN106910676A (zh) * | 2017-03-30 | 2017-06-30 | 河北普兴电子科技股份有限公司 | P+衬底上本征层的生长方法 |
CN111415864A (zh) * | 2020-03-18 | 2020-07-14 | 上海晶盟硅材料有限公司 | 超重掺红磷衬底外延方法 |
WO2021184684A1 (zh) * | 2020-03-18 | 2021-09-23 | 上海晶盟硅材料股份有限公司 | 超重掺红磷衬底外延方法 |
CN111489964A (zh) * | 2020-04-27 | 2020-08-04 | 中国电子科技集团公司第四十六研究所 | 一种降低图形漂移率的厚层硅外延片的制备方法 |
CN111489964B (zh) * | 2020-04-27 | 2022-05-10 | 中国电子科技集团公司第四十六研究所 | 一种降低图形漂移率的厚层硅外延片的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100449692C (zh) | 2009-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101030535A (zh) | 一种重掺砷衬底的硅外延方法 | |
CN102386067B (zh) | 有效抑制自掺杂效应的外延生长方法 | |
CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
CN1804116A (zh) | 高定向金刚石薄膜及其制备方法、及应用高定向金刚石薄膜的电子器件 | |
CN102376749A (zh) | 硅晶片及其制造方法 | |
CN100485873C (zh) | 重掺砷衬底上外延层过渡区的控制方法 | |
CN1926266A (zh) | 减少碳化硅外延中的胡萝卜缺陷 | |
CN1960001A (zh) | 半导体器件及其制造方法 | |
CN102844474A (zh) | 外延碳化硅单晶基板及其制造方法 | |
CN1828836A (zh) | 外延半导体衬底的制造方法和半导体器件的制造方法 | |
CN1607683A (zh) | 硅衬底上的氮化物半导体及其制造方法 | |
CN111826714B (zh) | 基于射频电源施加偏压以增强cvd金刚石异质外延形核的方法 | |
JP2014506005A (ja) | ヘテロ接合界面パッシベーション方法 | |
CN115029782B (zh) | 一种碳化硅外延生长方法 | |
CN112242459B (zh) | 一种具有原位SiN位错湮灭层的AlGaN薄膜及其外延生长方法 | |
CN1828835A (zh) | 晶态氮化镓基化合物的生长方法以及包含氮化镓基化合物的半导体器件 | |
US10546750B2 (en) | System and method for substrate wafer back side and edge cross section seals | |
CN1615540A (zh) | 用低能量等离子体增强化学气相沉积法形成高迁移率硅锗结构 | |
CN107829135A (zh) | 一种高质量碳化硅外延生长工艺 | |
CN1845303A (zh) | 5″功率mos管用硅外延片的制造方法 | |
EP1214735A1 (en) | Method of producing relaxed silicon germanium layers | |
CN110349841B (zh) | 一种双层结构硅外延片的制备方法 | |
US4153486A (en) | Silicon tetrachloride epitaxial process for producing very sharp autodoping profiles and very low defect densities on substrates with high concentration buried impurity layers utilizing a preheating in hydrogen | |
CN116259534A (zh) | 碳化硅外延方法 | |
CN115425073A (zh) | 一种半导体器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |