CN103489761A - 一种肖特基芯片专用外延片的生长方法 - Google Patents

一种肖特基芯片专用外延片的生长方法 Download PDF

Info

Publication number
CN103489761A
CN103489761A CN201310423509.2A CN201310423509A CN103489761A CN 103489761 A CN103489761 A CN 103489761A CN 201310423509 A CN201310423509 A CN 201310423509A CN 103489761 A CN103489761 A CN 103489761A
Authority
CN
China
Prior art keywords
epitaxial wafer
schottky chip
growth method
schottky
special use
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310423509.2A
Other languages
English (en)
Inventor
徐林海
黄力平
朱春生
张瑞丽
周诗雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANGZHOU LION MICROELECTRONICS CO Ltd
Original Assignee
HANGZHOU LION MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANGZHOU LION MICROELECTRONICS CO Ltd filed Critical HANGZHOU LION MICROELECTRONICS CO Ltd
Priority to CN201310423509.2A priority Critical patent/CN103489761A/zh
Publication of CN103489761A publication Critical patent/CN103489761A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基芯片专用的外延片生长方法，包括如下步骤：在高温环境下，先采用H2+HCL对硅片进行预处理；然后在硅片表面淀积一定厚度的不掺杂的纯硅；接着，按照一定的比例调整掺杂量，使得外延片的过渡层的电阻率呈线性变化，并且具有一定的斜率。本发明的肖特基芯片专用的外延片生长方法制造的外延片来生产肖特基芯片，可以使得芯片的正向（Vf）参数及抗ESD能力都非常优良。

Description

一种肖特基芯片专用外延片的生长方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种肖特基芯片专用外延片生长方法。
背景技术
目前市场对肖特基芯片的正向压降(Vf)及抗ESD能力的要求越来越高，已经成为衡量芯片性能优劣的两项非常重要的指标。但是目前采用常规外延片生产加工的肖特基芯片难以做到正向(Vf)参数及抗ESD能力都兼顾。而在高端市场中对肖特基芯片的正向（Vf）参数及抗ESD能力都有相当严格的要求，因此常规的肖特基芯片在高端市场中的应用将会受到较大的影响。
发明内容
为了克服上述现有技术的不足，本发明提供了一种肖特基芯片专用的外延片生长方法，包括如下步骤：在高温环境下，先采用H2+HCL对硅片进行预处理；然后在硅片表面淀积一定厚度的不掺杂的纯硅；接着，按照一定的比例调整掺杂量，使得外延片的过渡层的电阻率呈线性变化，并且具有一定的斜率。
进一步的，通过调节掺杂量及硅沉积速率来控制电阻率曲线的斜率。
进一步的，所述线性变化为线性增大。
进一步的，达到外延片需要的电阻率值后，再进行稳定浓度的掺杂。
进一步的，掺杂浓度变化和外延片电阻率变化呈对应关系。
进一步的，不同斜率的外延片用于不同规格的肖特基芯片。
本发明的肖特基芯片专用的外延片生长方法制造的外延片来生产肖特基芯片，可以使得芯片的正向（Vf）参数及抗ESD能力都非常优良。
附图说明
图1为外延片掺杂浓度曲线图；
图2为外延片电阻率变化曲线图。
具体实施方式
下面结合附图对本发明作进一步说明。
本发明的肖特基芯片专用外延片生长方法，采用如下步骤进行：
如图1和2所示，在1150℃左右的高温环境下，先采用H2+HCL对硅片进行预处理。然后在抛光片表面淀积一定厚度的（一般为0.2um）不掺杂的纯硅，用来抑制抛光片中的杂质溢出。接下来按照一定的比例调整掺杂量，使得外延片的过渡层的电阻率曲线呈线性变化，并且具有一定的斜率。达到外延片需要的电阻率值后，再进行稳定浓度的掺杂。通过调节掺杂量及硅沉积速率，可以调节电阻率曲线的斜率。
用本方法加工的外延片作为基础材料来生产肖特基芯片，可以使得芯片具有低的正向导通电阻及高的抗静电（ESD）能力。

Claims (6)

1.一种肖特基芯片专用的外延片生长方法，包括如下步骤：在高温环境下，先采用H2+HCL对硅片进行预处理；然后在硅片表面淀积一定厚度的不掺杂的纯硅；接着，按照一定的比例调整掺杂量，使得外延片的过渡层的电阻率呈线性变化，并且具有一定的斜率。
2.根据权利要求1所述的肖特基芯片专用的外延片生长方法，其特征在于：通过调节掺杂量及硅沉积速率来控制电阻率曲线的斜率。
3.根据权利要求1所述的肖特基芯片专用的外延片生长方法，其特征在于：所述线性变化为线性增大。
4.根据权利要求1所述的肖特基芯片专用的外延片生长方法，其特征在于：达到外延片需要的电阻率值后，再进行稳定浓度的掺杂。
5.根据权利要求1所述的肖特基芯片专用的外延片生长方法，其特征在于：掺杂浓度变化和外延片电阻率变化呈对应关系。
6.根据权利要求2所述的肖特基芯片专用的外延片生长方法，其特征在于：不同斜率的外延片用于不同规格的肖特基芯片。
CN201310423509.2A 2013-09-17 2013-09-17 一种肖特基芯片专用外延片的生长方法 Pending CN103489761A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310423509.2A CN103489761A (zh) 2013-09-17 2013-09-17 一种肖特基芯片专用外延片的生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310423509.2A CN103489761A (zh) 2013-09-17 2013-09-17 一种肖特基芯片专用外延片的生长方法

Publications (1)

Publication Number Publication Date
CN103489761A true CN103489761A (zh) 2014-01-01

Family

ID=49829905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310423509.2A Pending CN103489761A (zh) 2013-09-17 2013-09-17 一种肖特基芯片专用外延片的生长方法

Country Status (1)

Country Link
CN (1) CN103489761A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533959A (zh) * 2015-04-30 2018-01-02 胜高股份有限公司 外延硅晶片的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2562372Y (zh) * 2002-06-26 2003-07-23 浙江大学 一种肖特基二极管
US20040144977A1 (en) * 1999-03-04 2004-07-29 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Semiconductor wafer with a thin epitaxial silicon layer, and production process
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法
CN101295638A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 低正向压降肖特基二极管用材料的外延方法
CN101673673A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
CN102157359A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 6英寸powermos管外延层的制造方法
CN102184952A (zh) * 2010-02-23 2011-09-14 成都芯源系统有限公司 一种垂直电容耗尽型功率器件及制作方法
CN102184972A (zh) * 2011-04-07 2011-09-14 江阴新顺微电子有限公司 双层硅外延片结构肖特基二极管芯片
CN202839617U (zh) * 2012-08-28 2013-03-27 上海晶盟硅材料有限公司 电阻率梯度分布的外延片

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040144977A1 (en) * 1999-03-04 2004-07-29 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Semiconductor wafer with a thin epitaxial silicon layer, and production process
CN2562372Y (zh) * 2002-06-26 2003-07-23 浙江大学 一种肖特基二极管
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法
CN101295638A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 低正向压降肖特基二极管用材料的外延方法
CN101673673A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
CN102184952A (zh) * 2010-02-23 2011-09-14 成都芯源系统有限公司 一种垂直电容耗尽型功率器件及制作方法
CN102157359A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 6英寸powermos管外延层的制造方法
CN102184972A (zh) * 2011-04-07 2011-09-14 江阴新顺微电子有限公司 双层硅外延片结构肖特基二极管芯片
CN202839617U (zh) * 2012-08-28 2013-03-27 上海晶盟硅材料有限公司 电阻率梯度分布的外延片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533959A (zh) * 2015-04-30 2018-01-02 胜高股份有限公司 外延硅晶片的制造方法
CN107533959B (zh) * 2015-04-30 2020-09-29 胜高股份有限公司 外延硅晶片的制造方法

Similar Documents

Publication Publication Date Title
Chen Review of preparation and optoelectronic characteristics of Cu2O-based solar cells with nanostructure
US9082684B2 (en) Method of epitaxial doped germanium tin alloy formation
US8273591B2 (en) Super lattice/quantum well nanowires
CN102157359B (zh) 6英寸powermos管外延层的制造方法
JP5537525B2 (ja) 半導体装置および半導体装置の製造方法
CN103531664A (zh) 柔性衬底上制备石墨烯基光电晶体管的方法
CN106660801A (zh) 石墨烯结构及其制备方法
CN102201503A (zh) 一种iii族氮化物衬底的生长方法、衬底以及led
CN103866236A (zh) 一种铜铟镓硒薄膜电池共蒸发线性源的布置方法
JP5567345B2 (ja) 真性アモルファス界面を有するヘテロ接合
CN101866835B (zh) 一种高锗组分锗硅虚衬底的制备方法
CN202282351U (zh) 外延片用衬底、外延片及半导体器件
CN104178730A (zh) p型SnO薄膜及其p-n结二极管的制备方法
MY179465A (en) Silicone single crystal substrate and method of manufacturing the same
CN107534062A (zh) 高耐压肖特基势垒二极管
CN102376752A (zh) 外延片用衬底、外延片及半导体器件
CN102569532A (zh) 选择性发射极电池二次沉积扩散工艺
JP6109107B2 (ja) 太陽電池およびその製造方法
CN105552150B (zh) 单面横向梯度掺杂异质结电池及其制备方法
CN103489761A (zh) 一种肖特基芯片专用外延片的生长方法
JP2016072523A (ja) 結晶シリコン太陽電池およびその製造方法、ならびに太陽電池モジュール
CN103219420A (zh) 一种用四元素合金靶材制备铜锌锡硫薄膜的方法
CN104103499A (zh) 一种8″肖特基管用硅外延片的制造方法
KR20180072989A (ko) 저온 공정이 가능한 패시베이션층 제조 방법 및 이에 의해 제조된 패시베이션층을 포함한 실리콘 기판
CN111415977A (zh) 一种氮化水平异质p-n结结构器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140101