CN107533959A - 外延硅晶片的制造方法 - Google Patents

外延硅晶片的制造方法 Download PDF

Info

Publication number
CN107533959A
CN107533959A CN201680024967.0A CN201680024967A CN107533959A CN 107533959 A CN107533959 A CN 107533959A CN 201680024967 A CN201680024967 A CN 201680024967A CN 107533959 A CN107533959 A CN 107533959A
Authority
CN
China
Prior art keywords
silicon wafer
epitaxial
hydrogen
film
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680024967.0A
Other languages
English (en)
Other versions
CN107533959B (zh
Inventor
野中直哉
川岛正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN107533959A publication Critical patent/CN107533959A/zh
Application granted granted Critical
Publication of CN107533959B publication Critical patent/CN107533959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种外延硅晶片的制造方法，所述方法包括：背面氧化膜形成工序，在硅晶片的背面形成氧化膜；背面氧化膜去除工序，去除存在于硅晶片的外周部的氧化膜；氩退火工序，在氩气气氛下进行热处理；及外延膜形成工序，在硅晶片的表面形成外延膜，外延膜形成工序具有：预烘焙工序，在包含氢及氯化氢的气体气氛下对硅晶片进行热处理，从而蚀刻硅晶片的表层；及外延膜生长工序，使外延膜在硅晶片的表面生长。

Description

外延硅晶片的制造方法
技术领域
本发明涉及一种外延硅晶片的制造方法。
背景技术
例如，对功率MOS（金属氧化物半导体）晶体管用的外延硅晶片要求该硅晶片的基板电阻率非常低。已知有如下技术：为了充分降低硅晶片的基板电阻率，在作为硅晶片材料的单晶的晶锭（以下，称为单晶锭）的提拉工序中（即，培育硅晶体时），向熔融硅中掺杂砷（As）或锑（Sb）作为电阻率调整用n型掺杂剂。但是，这些掺杂剂非常容易蒸发，因此难以充分地提高硅晶中的掺杂剂浓度，难以制造具有低至所要求的程度的电阻率的硅晶片。
因此，逐渐使用作为n型掺杂剂以高浓度掺杂了磷（P）的基板电阻率非常低的硅晶片，所述磷（P）具有比砷（As）、锑（Sb）挥发性相对较低的性质（例如，参考专利文献1、2）。
在专利文献1、2记载有如下：若使外延膜在掺杂了高浓度的磷的硅晶片上生长，则在外延膜上会产生多个堆垛层错（stacking fault，以下称为SF），该SF以高低差的形式出现在硅晶片的表面，从而硅晶片的表面的LPD（Light Point Defect；光点缺陷）水准大幅恶化。并且，该SF的产生原因推定为如下。
首先，若加热掺杂有磷的硅晶片，则形成磷与氧的团簇（cluster）（微析出物）。之后，以去除存在于硅晶片表面的自然氧化膜为目的，在氢气气氛下施加热处理（以下，称为“氢烘烤处理”），则由于氢气引起的蚀刻作用、以及硅晶片的最外层与团簇的蚀刻速度的差异，团簇被选择性地蚀刻而成为微小凹坑。推定为若对形成有该微小凹坑的硅晶片进行外延生长，则微小凹坑成为原因而在外延膜内产生SF。
因此，在专利文献1的制造方法中，着眼于单晶锭的固化率、热历程及SF产生的关联，并对提拉时的单晶锭的温度成为570℃±70℃的范围内的时间进行控制，从而抑制SF的产生。
并且，在专利文献2的制造方法中，对于形成外延膜之前的硅晶片，在氩气气氛下进行热处理（以下，称为“进行氩退火处理”），从而将表层的团簇固溶化，抑制SF的产生。
现有技术文献
专利文献
专利文献1：国际公开第2014/175120号
专利文献2：日本特开2014-11293号公报
然而，按照如专利文献1中记载的制造方法，有可能单晶锭提拉时的温度控制会变得复杂。
并且，近年来正在产生对基板电阻率更低的硅晶片的需求，为了应对这样的需求而利用如专利文献2中记载的制造方法制造外延硅晶片时，可知有时无法充分抑制SF的产生。
发明内容
本发明的目的在于提供一种即使在使用电阻率极低的硅晶片的情况下，仍能够以简单的结构来充分抑制SF的产生的外延硅晶片的制造方法。
用于解决技术课题的方案
本发明人反复进行深入研究的结果，得出了以下的见解。
首先，如专利文献1中所记载，单晶锭的固化率、热历程及SF产生之间有关联的情况是已经了解的，因此本发明人进行了用于研究单晶锭的电阻率对上述关联带来的影响的实验。
＜实验1：单晶锭的电阻率、固化率、热历程、SF产生个数的关联调查＞
在通常的单晶锭的制造条件中进行如下工序：形成与籽晶连续且直径渐渐增加的肩部的工序（肩部形成工序）；形成与肩部连续形成且直径大致均一的直体部的工序（直体部形成工序）；形成与直体部的下端连续且直径渐渐降低至零的尾部的工序（尾部形成工序）。然后，尾部形成工序结束之后，进行冷却单晶锭的工序（冷却工序），并将单晶锭从提拉装置中取出。
由于是这样的制造条件，认为离单晶锭的下端（底部）越近即固化率越大，脱离添加有掺杂剂的熔体后的时间就越短。另外，固化率是指，单晶锭的提拉重量相对于最初储存于石英坩埚的添加有掺杂剂的熔体的初期装入重量的比例。
首先，以上述的制造条件制造实验例1、2的单晶锭，并调查了在各固化率时的570℃±70℃下的滞留时间作为热历程。在制造实验例1、2的单晶锭时，以硅晶片的基板电阻率成为以下的表1所示的值的方式，向硅熔体添加红磷作为掺杂剂，生成了添加有掺杂剂的熔体。另外，将添加有掺杂剂的熔体的装入量设为与通常相同的100kg。
[表1]
顶侧 底侧
实施例1 1.1mΩ•cm 0.7mΩ•cm
实施例2 0.9mΩ•cm 0.6mΩ•cm
然后，从实验例1、2的单晶锭切出对应于多种固化率的硅晶片，制造外延硅晶片，调查了各外延硅晶片的SF的个数。分别将实验例1的结果示于图1、实验例2的结果示于图2。另外，SF的个数，是使用表面检查装置（KLA-Tencor公司制SP-1、DCN模式）对各外延硅晶片表面进行评价，并对在表面观察到的90nm尺寸以上的LPD（Light Point Defect）进行记数，将完成记数的LPD个数作为SF的个数时的结果。
图1、图2的结果，是在硅晶片的背面不设置多晶硅膜，对硅晶片施加在氢气气氛下且在1200℃的温度下加热30秒的氢烘烤处理后，以以下的条件形成外延膜（以下，有时称为“外延膜（epifilm）”）时的结果。
[外延膜生长条件]
掺杂剂气体：磷化氢（PH3）气体
原料源气体：三氯硅烷（SiHCl3）气体
载气：氢气
生长温度：1080℃
外延膜的厚度：4μm
电阻率（外延膜电阻率）：0.3Ω•cm
如图1所示，在实验例1中了解到，SF的个数与单晶锭在570℃±70℃下的滞留时间大体上相关，在固化率大于70%的部分成为0。另一方面，在实验例2中了解到，在固化率为75%以下的部分，SF的个数与单晶锭在570℃±70℃下的滞留时间大体上相关，但是在固化率大于75%的部分则与上述滞留时间无关联，而是随着朝向底部SF增加。另外，固化率为75%的位置的基板电阻率为约0.7mΩ•cm。
据此了解到：即使缩短570℃±70℃的滞留时间，红磷的浓度成为规定量以上的情况下，红磷的浓度越高，即基板电阻率成为规定值以下时，基板电阻率越小，则SF越增加。
＜实验2：包含氢及氯化氢的气体气氛下的热处理引起的SF减少的有效性调查＞
认为为了减少SF，需要减少氢烘烤处理后产生的微小凹坑。并且，认为为了减少微小凹坑，需要在已形成有团簇的氢烘烤处理前的阶段，进行用于使团簇消失的处理。
因此，对如下进行了研究：在外延膜生长前的预烘焙处理中，除了氢气以外还添加氯化氢气体，对硅晶片的包含团簇的规定厚度的表层进行蚀刻，从而能否减少SF。
首先，准备了以与上述实验例2相同的条件制造的单晶锭。然后，从该单晶锭的SF最多的中间区域及随着朝向底部而SF增加的底部区域，分别切出多个硅晶片。
中间区域的基板电阻率为大于0.7mΩ•cm且0.9mΩ•cm以下，底部区域的基板电阻率为0.7mΩ•cm以下。另外，中间区域是例如图2的固化率50%～60%的区域，底部区域是图2的固化率75%以上的区域。
接着，对于从中间区域及底部区域获得的硅晶片，进行以下的表2及表3所示的处理，从而制作实验例3～8的外延硅晶片，评价了SF的个数。将实验例3～5的结果示于图3，将实验例6～8的结果示于图4。另外，外延膜的生长是以与实验例1、2相同的条件进行的。并且，在硅晶片的背面不设置多晶硅膜，进行了氩退火处理、预烘焙处理。
[表2]
[表3]
根据图3及图4所示的结果，了解到以下内容。
首先，比较实验例3与实验例6，了解到中间区域的SF多于底部区域。
认为这是因为，由于单晶锭制造时的热历程的影响，中间区域的团簇的密度变得高于底部区域。
接着，比较实验例3、6与实验例4、7，了解到在中间区域及底部区域这两者，进行了氩退火处理的情况下的SF少于未进行氩退火处理的情况。
认为其理由如下。首先，如专利文献2所记载，通过进行氩退火处理，存在于规定厚度的表层的团簇会固溶化而变少。因此，认为氩退火处理后在氢气气氛下进行预烘焙处理时，与未进行氩退火处理的情况相比，存在于表层的团簇的个数变少，预烘焙处理后的微小凹坑的个数也变少，因此SF也变少。
并且，比较实验例4与实验例7，了解到底部区域的SF少于中间区域。具体而言，通过进行氩退火处理，SF的个数在实验例4的中间区域成为0.1个/cm2以上且1.0个/cm2以下，在实验例7的底部区域则成为少于0.1个/cm2。
认为这是因为，氩退火处理前的中间区域的团簇密度大于底部区域，因此即使通过氩退火处理将团簇固溶化，中间区域的氩退火处理后残留于表层的团簇的个数仍变多，因团簇而产生的SF也变多。
并且，比较实验例4、7与实验例5、8，了解到在中间区域及底部区域这两者，与在仅包含氢的气体气氛下进行（以下，称为“仅以氢进行预烘焙处理”）的情况相比，在包含氢及氯化氢的气体气氛下进行预烘焙处理（以下，称为“以氢及氯化氢进行预烘焙处理”）的情况的SF较少。
认为其理由如下。首先，在仅以氢进行预烘焙处理的情况下，存在于硅晶片的最外层的团簇被选择性地蚀刻，作为表面凹坑而容易变得明显。另一方面，在以氢及氯化氢进行预烘焙处理的情况下，除了团簇之外，最外层也被蚀刻。因此，认为与仅以氢进行的情况相比，以氢及氯化氢进行预烘焙处理的情况下，预烘焙处理后形成的微小凹坑的个数变少，SF也变少。
并且，比较实验例5与实验例8，了解到在以氢及氯化氢进行预烘焙处理的情况下，中间区域的SF会减少至与底部区域相同程度的水准。具体而言，以氢及氯化氢进行预烘焙处理，从而在中间区域及底部区域这两者，SF的个数成为0.02个/cm2以下。
认为这是因为，通过氩退火处理使团簇固溶化的表层的厚度不受团簇密度的影响而大体上相同，若预烘焙处理的蚀刻引起的表层的取代小于通过氩退火处理使团簇固溶化的表层的厚度，则存在于预烘焙处理后的表层的微小凹坑的个数也成为相同的个数。
另外，认为即使在单晶锭中的SF最多的中间区域，也能够通过以氢及氯化氢进行预烘焙处理，将SF的个数减少至0.02个/cm2以下，因此对从单晶锭的其他区域获得的硅晶片进行该预烘焙处理，也能够将SF的个数减少至相同水准。
本发明基于如上所述的见解而完成。
即，本发明的外延硅晶片的制造方法为在添加了磷的硅晶片的表面设有外延膜的外延硅晶片的制造方法，其特征在于，包括：背面氧化膜形成工序，在从通过CZ法（直拉单晶制造法）制造的单晶锭切出的硅晶片的背面形成氧化膜；背面氧化膜去除工序，去除存在于所述硅晶片的外周部的所述氧化膜；氩退火工序，在氩气气氛下对所述背面氧化膜去除工序后的所述硅晶片进行热处理；及外延膜形成工序，在所述氩退火工序后的所述硅晶片的表面形成外延膜，所述外延膜形成工序具有：预烘焙工序，在包含氢及氯化氢的气体气氛下对所述硅晶片进行热处理，从而蚀刻所述硅晶片的表层；及外延膜生长工序，使所述外延膜在所述预烘焙工序后的所述硅晶片的表面生长。
根据本发明，以在以往进行的仅使用氢的预烘焙处理中仅加入氯化氢气体这样的简单的结构，即使在使用电阻率极低的硅晶片的情况下，仍能够充分地抑制SF的产生。
＜实验3：使用氢及氯化氢的预烘焙处理引起的表层的取代、以及外延膜的生长温度及SF的产生个数的关联调查＞
在此，在使用氢及氯化氢的预烘焙处理引起的表层的取代大于通过氩退火处理使团簇固溶化的表层的厚度的情况下，在预烘焙处理后的新的表层，存在在氩退火处理中未熔解的团簇，该团簇被选择性地蚀刻，从而形成微小凹坑，有可能产生SF。
因此，进行了用于确定使用氢及氯化氢的预烘焙处理引起的表层的取代的最佳值的实验。并且，一并进行了用于确定外延膜的生长温度的最佳值的实验。
首先，对于以与实验例3相同条件制造的硅晶片，即对于从与实验例2相同的单晶锭的中间区域切出的多个硅晶片，以与实验例5相同的条件进行了氩退火处理。
接着，通过调整使用氢及氯化氢的预烘焙处理的热处理时间、热处理温度、氯化氢气体的浓度等，各准备了多个表层的取代分别为50nm、100nm、150nm、180nm、290nm、395nm的硅晶片。另外，在硅晶片的背面不设置多晶硅膜，进行了氩退火处理、预烘焙处理。
之后，对于上述的各个取代的硅晶片，除了将生长温度设为1060℃、1080℃、1100℃以外，以与实验例2相同条件使外延膜生长，制造外延硅晶片，调查了SF的个数。将其结果示于图5。
如图5所示，了解到不受外延膜的生长温度的影响，在取代为100nm以上且300nm以下的情况下，SF的个数成为少于0.1个/cm2，能够充分地抑制SF的产生。了解到尤其在取代为150nm±10nm的情况下，SF的个数成为少于0.01个/cm2。
认为其理由是，在取代为小于100nm的情况下，取代小于存在于表层的团簇的深度方向的尺寸，因此无法去除整个团簇，形成未去除而留下的部分所引起的微小凹坑。
另一方面，认为这是因为，在取代为大于300nm的情况下，取代大于通过氩退火处理使团簇固溶化的表层的厚度，因此在预烘焙处理后的新的表层存在在氩退火处理中未熔解的团簇，形成该团簇所引起的微小凹坑。
并且，如图5所示，了解到在取代为例如100nm以上且300nm以下的情况下，外延膜的生长温度为1100℃时，SF的个数成为少于0.1个/cm2，生长温度为1080℃及1060℃时，SF的个数成为0.06个/cm2以下。
而且，了解到在取代为100nm以上且200nm以下的情况下，外延膜的生长温度为1080℃及1060℃时，SF的个数成为0.03个/cm2以下。
即，在本发明的外延硅晶片的制造方法中，优选所述预烘焙工序中，对厚度100nm以上且300nm以下的所述表层进行蚀刻。
在本发明的外延硅晶片的制造方法中，优选所述氩退火工序为在氩气气氛下、在1150℃以上且1250℃以下的温度下进行热处理的工序，所述预烘焙工序为在包含氢及氯化氢的气体气氛下、在1050℃以上且1250℃以下的温度下进行热处理的工序。
在本发明的外延硅晶片的制造方法中，优选所述外延膜生长工序中，在1050℃以上且1150℃以下的温度下使所述外延膜生长，尤其优选在1080℃以下的温度下使所述外延膜生长。
在本发明的外延硅晶片的制造方法中，优选所述预烘焙工序中，在1050℃以上且1250℃以下的氢气气氛下供给氯化氢气体而形成包含氢及氯化氢的气体气氛。
在此，在实验中已确认到，在低于1050℃的氢气气氛下供给氯化氢气体的情况下，外延硅晶片上会产生雾状缺陷。并且，在高于1250℃的氢气气氛下供给氯化氢气体的情况下，热应力变大，因此晶片发生翘曲，存在容易发生滑移位错的缺点。
根据本发明，通过在1050℃以上且1250℃以下的氢气气氛下供给氯化氢气体，能够抑制在外延硅晶片上产生雾状缺陷及发生滑移位错。
在本发明的外延硅晶片的制造方法中，所述硅晶片的电阻率优选1.5mΩ•cm以下，进一步优选1.1mΩ•cm以下，尤其优选0.98mΩ•cm以下。
附图说明
图1是用于导出本发明的外延硅晶片的制造条件的实验1的结果，是显示实验例1的单晶锭的固化率、热历程、SF的产生个数的关系的图表。
图2是所述实验1的结果，是显示实验例2的单晶锭的固化率、热历程、SF的产生个数的关系的图表。
图3是用于导出所述制造条件的实验2的结果，是显示实验例3～5的单晶锭的固化率与SF的产生个数的关系的图表。
图4是所述实验2的结果，是显示实验例6～8的单晶锭的固化率与SF的产生个数的关系的图表。
图5是用于导出所述制造条件的实验3的结果，是显示在外延膜的各生长温度下使用氢及氯化氢的预烘焙处理引起的蚀刻取代量与SF的产生个数的关系的图表。
图6是显示本发明的一实施方式所涉及的外延硅晶片的制造方法的流程图。
具体实施方式
以下，参考附图对本发明的实施方式进行说明。
如图6所示，在外延硅晶片的制造方法中，进行单晶锭制造工序（步骤S1）。
在该单晶锭制造工序中，通过使用了未图示的提拉装置的CZ法（丘克拉斯基法），从添加了红磷作为n型掺杂剂的硅熔体制造直径200mm的单晶锭。
在此，以以下的条件制造了单晶锭，以使从单晶锭切出的硅晶片的电阻率成为0.6mΩ•cm以上且0.98mΩ•cm以下。
红磷浓度：7.54×1019个原子/cm3以上且1.32×1020个原子/cm3以下
氧浓度：7×1017个原子/cm3以上且12×1017个原子/cm3以下
另外，为了抑制失配位错，也可添加3.70×1019个原子/cm3以上且2.93×1020个原子/cm3以下的浓度的锗。
之后，从步骤S1中制造的单晶锭切出硅晶片，对于该切出的所有硅晶片，进行背面氧化膜形成工序（步骤S2）、背面氧化膜去除工序（步骤S3）、氩退火工序（步骤S4）、在包含氢及氯化氢的气体气氛下的预烘焙工序（（外延膜形成工序）步骤S5）、外延膜生长工序（（外延膜形成工序）步骤S6）的处理。
具体而言，在步骤S2的背面氧化膜形成工序中，使用连续式常压CVD装置（AmayaCo.,Ltd.制AMAX1200），以以下的条件进行处理，在硅晶片的背面形成氧化膜（以下，称为背面氧化膜）。
原料气体：甲硅烷（SiH4）与氧（O2）的混合气体
背面氧化膜的厚度：550nm（100nm以上且1500nm以下）
成膜温度：430℃（400℃以上且450℃以下）
通过设置这样的背面氧化膜，抑制自动掺杂（auto dope）现象。
并且，在步骤S3的背面氧化膜去除工序中，利用研磨、蚀刻等各种方法（例如，参考日本特开2003-273063号公报、日本特开2011-114210号公报），去除存在于硅晶片的背面外周部的氧化膜。在此，氧化膜的去除宽度优选离硅晶片的外缘小于5mm。
通过如此去除背面氧化膜的外周部，抑制团块（nodule）的产生。
并且，在步骤S4的氩退火工序中，使用能够一次性对多个硅晶片进行退火的分层式烘炉，以以下的条件进行热处理。
气氛：氩气
热处理温度：1200℃～1220℃（1150℃以上且1250℃以下）
热处理时间：30分钟以上且120分钟以下
通过进行这样的氩退火工序，产生于硅晶片的团簇固溶化而变少。
另外，红磷在氩退火工序中向外扩散，从而在硅晶片的表面形成厚度0.65μm以上且0.91μm以下的向外扩散层，导致过渡区域宽度增加。但是，通过之后的器件制造时的热处理，红磷从浓度高的位置移动至浓度低的位置，因此不会成为问题。
并且，在步骤S5的包含氢及氯化氢的气体气氛下的预烘焙工序中，在外延装置内，以以下的条件对硅晶片进行热处理。
气氛：氢气、氯化氢气体
氢气的流量：40L/分
氯化氢气体的流量：1L/分
热处理温度：1190℃（1050℃以上且1250℃以下）
热处理时间：30秒（30秒以上且300秒以下）
另外，在预烘焙工序中形成包含氢及氯化氢的气体气氛时，优选首先在仅存在氢气的气氛下升温，到达1050℃以上且1250℃以下的温度后，供给氯化氢气体。通过在这样的时间点供给氯化氢气体，能够抑制在外延硅晶片上产生雾状缺陷及发生滑移位错。
并且，预烘焙工序引起的硅晶片的取代，优选为100nm以上且300nm，进一步优选为150nm±10nm。
并且，在步骤S6的外延膜生长工序中，对于进行了预烘焙工序的硅晶片，以以下的条件生长外延膜。
掺杂剂气体：磷化氢（PH3）气体
原料源气体：三氯硅烷（SiHCl3）气体
载气：氢气
生长温度：1060℃（1050℃以上且1150℃以下）
外延膜的厚度：4μm（1μm以上且10μm以下）
电阻率（外延膜电阻率）：0.3Ω•cm（0.01Ω•cm以上且10Ω•cm以下）
红磷浓度：1.87×1016个原子/cm3（4.44×1014个原子/cm3以上且4.53×1018个原子/cm3以下）
通过进行这样的外延膜生长工序，制造在硅晶片的表面形成有外延膜的外延硅晶片。
在此，即使在背面氧化膜形成工序前的硅晶片已产生团簇的情况下，通过进行氩退火工序和在包含氢及氯化氢的气体气氛下的预烘焙工序，除了该团簇之外，规定厚度的表层也被蚀刻，因此与在仅包含氢的气体气氛下进行预烘焙工序的情况相比，以在以往进行的仅使用氢的预烘焙处理中仅加入氯化氢气体这样的简单的结构，在外延硅晶片产生的SF的个数会变少。因此，能够以在以往进行的仅使用氢的预烘焙处理中仅加入氯化氢气体这样的简单的结构，制造高品质的外延硅晶片。
而且，在进行背面氧化膜去除工序之后进行氩退火工序，因此能够促进红磷从未被背面氧化膜覆盖的外周部向外扩散，能够抑制自动掺杂现象。因此，能够实现外延膜面内的电阻率的均一化。
[其他实施方式]
另外，本发明并不仅限于上述实施方式，可以在不脱离本发明的宗旨的范围内进行各种改良及设计的变更等。
例如，只要是从添加了磷的单晶锭获得的硅晶片，则也可对电阻率大于0.98mΩ•cm的硅晶片（例如电阻率为1.5mΩ•cm以下）适用本发明的外延硅晶片的制造方法。
并且，在能够预测进行了氩退火工序与仅使用氢的预烘焙工序的情况的SF的产生个数的情况下，也可对预测个数为容许值以上的硅晶片，在氩退火工序后进行使用氢及氯化氢的预烘焙工序，而对小于所述容许值的硅晶片，在氩退火工序后进行仅使用氢的预烘焙工序。另外，SF的产生个数的预测，可根据单晶锭的热历程来进行，也可如上述专利文献2，根据从规定位置切出的评价用硅晶片的利用了凹坑评价用热处理的评价结果来进行。

Claims (5)

1.一种外延硅晶片的制造方法，所述外延硅晶片中，在添加了磷的硅晶片的表面设有外延膜，所述方法的特征在于，包括：
背面氧化膜形成工序，在从通过CZ法制造的单晶锭切出的硅晶片的背面形成氧化膜；
背面氧化膜去除工序，去除存在于所述硅晶片的外周部的所述氧化膜；
氩退火工序，在氩气气氛下对所述背面氧化膜去除工序后的所述硅晶片进行热处理；及
外延膜形成工序，在所述氩退火工序后的所述硅晶片的表面形成外延膜，
所述外延膜形成工序具有：
预烘焙工序，在包含氢及氯化氢的气体气氛下对所述硅晶片进行热处理，从而蚀刻所述硅晶片的表层；及
外延膜生长工序，使所述外延膜在所述预烘焙工序后的所述硅晶片的表面生长。
2.根据权利要求1所述的外延硅晶片的制造方法，其特征在于，
所述预烘焙工序中，对厚度100nm以上且300nm以下的所述表层进行蚀刻。
3.根据权利要求1或2所述的外延硅晶片的制造方法，其特征在于，
所述氩退火工序是在氩气气氛下、在1150℃以上且1250℃以下的温度下进行热处理的工序，
所述预烘焙工序是在包含氢及氯化氢的气体气氛下、在1050℃以上且1250℃以下的温度下进行热处理的工序。
4.根据权利要求1至3中任一项所述的外延硅晶片的制造方法，其特征在于，
所述外延膜生长工序中，在1050℃以上且1150℃以下的温度下使所述外延膜生长。
5.根据权利要求1至4中任一项所述的外延硅晶片的制造方法，其特征在于，
所述硅晶片的电阻率为1.5mΩ•cm以下。
CN201680024967.0A 2015-04-30 2016-04-05 外延硅晶片的制造方法 Active CN107533959B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015092805A JP6477210B2 (ja) 2015-04-30 2015-04-30 エピタキシャルシリコンウェーハの製造方法
JP2015-092805 2015-04-30
PCT/JP2016/061088 WO2016174997A1 (ja) 2015-04-30 2016-04-05 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN107533959A true CN107533959A (zh) 2018-01-02
CN107533959B CN107533959B (zh) 2020-09-29

Family

ID=57198427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680024967.0A Active CN107533959B (zh) 2015-04-30 2016-04-05 外延硅晶片的制造方法

Country Status (7)

Country Link
US (1) US10253429B2 (zh)
JP (1) JP6477210B2 (zh)
KR (1) KR102036596B1 (zh)
CN (1) CN107533959B (zh)
DE (1) DE112016001962T5 (zh)
TW (1) TWI624861B (zh)
WO (1) WO2016174997A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799174A (zh) * 2019-04-01 2020-10-20 硅尼克斯股份有限公司 用于制造半导体器件的虚拟晶圆技术
TWI758098B (zh) * 2020-02-19 2022-03-11 日商環球晶圓日本股份有限公司 矽晶圓的製造方法
TWI804385B (zh) * 2021-12-22 2023-06-01 日商環球晶圓日本股份有限公司 矽磊晶基板的製造方法以及矽磊晶基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6358472B2 (ja) * 2015-06-08 2018-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6432879B2 (ja) * 2015-11-13 2018-12-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6447960B2 (ja) * 2016-04-01 2019-01-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP6598140B2 (ja) * 2016-05-19 2019-10-30 信越半導体株式会社 エピタキシャルウェーハの製造方法
CN110603350B (zh) * 2017-04-06 2021-07-16 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
DE112018002163B4 (de) * 2017-04-25 2022-12-15 Sumco Corporation Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
JP7080017B2 (ja) 2017-04-25 2022-06-03 株式会社Sumco ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
CN109509704A (zh) * 2017-09-15 2019-03-22 胜高股份有限公司 外延硅晶片的制备方法及外延硅晶片
JP6835006B2 (ja) * 2018-02-16 2021-02-24 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
US10559479B2 (en) 2018-02-27 2020-02-11 Toshiba Memory Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP7495238B2 (ja) * 2020-02-19 2024-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP2021130578A (ja) * 2020-02-19 2021-09-09 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
JP7272343B2 (ja) * 2020-12-01 2023-05-12 株式会社Sumco ｎ型シリコン単結晶の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004034453A1 (en) * 2002-10-04 2004-04-22 Silicon Genesis Corporation Method for treating semiconductor material
JP2004363510A (ja) * 2003-06-09 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
CN1930662A (zh) * 2004-06-10 2007-03-14 应用材料股份有限公司 使用紫外线辐射使含硅薄膜低温外延生长的方法
US20070066036A1 (en) * 2005-09-22 2007-03-22 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP2007088469A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
US20090304994A1 (en) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxially coated silicon wafer with 110 orientation and method for producing it
JP2011142327A (ja) * 2006-11-22 2011-07-21 Siltronic Ag 前面および背面を有する半導体ウェハ
JP2012164814A (ja) * 2011-02-07 2012-08-30 Sumco Corp エピタキシャルウェーハの製造方法
CN103489761A (zh) * 2013-09-17 2014-01-01 杭州立昂微电子股份有限公司 一种肖特基芯片专用外延片的生长方法
JP2014011293A (ja) * 2012-06-29 2014-01-20 Sumco Corp エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
CN103887176A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种降低源漏外延生长缺陷的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL187414C (nl) * 1978-04-21 1991-09-16 Philips Nv Werkwijze voor het aanbrengen van een epitaxiale laag.
JP3097107B2 (ja) * 1990-07-13 2000-10-10 日本電気株式会社 エピタキシャル成長方法
JP4089809B2 (ja) 2002-03-13 2008-05-28 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハのエッジ部の酸化膜除去装置
JP4089354B2 (ja) 2002-08-30 2008-05-28 株式会社Ｓｕｍｃｏ エピタキシャルウェーハとその製造方法
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
JP5445075B2 (ja) 2009-11-27 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP6009237B2 (ja) 2012-06-18 2016-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
US10233562B2 (en) 2013-04-24 2019-03-19 Sumco Techxiv Corporation Method for producing single crystal, and method for producing silicon wafer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004034453A1 (en) * 2002-10-04 2004-04-22 Silicon Genesis Corporation Method for treating semiconductor material
JP2004363510A (ja) * 2003-06-09 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
CN1930662A (zh) * 2004-06-10 2007-03-14 应用材料股份有限公司 使用紫外线辐射使含硅薄膜低温外延生长的方法
US20070066036A1 (en) * 2005-09-22 2007-03-22 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP2007088469A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP2011142327A (ja) * 2006-11-22 2011-07-21 Siltronic Ag 前面および背面を有する半導体ウェハ
US20090304994A1 (en) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxially coated silicon wafer with 110 orientation and method for producing it
JP2012164814A (ja) * 2011-02-07 2012-08-30 Sumco Corp エピタキシャルウェーハの製造方法
JP2014011293A (ja) * 2012-06-29 2014-01-20 Sumco Corp エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
CN103489761A (zh) * 2013-09-17 2014-01-01 杭州立昂微电子股份有限公司 一种肖特基芯片专用外延片的生长方法
CN103887176A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种降低源漏外延生长缺陷的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799174A (zh) * 2019-04-01 2020-10-20 硅尼克斯股份有限公司 用于制造半导体器件的虚拟晶圆技术
TWI758098B (zh) * 2020-02-19 2022-03-11 日商環球晶圓日本股份有限公司 矽晶圓的製造方法
TWI804385B (zh) * 2021-12-22 2023-06-01 日商環球晶圓日本股份有限公司 矽磊晶基板的製造方法以及矽磊晶基板

Also Published As

Publication number Publication date
US20180087184A1 (en) 2018-03-29
CN107533959B (zh) 2020-09-29
WO2016174997A1 (ja) 2016-11-03
KR20170126498A (ko) 2017-11-17
US10253429B2 (en) 2019-04-09
TW201705219A (zh) 2017-02-01
TWI624861B (zh) 2018-05-21
JP6477210B2 (ja) 2019-03-06
DE112016001962T5 (de) 2018-01-18
JP2016213232A (ja) 2016-12-15
KR102036596B1 (ko) 2019-10-25

Similar Documents

Publication Publication Date Title
CN107533959A (zh) 外延硅晶片的制造方法
CN102844474B (zh) 外延碳化硅单晶基板及其制造方法
CN106715765B (zh) 单晶的制造方法及硅晶片的制造方法
US9755022B2 (en) Epitaxial silicon wafer having reduced stacking faults
JP6945805B2 (ja) エピタキシャルウェーハの製造方法
CN103282555B (zh) 硅单晶制造方法、硅单晶和晶片
CN107532325B (zh) 硅外延晶圆及其制造方法
JP7036116B2 (ja) シリコン単結晶の製造方法
US10355092B2 (en) Silicon epitaxial wafer and method of producing silicon epitaxial wafer
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
CN110730831A (zh) 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6432879B2 (ja) エピタキシャルウェーハの製造方法
KR100977631B1 (ko) 고저항 실리콘 단결정과 그 제조방법 및 웨이퍼
CN109509704A (zh) 外延硅晶片的制备方法及外延硅晶片
TWI741950B (zh) 矽晶圓的製造方法
CN111653474A (zh) 多晶硅薄膜成膜方法
JP5652232B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN115135818A (zh) 半导体硅晶片的制造方法
JP2005089246A (ja) 砒素ドープシリコンウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant