CN103282555B - 硅单晶制造方法、硅单晶和晶片 - Google Patents

硅单晶制造方法、硅单晶和晶片 Download PDF

Info

Publication number
CN103282555B
CN103282555B CN201180063344.1A CN201180063344A CN103282555B CN 103282555 B CN103282555 B CN 103282555B CN 201180063344 A CN201180063344 A CN 201180063344A CN 103282555 B CN103282555 B CN 103282555B
Authority
CN
China
Prior art keywords
single crystal
silicon single
silicon
resistivity
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180063344.1A
Other languages
English (en)
Other versions
CN103282555A (zh
Inventor
中居克彦
大久保正道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN103282555A publication Critical patent/CN103282555A/zh
Application granted granted Critical
Publication of CN103282555B publication Critical patent/CN103282555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14Heating of the melt or the crystallised materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Abstract

提供通过Czochralski法制造p型硅单晶的硅单晶制造方法,由该硅单晶可以获得电阻率高、电阻率径向均匀性良好且电阻率变化小的晶片。该p型硅单晶2是通过Czochralski法由其中硼浓度不大于4E14个原子/cm3且磷浓度与硼浓度的比例不小于0.42且不大于0.50的初期硅熔体生长的。

Description

硅单晶制造方法、硅单晶和晶片
技术领域
本发明涉及硅单晶制造方法、硅单晶和晶片,特别是涉及通过Czochralski法制造硅单晶的方法、硅单晶和晶片。
背景技术
安装在汽车、家用电器等上的功率设备应当具有高耐压性,基板的电阻影响其特性。因此,要求用作基板的硅晶片具有高的电阻率且其变化小。
若通过Czochralski法生长p型硅单晶,其中添加硼作为杂质,则因为硼对于硅单晶的偏析系数小于1,所以在单晶生长期间硼在硅熔体中浓缩。于是硅单晶内的硼浓度随着单晶的生长而增大。因此,在所得硅单晶(锭材)的在晶体生长期间的中心轴(下面称作“晶体生长期间的中心轴”)的顶端和末端处,硅单晶的电阻率发生变化。
作为用于抑制由于偏析导致的电阻率变化的传统技术,存在一种通过将相当于25至30%的硼浓度的磷添加至初期硅熔体并通过Czochralski法生长晶体从而抑制在晶体生长方向上的电阻率变化的技术。日本特许第3931956号特许公报涉及该传统技术。
本发明要解决的问题
然而,上述传统技术无法实现更加严格的电阻率径向均匀性以及晶片之间的电阻率变化,而这是功率设备用途的硅单晶晶片所要求的。
通过本发明解决该问题。
发明内容
解决所述问题的手段
本发明的上述问题是通过如下方法解决的。
硅单晶制造方法,其特征在于,通过Czochralski法由其中硼浓度不大于4E14个原子/cm3且磷浓度与硼浓度的比例不小于0.42且不大于0.50的初期硅熔体生长p型硅单晶。
本发明的技术效果
可以通过Czochralski法制造P型硅单晶,由此可以获得具有高的电阻率、良好的电阻率径向均匀性及小的电阻率变化的晶片。
附图说明
图1所示为用于实施根据本发明的一个实施方案的硅单晶制造方法的硅单晶制造设备的示意图。
图2所示为用于实施根据本发明的该实施方案的硅单晶制造方法的流程图。
图3为显示硅单晶的固化率与硅单晶内的杂质浓度之间关系的模拟结果以及硅单晶的固化率与电阻率之间关系的测量结果和模拟结果的图。
图4为显示硅单晶的固化率与电阻率之间关系与初期硅熔体P/B比例的相关性的模拟结果的图。
图5所示为在通过Czochralski法生长硅单晶时的硅固液界面以及在晶体生长期间的中心轴上的位置与电阻率之间的关系图。
具体实施方式
下面参照附图详细地阐述根据本发明的一个实施方案的硅单晶制造方法、硅单晶和晶片。
根据本实施方案的硅单晶制造方法涉及用于功率设备的晶片的制造。
主要出于以下原因,用于形成功率设备的晶片应当符合以下规范,电阻率不小于50Ω·cm,晶片之间的电阻率变化不大于10%,晶片内的电阻率径向变化不大于3%。
首先,因为对功率设备施加高电压,所以功率设备应当具有高耐压性。此外,功率设备的耐压性与用于形成功率设备的晶片的电阻率的数值相关。因此,用于功率设备的晶片应当具有高的电阻率。目前主流的功率设备的耐压性不小于250V,并且要求晶片具有不小于50Ω·cm的电阻率。另一方面,随着晶片的电阻率变大,耗尽层的宽度变大。耗尽层的宽度过度地大于器件结构将会导致耗尽层与pn结以外的部分接触,并且导致耐压特性降低。因此,为了提高功率设备的耐压性,晶片的电阻率应当更高,同时其变化应当小。
其次,在功率设备中,提供有其中从硅基板的背面提取集电极电流的晶体管(例如IGBT(绝缘栅双极晶体管,Insulated Gate Bipolar Transistor)),晶片的电阻率变化对晶体管特性的影响比较大。因此,用于形成此类晶体管的晶片应当是电阻率高且变化小从而使晶体管的特性在规范范围内的晶片。
再次,因为器件制造者无法在接收晶片的同时筛选晶片,所以晶片内的电阻率径向变化导致在形成器件之后的筛选产率低。因此,为了抑制由于器件产率降低而增加成本,用于器件的晶片应当具有小的电阻率变化。
图1所示为用于实施根据本实施方案的硅单晶制造方法的硅单晶制造设备的示意图。
如图1所示,硅单晶制造设备100是通过Czochralski法(下面称作“CZ法”)制造硅单晶的设备。硅单晶制造设备100具有容纳硅熔体的坩埚30以及使硅单晶2升降、使硅单晶2旋转及使坩埚30旋转的驱动装置10。硅单晶制造设备100具有对通过驱动装置10使硅单晶2的升降、硅单晶2的旋转及坩埚30的旋转进行控制的控制装置1。
硅单晶制造设备100具有容纳坩埚30和硅单晶2的室20、沿着坩埚30的侧壁设置的加热器42、设置在坩埚30下方的加热器44以及沿着室20的侧壁和底部设置的保温材料26。
硅单晶制造设备100具有从室20的上部垂下的线3和设置在线3的顶端用于保持晶种8的夹盘6。
硅单晶制造设备100具有用于将惰性气体导入室20内的气体导入口22、用于将导入的惰性气体排出室20的气体排出口24以及用于调节惰性气体的流量的流量调节管60。惰性气体例如是Ar气。
由多晶硅作为原料提供硅熔体32。
在本实施方案中,为了制造p型硅单晶2,将硼(B)作为p型杂质(受体)添加至单晶生长初期的硅熔体32(下面称作“初期硅熔体”)。此外,进一步添加磷(P),其是n型杂质(供体)并且对于硅单晶2的偏析系数小于硼。因此,将作为与硼的传导型相反的杂质并且对于硅单晶2的偏析系数小于硼的磷添加至初期硅熔体的原因是为了使硅单晶2的电阻率增大并且防止电阻率在晶体生长期间的中心轴的方向上变化(电阻率变化率增大)。
此外,在本实施方案中,进一步抑制电阻率在晶体生长期间的中心轴的方向上的变化,从而进一步抑制在垂直于硅单晶2的在晶体生长期间的中心轴的平面内的电阻率径向变化(电阻率变化率增大)。为此,使初期硅熔体满足硼浓度不大于4E14个原子/cm3且磷浓度与硼浓度的比例不小于0.42且不大于0.50,下面对此详细描述。
坩埚30例如由合成石英玻璃形成。坩埚30在其底部与支撑坩埚的轴34连接。流量调节管60设置在坩埚30上方,并且基本上是平截头体的形状。
驱动装置10包括用于拉出和卷起线3的缠绕机12以及用于使坩埚30旋转的坩埚驱动机14。缠绕机12可以在旋转时卷起线3。轴34与坩埚驱动机14连接,通过有轴34插入的坩埚驱动机14使坩埚30旋转。
控制装置1与缠绕机12、加热器42和44以及坩埚驱动机14电连接。控制装置1可以控制线3被缠绕机12卷起的速率、线3的旋转方向、线3的旋转速率即硅单晶2的晶体生长速率、硅单晶2的旋转方向以及硅单晶2的旋转速率。控制装置1可以控制通过坩埚驱动机14使坩埚30旋转的方向和速率。控制装置1可以控制加热器42和44的输出功率,并且可以通过固定加热器44的输出功率并改变加热器42的输出功率而控制硅熔体32的温度。
控制装置1主要由CPU(中央处理器)和存储器构成,存储器存储整个硅单晶制造设备100的运行动作。控制装置1例如可以由PC(个人电脑)或EWS(工程工作站)构成。可以通过由控制装置1控制各个组件的运行动作而实施根据本实施方案的硅单晶制造方法。
图2所示为用于实施根据本实施方案的硅单晶制造方法的流程图。
根据本实施方案的硅单晶制造方法是通过CZ法制造硅单晶2的方法,其包括在室20内产生惰性气体气氛的惰性气体填充步骤S1、生成硅熔体32的熔体生成步骤S2、生长硅单晶2的硅单晶生长步骤S3以及使硅单晶2与硅熔体32分离的分离步骤S4。
在惰性气体填充步骤S1中,将室20密封,经由气体导入口22导入惰性气体而在室20内产生惰性气体气氛,同时借助真空泵(未示出)将气体从所述室经由气体排出口24排出。应当注意,在下述的各个步骤中通过将惰性气体供应至室20内而将室20保持在惰性气体气氛中。
在惰性气体填充步骤S1之后在熔体生成步骤S2中,通过加热器42和44使供应至坩埚30中的原料熔化,从而产生初期硅熔体32。
在本实施方案中,将硼和磷添加至硅熔体32,从而使初期硅熔体32满足硼浓度不大于4E14个原子/cm3且磷浓度与硼浓度的比例不小于0.42且不大于0.50。
因为初期硅熔体32具有所述组成,所以可以使硅单晶2的电阻率增大,并且可以使沿着晶体生长期间的中心轴L1的电阻率变化率进一步降低,并且可以使垂直于晶体生长期间的中心轴L1的截面内的电阻率变化率降低。换而言之,可以生长p型硅单晶2,其中沿着晶体生长期间的中心轴L1的电阻率不小于50Ω·cm,沿着晶体生长期间的中心轴L1的电阻率变化率不大于10%,且垂直于晶体生长期间的中心轴L1的截面内的电阻率变化率不大于3%。
在此,通过下式(1)定义电阻率变化率。
电阻率变化率=(电阻率最大值–电阻率最小值)/电阻率最大值 式(1)
在熔体生成步骤S2之后在硅单晶生长步骤S3中,借助缠绕机12使晶种8向下移动至硅熔体32的表面并浸入其中。然后,借助缠绕机12使硅单晶2从硅熔体32生长,由此生长硅单晶2的锭材直桶部分4。硅单晶2和坩埚30以彼此相反的方向旋转。
在本实施方案中,在硅单晶生长步骤S3中硅单晶2的生长速率不小于0.9mm/min,晶体边缘部分的冷却速率可以是晶体中心部分的冷却速率的至少1.4倍。在此,冷却速率是指通过将在晶体生长轴的方向上从熔点至1350℃的平均温度梯度(℃/mm)乘以晶体生长速率(mm/min)而计算的数值,该平均温度梯度是在晶体生长期间在从熔点至1350℃的范围内的平均值。晶体生长速率小于0.9mm/min是不优选的,这是因为产率差。晶体边缘部分的冷却速率小于晶体中心部分的冷却速率的1.4倍会导致硅单晶的冷却效率变差,因此晶体生长速率变得小于0.9mm/min,而且产率变差。由于可实现的硅单晶生长设备的能力,晶体生长速率的上限是1.9mm/min,晶体边缘部分的冷却速率的上限是晶体中心部分的冷却速率的2倍。
锭材直桶部分4是硅单晶2的圆柱体部分,其直径在硅单晶2的在晶体生长期间的中心轴L1的方向上是基本上恒定的。一旦硅单晶2的在形成圆锥形部分之后达到预先设定的直径,则生长锭材直桶部分4。
在生长锭材直桶部分4之后在分离步骤S4中,停止线3的卷起,并通过使坩埚30下降使硅单晶2与硅熔体32分离。
根据本实施方案,可以制造p型硅单晶2,其中沿着晶体生长期间的中心轴L1的电阻率不小于50Ω·cm,沿着晶体生长期间的中心轴L1的电阻率变化率不大于10%,垂直于晶体生长期间的中心轴L1的截面内的电阻率变化率不大于3%。
下面描述通过本实施方案实现所述效果的原因。
图3A为显示硅单晶的固化率与硅单晶中的杂质浓度之间关系的模拟结果的图。图3B为显示硅单晶的固化率与电阻率之间关系的测量结果和模拟结果的图。图3B中的点线表示实际测量结果,而实线表示模拟结果。
如图3A所示,在单独将硼添加至初期硅熔体的情况下,随着硅单晶生长(即固化率变大),硅单晶中的杂质浓度以指数方式增大。因此,如图3B所示,随着硅单晶生长,硅单晶的电阻率降低。
这是因为硼对于硅单晶的偏析系数k约为0.78,小于1,因此随着硅单晶生长,硅熔体中的硼进行浓缩,引入硅单晶中的硼的比例变大。
在单独将磷添加至初期硅熔体的情况下,类似地,随着硅单晶生长,硅单晶中的杂质浓度以指数方式增大。另一方面,磷对于硅单晶的偏析系数k约为0.38,小于硼的偏析系数。因此,随着硅单晶的生长,硅熔体中的磷浓缩的比例(速率)大于硼的情况。因此,随着硅单晶的生长,电阻率下降的比例也大于添加硼的情况。
因为硼是p型杂质,所以添加硼至硅单晶导致在硅单晶中产生空位作为p型载流子。因为磷是n型杂质,所以添加磷至硅单晶导致在硅单晶中产生电子作为n型载流子。
在添加了硼和磷的硅单晶中,产生的传导型彼此相反的载流子相互抵消。因此,通过在制造p型半导体的过程中将磷连同硼一起添加至硅单晶,可以降低硅单晶中的p型载流子密度,并且可以使电阻率增大。
此外,随着硅单晶的生长,在添加磷的情况下杂质浓度增大的比例大于添加硼的情况。因此,随着硅单晶的生长通过由磷浓度的增大导致的n型载流子密度的增大抵消由硼浓度的增大导致的p型载流子密度的增大,从而可以避免随着硅单晶的生长电阻率的降低。换而言之,通过将初期硅熔体中磷浓度与硼浓度的比例(下面称作“P/B比例”)设定为合适的数值,从而可以避免随着硅单晶的生长电阻率的降低。因为添加至初期硅熔体的硼和磷的浓度足够低,所以认为硼和磷彼此独立地对于硅单晶偏析。
具体而言,如图3A所示,通过选择初期硅熔体的P/B比例,使得在硅单晶生长过程中硅单晶中硼浓度与磷浓度之差是恒定的,可以随着硅单晶的生长使电阻率的数值保持恒定,如图3B所示。
图3B显示了在初期硅熔体满足硼浓度为1.6E14个原子/cm3并且P/B比例为0.45的情况下电阻率的测量结果和模拟结果。
图4为显示硅单晶的固化率与电阻率之间的关系与初期硅熔体P/B比例的相关性的模拟结果的图。在此,图4中的电阻率的比例通过下式(2)表示。
电阻率的比例=(特定固化率的电阻率–该晶体的电阻率最小值)/该晶体的电阻率最大值 式(2)
根据图4中所示的模拟结果可以看出,在将固化率限制在0至0.80时,通过将初期硅熔体的P/B比例设定为0.42至0.55,可以使沿着晶体生长期间的中心轴的电阻率变化率降低至10%以下。然而如下所述,为了使垂直于晶体生长期间的中心轴的截面内的电阻率变化率降低,应当将P/B比例设定为0.42至0.50。下面还描述将固化率限制在0至0.80的原因。
在此,在初期硅熔体的P/B比例为0.42至0.50时,随着硅单晶2的生长在固化率约为0.7时出现硅单晶2的电阻率开始增大的现象(下面将电阻率开始增大的点称作“变曲点(flexion point)”)。这一现象表明,硅单晶2中的p型载流子(空位)开始减少,这是因为硅单晶2中磷的增加率超过硼的增加率。
在本实施方案中,通过直至产生变曲点,使沿着晶体生长期间的中心轴的电阻率变化率降低。在产生变曲点之后,只要硅单晶中的磷浓度不超过硼浓度,则硅单晶还保持为p型传导型,在将硅单晶用作用于功率设备的晶片时不会产生问题。
通过由此使沿着晶体生长期间的中心轴的电阻率变化率进一步降低,可以使垂直于晶体生长期间的中心轴的截面内的电阻率变化率进一步降低。下面描述其原因。
图5为显示在通过CZ法使硅单晶进行晶体生长时的硅固液界面(硅熔体与硅单晶之间的界面)的示意图。
如图5所示,在硅单晶2进行晶体生长时的硅固液界面具有在硅单晶2的在晶体生长期间的中心轴L1的方向上突出的形状。点A表示现在的固液界面与晶体生长期间的中心轴L1的交点。点B′表示硅单晶的包含点A的水平截面(垂直于晶体生长期间的中心轴的截面)与硅单晶2的侧面的交点。点B表示过去的固液界面与晶体生长期间的中心轴L1的交点。A与B之间的距离记为ΔZ,A与B之间的电阻率之差记为ΔR。
在此,因为固液界面的各电阻率是恒定的,所以点B和点B′处的电阻率相等。另一方面,在点A与点B之间的电阻率变化量对应于沿着晶体生长期间的中心轴L1的电阻率变化率,而在点A与点B′之间的电阻率变化量对应于垂直于晶体生长期间的中心轴L1的截面A1内的电阻率变化率。因此,为了使垂直于晶体生长期间的中心轴L1的截面A1内的电阻率变化率降低,在晶体生长期间的中心轴L1的方向上电阻率的倾斜度ΔR/ΔZ应当降低。基于图4中的模拟,对于使电阻率的倾斜度降低有效的是,设定固化率的上限及将P/B比例设定在特定的范围内。固化率超过0.80的区域具有在任意的P/B比例时大的电阻率倾斜度,因此在垂直于晶体生长期间的中心轴L1的截面内的电阻率变化率超过3%。在将固化率限制在0至0.80时,通过将初期硅熔体中的P/B比例设定为0.42以上至0.50以下,在垂直于晶体生长期间的中心轴L1的截面内的电阻率变化率为3%以下,如下述的实施例中所证实。更优选地,在将固化率限制在0至0.80的情况下,通过将P/B比例设定为0.42以上至0.47以下,在垂直于晶体生长期间的中心轴的截面内的电阻率变化率为2%以下,如下述的实施例中所证实。在将固化率限制在0至0.80的情况下,通过将P/B比例设定为大于0.50至0.55以下,在晶体底部侧的电阻率的倾斜度变大,因此在垂直于晶体生长期间的中心轴L1的截面内的电阻率变化率超过3%。通过将固化率限制在小于0.80,即使P/B比例大于0.50且不大于0.55,在垂直于晶体生长期间的中心轴L1的截面内的电阻率变化率可以为不大于3%。然而由于产率差,将固化率限制在小于0.80是不优选的。
为了使在垂直于晶体生长期间的中心轴的截面内的电阻率变化率降低,控制在晶体生长期间硅单晶的冷却条件从而实现平坦形状的固液界面,即减小图5中的ΔZ也是有效的。然而在此情况下,晶体边缘部分的冷却速率应当小于晶体中心部分的冷却速率的1.4倍,优选为1倍。如前所述,边缘部分的冷却速率的降低导致硅单晶的冷却效率变差。于是晶体生长速率变为小于0.9mm/min,而且产率变差。本发明可以在硅单晶生长期间实现小的电阻率变化,而不会降低产率。
通过控制晶体边缘部分的冷却速率和晶体中心部分的冷却速率从而将ΔZ的数值设定在5至15mm的范围内,垂直于晶体生长期间的中心轴L1的截面内的电阻率变化率可以为不大于3%,同时保持产率。通过将晶体边缘部分的冷却速率与晶体中心部分的冷却速率的比例设定在1.4以上至2.0以下,可以将ΔZ的数值控制在5至15mm的范围内。
根据本实施方案,可以使垂直于晶体生长期间的中心轴的截面内的电阻率变化率降低,无需使用特殊设备,例如在晶体生长的同时施加磁场的MCZ(磁场直拉,Magneticfield applied CZochralski)。因此,可以抑制制造成本。
在下述的实施例中尝试进行垂直于硅单晶2的在晶体生长期间的中心轴L1的截面A1内的电阻率变化率的实际测量。
应当注意,从在本发明中获得的硅单晶切割的晶片可以直接用作用于功率设备的晶片,或者可以使用实施了下述的高温热处理的晶片。
高温热处理优选在非氧化性气氛中实施,这是因为空位或其他原生(grown-in)缺陷无法在氧化性气氛中退火期间充分消除。非氧化性气氛是指不含诸如氧气的氧化性气体的气氛,其包括惰性气氛及还原性气氛。惰性气氛是指例如填充有诸如氩、氦、氖、氮等的惰性气体的气氛。还原性气氛是指其中存在诸如氢、一氧化碳、氨等的还原性气体的气氛。
对晶片实施热处理的温度在1150至1250℃、优选1175至1215℃、更优选1185至1200℃的范围内。
若对硅基板实施热处理的温度小于1150℃,则空位或其他原生缺陷无法在退火期间充分消除。替代性地,若该温度超过1250℃,则会严重损坏炉的构件。
对晶片实施热处理的持续时间不小于10分钟且不大于2小时,优选为不小于30分钟且不大于1.5小时,更优选为不小于50分钟且不大于1小时。
若对晶片实施热处理的持续时间小于10分钟,则空位或其他原生缺陷无法在退火期间充分消除。替代性地,若该持续时间超过2小时,则产率变差,所以是不优选的。
可以使用可商购获得的热处理炉(或反应室)以在根据本实施方案的制造方法中实施热处理(退火),该炉没有特别的限制。应当注意,需要避免在热处理期间氧化物薄膜生长至2nm以上,这是因为氧化物薄膜附着在表面上阻止了缺陷在退火期间的收缩和消除。具体而言,需要采取如下措施,例如尽可能减少在热处理期间引入气氛气体中的杂质的量或者尽可能减少在将硅晶片插入炉中时从周围环境带入空气。作为待使用的气氛气体,例如优选为其中将杂质抑制在5ppma以下的稀有气体,例如氩。
在根据本实施方案的制造方法中使用的保持硅晶片的构件没有特别的限制,例如使用石英等。在退火温度过度降低时,这些构件明显损坏。于是需要频繁更换,这会导致制造成本的增大。
实施例
下面描述根据本发明的该实施方案的硅单晶制造方法的实施例和比较例。
制造硅单晶
将通过CZ法制造硅单晶的设备用于生长直径为200mm的硅单晶(锭材)。
在此,初期硅熔体具有如下所示的硼浓度和磷浓度,将晶种浸入初期硅熔体中以生长硅单晶。晶体生长速率设定为0.9mm/min,晶体边缘部分的冷却速率设定为晶体中心部分的冷却速率的1.9倍。
(1)实施例1
将硼和磷添加至初期硅熔体,从而使硼浓度达到1.6E14个原子/cm3,磷浓度达到7.2E13个原子/cm3(磷浓度与硼浓度的比例为0.45)。
(2)实施例2
将硼和磷添加至初期硅熔体,从而使硼浓度达到4.0E14个原子/cm3,磷浓度达到1.8E14个原子/cm3(磷浓度与硼浓度的比例为0.45)。
(3)实施例3
将硼和磷添加至初期硅熔体,从而使硼浓度达到1.1E14个原子/cm3,磷浓度达到4.6E13个原子/cm3(磷浓度与硼浓度的比例为0.42)。
(4)实施例4
将硼和磷添加至初期硅熔体,从而使硼浓度达到1.6E14个原子/cm3,磷浓度达到7.5E13个原子/cm3(磷浓度与硼浓度的比例为0.47)。
(5)实施例5
将硼和磷添加至初期硅熔体,从而使硼浓度达到1.6E14个原子/cm3,磷浓度达到8.0E13个原子/cm3(磷浓度与硼浓度的比例为0.50)。
(6)比较例1
将硼添加至初期硅熔体,从而使硼浓度达到1.0E14个原子/cm3
(7)比较例2
将硼和磷添加至初期硅熔体,从而使硼浓度达到1.4E14个原子/cm3,磷浓度达到4.2E13个原子/cm3(磷浓度与硼浓度的比例为0.30)。
(8)比较例3
将硼和磷添加至初期硅熔体,从而使硼浓度达到1.8E14个原子/cm3,磷浓度达到9.9E13个原子/cm3(磷浓度与硼浓度的比例为0.55)。
评价硅单晶
将生长的硅单晶垂直于晶体生长期间的中心轴切割成切片,由此形成切割的晶片。然后,从多个沿着晶体生长期间的中心轴的方向的位置提取切割的晶片,然后进行镜面加工。由此制成晶片。对所得的晶片在1200℃下在氩气气氛中实施高温处理1小时。
通过四探针法测量在所得的晶片的中心、半径为50mm及半径为90mm的各点的电阻率。
将在各晶片的中心点处的电阻率的测量结果代入式(1),由此计算沿着硅单晶的在晶体生长期间的中心轴的电阻率变化率。
此外,将各硅晶片的中心、半径为50mm及半径为90mm的各点的电阻率的测量结果代入式(1),由此类似地计算硅晶片的电阻率径向变化率。
结果
(1)实施例1
表1显示了实施例1的结果。
表1显示了相对于在根据实施例1制造的硅单晶中提取晶片的位置的固化率,晶片中心的电阻率和晶片的电阻率径向变化率。
表1
根据表1,在固化率不大于0.80处,沿着硅单晶在晶体生长期间的中心轴的电阻率(对应于晶片中心的电阻率)的最小值为130Ω·cm,沿着晶体生长期间的中心轴的电阻率变化率为7.1%,垂直于晶体生长期间的中心轴的截面内的电阻率变化率的最大值为1.4%。
换而言之,可以制造硅单晶,其中沿着硅单晶在晶体生长期间的中心轴的电阻率不小于50Ω·cm,沿着晶体生长期间的中心轴的电阻率变化率不大于10%,垂直于晶体生长期间的中心轴的截面内的电阻率变化率不大于3%。
应当注意,在本实施例中获得的硅单晶在固化率超过0.80处的电阻率径向变化率的最大值超过3%。
(2)比较例1
表2显示了比较例1的结果。
表2显示了相对于在根据比较例1制造的硅单晶中提取硅晶片的位置的固化率,硅晶片中心的电阻率及硅晶片的电阻率径向变化率的结果。
表2
根据表2,在固化率不大于0.80处,沿着硅单晶在晶体生长期间的中心轴的电阻率(对应于晶片中心的电阻率)的最小值不小于114Ω·cm,沿着晶体生长期间的中心轴的电阻率变化率为29.6%,垂直于晶体生长期间的中心轴的截面内的电阻率变化率的最大值为4.0%。
换而言之,无法制造硅单晶,其中沿着硅单晶在晶体生长期间的中心轴的电阻率不小于50Ω·cm,沿着晶体生长期间的中心轴的电阻率变化率不大于10%,垂直于晶体生长期间的中心轴的截面内的电阻率变化率不大于3%。
(3)实施例与比较例的比较
表3显示了实施例1至5和比较例1至3的结果。
表3显示了根据各实施例和各比较例制造的硅单晶位于晶片中心的电阻率、沿着晶体生长期间的中心轴的电阻率变化率、垂直于晶体生长期间的中心轴的截面内的电阻率变化率的结果,连同显示了初期硅熔体中的各杂质的浓度。
表3
根据表3,在实施例1至5中,在固化率不大于0.80处,沿着硅单晶在晶体生长期间的中心轴的电阻率的最小值在50至175Ω·cm的范围内,沿着晶体生长期间的中心轴的电阻率变化率在4.7至8.9%的范围内,垂直于晶体生长期间的中心轴的截面内的电阻率变化率的最大值在1.4至2.5%的范围内。
换而言之,在各实施例中获得的硅单晶可以符合硅单晶的如下规范,该规范是为了符合用于功率设备的硅单晶晶片的规范所需的,沿着晶体生长期间的中心轴的电阻率不小于50Ω·cm,沿着晶体生长期间的中心轴的电阻率变化率不大于10%,垂直于晶体生长期间的中心轴的截面内的电阻率变化率不大于3%。
此外,在实施例1至4中,在固化率不大于0.80处,垂直于晶体生长期间的中心轴的截面内的电阻率变化率的最大值不大于2%。
另一方面,在比较例1至3中,在固化率不大于0.80处,沿着硅单晶在晶体生长期间的中心轴的电阻率的最小值在114至124Ω·cm的范围内,沿着晶体生长期间的中心轴的电阻率变化率在7.3至29.8%的范围内,垂直于晶体生长期间的中心轴的截面内的电阻率变化率的最大值在3.3至4.0%的范围内。
换而言之,在比较例中获得的硅单晶在沿着晶体生长期间的中心轴的电阻率变化率和垂直于晶体生长期间的中心轴的截面内的电阻率变化率方面无法符合硅单晶的规范,该规范是为了符合用于功率设备用途的硅单晶晶片的规范所需的。
注意在实施例1至4和比较例1至3中制造的硅单晶的沿着晶体生长期间的中心轴的电阻率变化率与电阻率径向变化率之间的关系,基本上可以确认随着沿着晶体生长期间的中心轴的电阻率变化率的增大,电阻率径向变化率增大的倾向。
根据在上述实施例中的测量结果证实,通过根据本实施方案的硅单晶制造方法,即通过将初期硅熔体中的硼浓度设定在4E14个原子/cm3以下及将磷浓度与硼浓度的比例设定在0.42以上至0.50以下,可以制造p型硅单晶,其中在固化率不大于0.80处,沿着晶体生长期间的中心轴的电阻率不小于50Ω·cm,沿着晶体生长期间的中心轴的电阻率变化率不大于10%,垂直于晶体生长期间的中心轴的截面内的电阻率变化率不大于3%。
此外还证实,通过将初期硅熔体中的硼浓度设定在4E14个原子/cm3以下及将磷浓度与硼浓度的比例设定在0.42以上至0.47以下,可以制造p型硅单晶,其中在固化率不大于0.80处,沿着晶体生长期间的中心轴的电阻率不小于50Ω·cm,沿着晶体生长期间的中心轴的电阻率变化率不大于10%,垂直于晶体生长期间的中心轴的截面内的电阻率变化率不大于2%。
上面描述了根据本发明的该实施方案的硅单晶制造方法、硅单晶和晶片,本实施方案获得如下效果。
可以通过CZ法以优异的批量产率制造p型硅单晶,其中沿着晶体生长期间的中心轴的电阻率不小于50Ω·cm,沿着晶体生长期间的中心轴的电阻率变化率不大于10%,垂直于晶体生长期间的中心轴的截面内的电阻率变化率不大于3%。

Claims (5)

1.制造硅单晶的方法,该方法包括,通过Czochralski法由其中硼浓度不大于4E14个原子/cm3且磷浓度与硼浓度的比例不小于0.42且不大于0.50的初期硅熔体生长p型硅单晶;及
将硅单晶的边缘部分的冷却速率与硅单晶的中心部分的冷却速率的比例设定在1.4以上至2.0以下。
2.根据权利要求1的方法,该方法还包括,以垂直于晶体生长期间的中心轴的方式切割所述硅单晶以获得晶片。
3.根据权利要求2的方法,该方法还包括,对所述晶片在非氧化性气氛中在不小于1150℃且不大于1250℃的温度下实施热处理历时不小于10分钟且不大于2小时,所述晶片在热处理之后具有不大于2nm的氧化物薄膜。
4.根据权利要求3的方法,其中所述非氧化性气氛是其中杂质不大于5ppma的稀有气体气氛。
5.利用权利要求1的方法通过Czochralski法生长的p型硅单晶,其特征在于,在将固化率限制在0至0.80时沿着晶体生长期间的中心轴的电阻率不小于50Ω·cm,沿着所述晶体生长期间的中心轴的电阻率变化率不大于10%,及
垂直于所述晶体生长期间的中心轴的截面内的电阻率变化率不大于3%。
CN201180063344.1A 2010-12-28 2011-11-10 硅单晶制造方法、硅单晶和晶片 Active CN103282555B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010-293594 2010-12-28
JP2010293594 2010-12-28
JP2011128562A JP5194146B2 (ja) 2010-12-28 2011-06-08 シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
JP2011-128562 2011-06-08
PCT/EP2011/069808 WO2012089392A1 (en) 2010-12-28 2011-11-10 Method of manufacturing silicon single crystal, silicon single crystal, and wafer

Publications (2)

Publication Number Publication Date
CN103282555A CN103282555A (zh) 2013-09-04
CN103282555B true CN103282555B (zh) 2016-08-17

Family

ID=45002926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180063344.1A Active CN103282555B (zh) 2010-12-28 2011-11-10 硅单晶制造方法、硅单晶和晶片

Country Status (7)

Country Link
US (1) US8961685B2 (zh)
EP (1) EP2659030B1 (zh)
JP (1) JP5194146B2 (zh)
KR (1) KR101522480B1 (zh)
CN (1) CN103282555B (zh)
SG (1) SG189506A1 (zh)
WO (1) WO2012089392A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013129564A (ja) 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
TW201542847A (zh) * 2014-04-07 2015-11-16 Tosoh Smd Inc 硼摻雜的n型矽靶材
JP6222013B2 (ja) 2014-08-29 2017-11-01 信越半導体株式会社 抵抗率制御方法
JP6299543B2 (ja) * 2014-09-18 2018-03-28 信越半導体株式会社 抵抗率制御方法及び追加ドーパント投入装置
EP3414367B1 (en) * 2016-02-08 2020-02-26 Topsil GlobalWafers A/S A phosphorus doped silicon single crystal
KR101851604B1 (ko) * 2016-06-30 2018-04-24 에스케이실트론 주식회사 웨이퍼 및 그 제조방법
CN108277524A (zh) * 2017-01-06 2018-07-13 银川隆基硅材料有限公司 一种改良n型单晶硅棒特性的掺杂方法
CN107419328A (zh) * 2017-08-18 2017-12-01 晶科能源有限公司 一种p型硅母合金的制作方法
TWI642820B (zh) * 2017-09-25 2018-12-01 中美矽晶製品股份有限公司 N型多晶矽晶體及其製造方法與n型多晶矽晶片
JP6973366B2 (ja) * 2018-12-19 2021-11-24 株式会社Sumco 単結晶シリコンインゴットの製造方法及びシリコン単結晶引上げ装置
US11585010B2 (en) 2019-06-28 2023-02-21 Globalwafers Co., Ltd. Methods for producing a single crystal silicon ingot using boric acid as a dopant and ingot puller apparatus that use a solid-phase dopant

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86107824A (zh) * 1985-11-12 1987-06-03 索尼公司 掺杂剂均匀分布的固体摄像器及其制造方法
CN1065105A (zh) * 1991-03-21 1992-10-07 北京有色金属研究总院 制备半导体单晶用的双层坩埚
TW505709B (en) * 1998-05-22 2002-10-11 Shinetsu Handotai Kk A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
CN1696355A (zh) * 2004-05-11 2005-11-16 上海卡姆丹克半导体有限公司 一种拉制硅单晶工艺方法
CN101228301A (zh) * 2005-05-19 2008-07-23 Memc电子材料有限公司 高电阻率硅结构和用于制备该结构的方法
CN100433270C (zh) * 2004-04-01 2008-11-12 株式会社上睦可 耐久性的等离子体蚀刻用硅电极板
CN101748491A (zh) * 2008-12-18 2010-06-23 硅电子股份公司 退火晶片和制备退火晶片的方法
CN101918314A (zh) * 2007-06-27 2010-12-15 卡利太阳能有限公司 控制由补偿硅原料制成的硅锭中电阻率的方法和系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL266156A (zh) * 1960-06-24
FR1294425A (fr) * 1961-06-23 1962-05-26 Wacker Chemie Gmbh Procédé de dopage de matières cristallisées, par exemple de métaux ou corps semiconducteurs
JP3919308B2 (ja) * 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
JP3931956B2 (ja) * 2001-11-05 2007-06-20 株式会社Sumco シリコン単結晶の育成方法
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
JP4403919B2 (ja) * 2004-04-01 2010-01-27 株式会社Sumco 耐久性に優れたプラズマエッチング用シリコン電極板
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5070737B2 (ja) * 2006-05-26 2012-11-14 信越半導体株式会社 Cz法により製造したシリコン結晶棒を原料としたfz単結晶シリコンの製造方法
JP4853237B2 (ja) * 2006-11-06 2012-01-11 株式会社Sumco エピタキシャルウェーハの製造方法
JP2008308383A (ja) * 2007-06-18 2008-12-25 Covalent Materials Corp シリコン単結晶の製造方法
JP5321460B2 (ja) * 2007-08-21 2013-10-23 株式会社Sumco Igbt用シリコン単結晶ウェーハの製造方法
WO2009025341A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP4957600B2 (ja) * 2008-03-18 2012-06-20 信越半導体株式会社 Fz法による半導体結晶製造方法および半導体結晶製造装置
EP2291245A1 (fr) * 2008-04-08 2011-03-09 Socorex Isba S.A. Joint pour dispositif de dosage de liquides
JPWO2009151077A1 (ja) * 2008-06-10 2011-11-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JP2010222241A (ja) * 2009-02-25 2010-10-07 Sumco Corp Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP5283543B2 (ja) * 2009-03-09 2013-09-04 株式会社Sumco シリコン単結晶の育成方法
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86107824A (zh) * 1985-11-12 1987-06-03 索尼公司 掺杂剂均匀分布的固体摄像器及其制造方法
CN1065105A (zh) * 1991-03-21 1992-10-07 北京有色金属研究总院 制备半导体单晶用的双层坩埚
TW505709B (en) * 1998-05-22 2002-10-11 Shinetsu Handotai Kk A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
CN100433270C (zh) * 2004-04-01 2008-11-12 株式会社上睦可 耐久性的等离子体蚀刻用硅电极板
CN1696355A (zh) * 2004-05-11 2005-11-16 上海卡姆丹克半导体有限公司 一种拉制硅单晶工艺方法
CN101228301A (zh) * 2005-05-19 2008-07-23 Memc电子材料有限公司 高电阻率硅结构和用于制备该结构的方法
CN101918314A (zh) * 2007-06-27 2010-12-15 卡利太阳能有限公司 控制由补偿硅原料制成的硅锭中电阻率的方法和系统
CN101748491A (zh) * 2008-12-18 2010-06-23 硅电子股份公司 退火晶片和制备退火晶片的方法

Also Published As

Publication number Publication date
CN103282555A (zh) 2013-09-04
KR20130114696A (ko) 2013-10-17
US20130277809A1 (en) 2013-10-24
JP2012148949A (ja) 2012-08-09
EP2659030A1 (en) 2013-11-06
JP5194146B2 (ja) 2013-05-08
SG189506A1 (en) 2013-05-31
KR101522480B1 (ko) 2015-05-21
US8961685B2 (en) 2015-02-24
WO2012089392A1 (en) 2012-07-05
EP2659030B1 (en) 2015-01-07

Similar Documents

Publication Publication Date Title
CN103282555B (zh) 硅单晶制造方法、硅单晶和晶片
KR100847112B1 (ko) Igbt용 실리콘 단결정 웨이퍼 및 igbt용 실리콘단결정 웨이퍼의 제조방법
US8920560B2 (en) Method for manufacturing epitaxial wafer
US8211228B2 (en) Method for producing single crystal and a method for producing annealed wafer
JP5246163B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
KR100710702B1 (ko) 실리콘 단결정의 제조 방법, 단결정 잉곳 제조 장치 및실리콘 단결정 웨이퍼의 열처리 방법
CN102148155B (zh) 硅晶片及其制造方法
CN102108549B (zh) 硅晶片及其制造方法
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
CN105247115B (zh) 单晶硅制造方法
CN103173857B (zh) 硅单晶基底及其制造方法
JP5283543B2 (ja) シリコン単結晶の育成方法
JP2019206451A (ja) シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板
CN109415841A (zh) 单晶硅的制造方法
JP4634553B2 (ja) シリコン単結晶ウエーハおよびその製造方法
JP5417965B2 (ja) 単結晶成長方法
CN109415842A (zh) 单晶硅的制造方法
JP6672481B2 (ja) 単結晶シリコンの半導体ウェハを製造するための方法、単結晶シリコンの半導体ウェハを製造するための装置および単結晶シリコンの半導体ウェハ
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP2004224582A (ja) 単結晶の製造方法
US20220220636A1 (en) Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer
KR20090082001A (ko) 고강도,고저항 특성을 갖는 실리콘 단결정과 그 제조방법및 웨이퍼

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant