CN102108549B - 硅晶片及其制造方法 - Google Patents

硅晶片及其制造方法 Download PDF

Info

Publication number
CN102108549B
CN102108549B CN201010621535.2A CN201010621535A CN102108549B CN 102108549 B CN102108549 B CN 102108549B CN 201010621535 A CN201010621535 A CN 201010621535A CN 102108549 B CN102108549 B CN 102108549B
Authority
CN
China
Prior art keywords
crystal
zone
silicon
equal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010621535.2A
Other languages
English (en)
Other versions
CN102108549A (zh
Inventor
中居克彦
大久保正道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN102108549A publication Critical patent/CN102108549A/zh
Application granted granted Critical
Publication of CN102108549B publication Critical patent/CN102108549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

本发明提供由具有优异的氧化物薄膜GOI特性及高C型合格率的硅晶体组成的硅晶片。此外，还提供所述硅晶片的制造方法。所述硅晶片用氮、氢和碳掺杂，其包括：多个空隙，其中空隙总数的等于或多于50％形成气泡状空隙聚集体；空隙密度超过2×104/cm3且小于1×105/cm3的V1区域，其占据所述硅晶片的总面积的等于或小于20％；空隙密度为5×102至2×104/cm3的V2区域，其占据所述硅晶片的总面积的等于或大于80％；及块体微缺陷密度为等于或大于5×108/cm3。

Description

硅晶片及其制造方法
技术领域
本发明涉及硅晶片及其制造方法。更具体而言，本发明涉及包含空隙区域的、用氮、氢和碳掺杂的、经抛光(镜面加工)的硅单晶晶片(镜面晶片)，以及用于制造硅晶片的方法。
背景技术
通过Czochralski法(CZ法)生长硅单晶的特征包括(1)由重力稳定的熔体的自由面生长晶体，(2)所需用于调节电阻率的杂质的掺杂或调节，考虑由于针对杂质种类特定的偏析系数而在轴向上的浓度梯度，(3)通过由坩埚溶解氧而控制具有吸除金属杂质的作用的氧的浓度，以及通过控制提拉条件而控制氧浓度或掺杂剂浓度，(4)使用具有更高纯度和更大规模的石英坩埚或石墨部件，(5)使用能够生长不含位错的大直径硅单晶的大尺寸装置。因为通过Czochralski法生长的大尺寸硅单晶可以用作LSI的基材，所以要求严格控制硅晶体的品质。
直接在硅单晶生长之后存在于晶体内部的原生(Grown-in)缺陷或者在器件制造过程中诱发的氧析出物、位错以及堆垛层错等损害器件的特性。另一方面，已经清楚氧析出物可以有效地用作重金属的吸除位点，或者增加基材的机械强度，并因此目前其被看作是必不可少的杂质，而这些晶体缺陷的控制是非常重要的。
因此，在用于解决控制这些晶体缺陷的问题的技术领域中，已经进行各种尝试以制造原生缺陷的密度或尺寸得到控制的晶片，例如专利文献1(JP-A-2006-312576)公开了一种制造硅单晶的方法，其中在制造硅晶体期间，通过调节该单晶中的氮为1×1012至等于或小于5×1014个原子/cm3以及通过调节生长装置内部的气氛气体中的氢分压为等于或小于40至400Pa，不存在原生缺陷的无缺陷区域在整个晶片表面上扩展，并且具有充足的在内部发挥吸除作用的BMD。
根据上述专利文献1的制造方法，公开了必须要求在氢分压下进行制造，及通过掺杂碳等从而抑制出现在晶体内的环形OSF的形成，并因此可以提高氧浓度的允许上限，而不会诱发OSF核。因此，可以制造由无缺陷区域组成的晶片，而且即使在氧浓度高时也不会损害器件的特性。此外，在该专利文献1中还描述了，该无缺陷区域是指氧化诱发的堆垛层错(下面可以简写为“OSF”)区域、Pv区域(空位点缺陷占主要地位的无缺陷区域)及Pi区域(间隙硅点缺陷占主要地位的无缺陷区域)。
此外，专利文献2(JP-A-2005-142434)公开了硅单晶晶片的制造方法，其是通过切割用碳和氮掺杂的硅单晶及然后在混合气体气氛中在900℃至硅单晶的熔点的温度下热处理晶片而获得的。
在上述专利文献1中，如第[0048]至[0052]段所述及图4所示，已经确认通过使用具有热区的生长装置提拉硅晶体及在预定的氢分压下进行生长从而使Pi区域扩大，该热区产生的直接在凝固之后在单晶的拉伸方向上在晶体边缘部分的温度梯度(Ge)小于晶体中心部分(Gc)。然而，Pi区域由于其无法形成BMD而不适合于需要IG效果的应用。此外，以预定的浓度用氮或碳掺杂不会导致明显的改善，因为Pv区域几乎不会由于掺杂碳而改变，即使在氢分压超过160Pa的情况下，Pv区域不会由于掺杂氮而改变。
因此，在专利文献1的制造方法中，问题在于无法有效地控制Pv区域的扩大。
此外，在上述专利文献2中，通过掺杂氮和碳而尽可能减小原生缺陷的尺寸及然后对硅晶片实施热处理以减少特别是在晶片表面层部分的缺陷，从而制造具有高的晶体特性及高的热导率的硅单晶晶片。然而，仍然存在由于氧析出物密度低而无法获得充分的IG效果的问题。
此外，特别是在OSF区域内出现的空隙(由聚集的空位点缺陷形成的孔洞)较少。该OSF区域的特征在于，不存在损害氧化物薄膜的栅极氧化物完整性(GOI)即损害C型特性(高C型合格率，high C-mode passrate)的晶体缺陷。在该掺杂氮的晶体中，空隙密度比较低的区域(具体而言，在掺杂氮的晶体中密度超过1×103/cm3且等于或小于5×103/cm3的区域)具有差的高C型合格率。因此，不能说在上述专利文献2中所公开的掺杂氮的晶体整体上具有优良的高C型合格率，而且在氧化物薄膜GOI方面差。
发明内容
因此，本发明的目的在于提供由硅晶体组成的硅晶片，其内部形成吸除性BMD，原生缺陷的量减少，在氧化物薄膜GOI方面优良，并且具有良好的C型特性(高C型合格率)。此外，本发明的另一个目的在于提供上述硅晶片的制造方法。
关于上述问题，本发明的发明人通过大量的研究工作发现，可以通过以预定的浓度掺杂氮、碳和氢而获得具有优异的氧化物薄膜GOI特性及良好的C型特性(优良的高C型合格率)的硅晶体(单晶硅)。
此外，本发明的发明人还发现，在不以等于或大于预定浓度添加碳至硅晶体中的情况下，无论如何提高硅熔体中的氢的量，仍然无法使OSF消失。
此外，除了以预定浓度掺杂氮、碳和氢以外，还实施“急冷”处理及以预定的温度梯度(下面称作“晶体生长纵向平均温度梯度”或者简写为“G”)和预定的提拉速度(下面简写为“V”)提拉硅晶体。已发现通过该处理可以获得具有更加优异的氧化物薄膜GOI特性且更加良好的C型特性的硅晶体。
在此说明根据本发明的“急冷”的特征。硅晶体的急冷操作通常以提高的生产率实施。然而，在传统的急冷处理中，通常既提高温度梯度，又提高提拉速度。另一方面，本发明的发明人还发现，通过将温度梯度限制在非常窄的预定范围内并且保持提拉速度在类似于传统方法的水平，“急冷”使得空隙密度明显减小，而空隙形成并不影响半导体器件功能的气泡状空隙聚集体。
换而言之，实现上述目的的本发明涉及掺杂氮、碳和氢的硅单晶晶片，其包括：多个空隙，其中空隙总数的等于或多于50％形成气泡状空隙聚集体；空隙密度超过2×104/cm3且小于1×105/cm3的V1区域，其占据硅晶片总面积的等于或小于20％；空隙密度为5×102至2×104/cm3的V2区域，其占据硅晶片总面积的等于或大于80％；及块体微缺陷密度为等于或大于5×108/cm3。
此外，本发明涉及硅晶片的制造方法，该方法包括在提拉炉内以晶体提拉速度提拉硅单晶及用氮、碳和氢掺杂硅晶体；控制将硅晶体内的氮浓度设定为3×1013至3×1015个原子/cm3；控制将硅晶体内的碳浓度设定为1×1015至9×1015个原子/cm3；控制将晶体提拉炉内的氢分压设定为3至60Pa；控制将硅晶体在1100至1200℃的温度范围内的纵向温度梯度设定为等于或大于3.5℃/mm；控制将晶体提拉速度设定为等于或小于上限值并且等于或大于下限值；及将硅单晶切割成硅晶片，其中若以晶体提拉速度的上限值提拉单晶，则硅晶片包括空隙密度超过2×104/cm3且小于1×105/cm3的V1区域，其占据所述硅晶片总面积的20％；及若以晶体提拉速度的下限值提拉单晶，则包括空隙密度为5×102至2×104/cm3的V2区域，其占据所述硅晶片总面积的80％。
根据本发明，可以获得适合用作半导体器件的、具有高品质的硅晶片(镜面晶片)。该硅晶片在内部具有足够的作为吸除位点的BMD(块体微缺陷)，并且在氧化物薄膜GOI方面优良，及具有优良的高C型合格率。此外，因为仍然可以进一步提高用于切割成硅晶片的硅晶体的提拉速度，所以可以显著提高生产率。
附图说明
图1所示为硅晶体的截面图，图示出氮、碳和氢的掺杂和急冷处理对晶体缺陷的产生的影响。
图2所示为氢分压与OSF密度之间关系的示意图。
图3所示为透射电子显微照片，显示出存在于通常的硅晶片中的八面体状空隙聚集体。
图4所示为透射电子显微照片，显示出存在于本发明硅晶片中的气泡状空隙聚集体。
图5所示为八面体状空隙和气泡状空隙聚集体对氧化物薄膜的形成的影响的示意图。
图6所示为用于本发明的单晶提拉炉的一个实例的截面图。
图7所示为提拉速度与硅晶体中缺陷区域的形成之间关系的示意图。
图8所示为硅晶体中空隙和OSF的面内分布与高C型合格率之间关系的研究结果示意图。
图9所示为硅晶体中V1区域和V2区域以及V/G和V之间关系的示意图。
具体实施方式
下面参考附图描述实施本发明的最佳实施例。应当注意，前述附图是用于辅助理解本发明的示意图，因此尺寸与形状的比例关系以及构造被以夸大的方式描绘。因此，前述附图部分地不同于实际情况。
本发明的硅晶片的特征在于，用氮、碳和氢掺杂，具有在器件过程中吸除所需程度的块体微缺陷(下面称作“BMD值”)，及具有形成特殊形状的聚集体的空隙。下面详细地描述各个特征。
图1所示为硅晶体的截面图，图示出根据本发明用氮、碳和氢掺杂硅晶体及对硅晶体实施“急冷”处理对于晶体缺陷的产生的影响。以纵向观察时，图1中所示的硅晶体的提拉速度在更加向上的位置上较高。此外，在图1中，[A]代表未用氮、碳和氢掺杂单晶的情况，[B]代表仅用氮掺杂硅晶体的情况，[C]代表仅用氢掺杂硅晶体的情况，[D]代表用氮掺杂硅晶体及对硅晶体实施“急冷”处理的情况，[E]代表用氮和氢掺杂硅晶体及对硅晶体实施“急冷”处理的情况，及[F]代表用氮、碳和氢掺杂硅晶体及对硅晶体实施“急冷”处理的情况。图1的[A]至[F]均包含具有空隙的V区域(具有许多由聚集的空位点缺陷形成的孔洞的区域)、OSF区域(氧化诱发的堆垛层错)、Pv区域、Pi区域及I区域(具有许多由间隙硅点缺陷的团簇形成的缺陷的区域)。图1的[A]至[D]与[E]至[F]的区别在于空隙形状，而图1中的[D]、[E]和[F]的特征在于在V区域的一部分具有特殊的V1区域和V2区域。存在或不存在[A]至[F]的各个处理的情况汇总于以下的表1中。
在本说明书中“V1区域”是指空隙密度在超过2×104/cm3且小于1×105/cm3的范围内的区域，而“V2区域”是指空隙密度在5×102至2×104/cm3的范围内的区域。
表1
  [A]   [B]   [C]   [D]   [E]      [F]
  氮掺杂   无   有   无   有   有       有
  氢掺杂   无   无   有   无   有       有
  碳掺杂   无   无   无   无   无       有
  急冷处理   无   无   无   有   有       有
  备注   平坦V/G  平坦V/G
首先发现，存在于传统硅晶体的V区域中的空隙的形状是具有{111}面的八面体(在图1中表示为方块符号)，如图3所示。在通过Czochralski法制得的晶体尺寸等于或大于200mm的硅晶体中，八面体空隙的尺寸约为100至300nm。该八面体状的空隙可以大幅影响器件性能的降低，特别是影响氧化物薄膜的GOI特性。
另一方面，在根据本发明的硅晶片中，存在气泡状空隙聚集体，每个聚集体均是由多个空隙形成的，其中形成气泡状空隙聚集体的空隙的数量为空隙总数的等于或大于50％(涉及图1的(E)和(F))。在此，上述“空隙总数”是指在气泡状空隙聚集体中所包含的空隙的数量以及不包含在其中的空隙的数量。
本发明的发明人进行了大量的研究工作，并用透射电子显微镜(TEM，JEOL公司生产的JEM-2010型)观察硅单晶晶片。观察方向为110方向，衍射条件被设定为双波条件，在此激发220反射。通过设定相对于Bragg条件的错配量S为大于1g，观察到上述气泡状空隙聚集体，并发现与传统的八面体状空隙相比，该气泡状空隙聚集体明显地提高了高C型合格率。
图4所示为透射电子显微照片，显示出存在于根据本发明的硅单晶晶片中的气泡状空隙聚集体。如图4所示的聚集体的形状类似于气泡。在多个并非图3所示的规则八面体状空隙并且不具有{111}面的空隙聚集时，形成聚集体。因此，在根据本发明的硅单晶晶片中特别观察到的空隙聚集体被称作“气泡状空隙聚集体”。在具有该空隙构型的硅晶片的情况下，如下文所述，产生空隙对器件几乎没有负面影响的效果。此外，本发明的气泡状空隙聚集体可以称作是相当“无害”的空隙。
下面推测气泡状空隙聚集体的氧化物薄膜耐压特性的可能的机理。图5所示为显示在硅晶片411面上露出的空隙上形成氧化物薄膜410的状态的截面图。首先，(A)显示八面体空隙41的情况，而(B)显示气泡状空隙聚集体42的情况。在八面体空隙41的情况下，空隙41没有完全被氧化物薄膜覆盖，从而导致不完全地形成氧化物薄膜的状况。在该氧化物薄膜中，容易损害GOI。另一方面，在气泡状空隙聚集体42暴露在表面上的情况下，因为形成气泡状聚集体42的各个空隙43的尺寸小，所以其完全被氧化物薄膜覆盖。因此，难以损害氧化物薄膜的GOI。另一方面，仅用氮掺杂的硅晶体的空隙44已知具有板状或棒状的形状44(参见JP-A-2001-151596)。在该空隙的情况下，如(C)所示，空隙没有完全被氧化物薄膜覆盖，因此其耐压特性容易被降低，类似于(A)所示的情况。
在空隙形成气泡状空隙聚集体的情况下，形成气泡状空隙聚集体的各个空隙的尺寸小，并且其形状接近球形，使氧化物薄膜的耐压特性的降低变得困难。应当注意，在本说明书中“接近球形的形状”是指比例A/B(长宽比)等于或小于2的形状，其中在通过从特定观察面观察空隙而测量尺寸时，A是最大直径，而B是与取得A的方向垂直的方向上的直径。在长宽比超过2的情况下，如图5(C)所示，空隙不完全地被氧化物薄膜覆盖，因此耐压特性容易被降低。
本发明的形成气泡状空隙聚集体的空隙的尺寸优选为等于或小于50nm，更优选为等于或小于30nm。形成聚集体的空隙的数量并没有特别的限制，但优选为等于或大于5个，更优选为等于或大于10个，特别优选为20至100个。在上述范围内的空隙尺寸进一步提高聚集体被发现为“无害”的效果。特别是在形成聚集体的空隙的数量等于或大于5的情况下，用TEM识别聚集体(下述)变得容易。换而言之，在使用显微镜观察本说明书中的空隙的所有情况下，虽然存在分辨率的限制，仍然应当使用上述TEM。
此外，形成气泡状空隙聚集体的空隙的数量为在硅单晶晶片中存在的空隙的总数(各种形状包括八面体状的空隙)的等于或大于50％；该空隙的数量优选为等于或大于70％，更优选为等于或大于90％。在上述优选的范围内的情况下，进一步提高了聚集体被发现为“无害”的效果。
下面阐述形成气泡状空隙聚集体的空隙与空隙总数的比例同氧化物薄膜的耐压特性之间的关系。如上所述，气泡状空隙聚集体使得难以降低氧化物薄膜的耐压特性。因此，通过提高形成气泡状空隙聚集体的空隙(对于氧化物薄膜耐压特性“无害”的空隙)与空隙总数的比例，可以改善氧化物薄膜的耐压特性。通过设定形成气泡状空隙聚集体的空隙与空隙总数的比例为等于或大于50％，空隙密度超过2×104/cm3且小于1×105/cm3的V1区域的高C型合格率变为20至40％，而空隙密度为5×102至2×104/cm3的V2区域的高C型合格率变为70至100％。在不存在气泡状空隙聚集体的情况下，V1区域和V2区域均提供20至40％的高C型合格率。
在本说明书中，通过以下方法评价包含空隙的缺陷区域。通过使用由Raytex公司生产的作为商用缺陷评价装置的LSTD扫描仪(MO-6)测量空隙在硅晶片中的面内分布。该MO-6照射出来自brewster角的可见光激光，并利用设置在垂直方向上的照相机检测p偏振光的散射图像作为缺陷图像。因为激光仅穿透从基材表面向下至5μm，所以可以测量存在于从基材表面向下至5μm的深度处的缺陷。通过调节检测灵敏度而测量换算成球形的尺寸等于或大于50nm的空隙。由所测的空隙的面积密度及5μm的穿透深度计算出空隙的体积密度。此外，空隙密度超过2×104/cm3且小于1×105/cm3的区域被定义为V1区域，而空隙密度为5×102至2×104/cm3的区域被定义为V2区域。
此外，通过以下方法识别气泡状空隙聚集体。通过使用透射电子显微镜(TEM)研究通过使用MO-6观察到的空隙中的约10个空隙的形状。由多个空隙(确认等于或大于40个空隙存在于图4的照片中所示的空隙聚集体中)组成的聚集体被定义为气泡状空隙聚集体。由利用TEM的观察结果确定聚集体的比例。
除了上述空隙构型以外，根据本发明的硅晶片还包含2个空隙密度在明显小于V区域的预定范围内的区域(V1区域和V2区域)。这些包含预定尺寸和预定密度的空隙的区域(V1和V2区域)发挥基本上无缺陷的区域和确保充足的吸除位点的区域的作用。
下面详细地说明V1和V2区域。然而，本发明的发明人已经确认，为了形成V1和V2区域，预定的氮掺杂浓度、预定的氢分压及预定的冷却速度是强制性的。然而如图2所示，除非在硅晶体内部存在特定程度的碳浓度，那么即使改变氢分压的量，OSF缺陷也不会消失(参见图1的[F]，OSF区域没有向下移动)，无法形成实质上发挥无缺陷区域的作用的V1和V2区域。
本发明的发明人通过以下方法对于在各种氢分压和碳浓度的情况下获得的晶片进行OSF评价。首先，在包含水蒸汽的氧气氛中于1100℃下处理基材1小时。然后，用氢氟酸去除氧化物薄膜，然后通过光蚀刻剂而将基材蚀刻掉1.5μm，利用光学显微镜观察到在表面处产生的椭圆形、半月形或棒状的OSF小坑。利用光学显微镜在直径为2.5mm的视野内计数OSF小坑的数量以[OSF小坑个数/观察面积]确定OSF面积密度[个/cm2]。通过研究沿着晶片直径方向上的OSF面积密度，确定其中最大的OSF面积密度。由此，如图2所示，在用1×1015至9×1015个原子/cm3的碳掺杂的晶片中，在氢分压变为等于或小于60Pa时，OSF消失。另一方面，在并未有意地用碳掺杂并且碳浓度低于1×1015个原子/cm3的晶片中，即使改变氢分压，OSF也不消失。
应当注意，在气泡状空隙聚集体的情况下，形成聚集体的各个空隙是作为一个空隙进行测量的。
如图1的[F]中所示，V1区域和V2区域存在于V区域与OSF区域之间。空隙密度明显低于其中密度超过1×105/cm3的V区域的V1区域和V2区域(特别是V2区域)被看作是提供具有特别优异的氧化物薄膜耐压特性及优异的高C型特性的硅单晶晶片的因素，以及存在于晶片内的多数空隙形成气泡状空隙聚集体的因素。
所述硅晶片除了上述空隙构型以外在不充分包含氢的情况下(图1的[A]、[B]和[D])，即使空隙密度可以等于或小于2×104/cm3，仍然变得难以获得适用于半导体器件的程度的高C型特性。此外，即使在包含氢的情况下(图1的[C]和[E])，空隙密度高，并且在硅晶片中残留许多空隙，这会导致微细集成电路的产率下降。
另一方面，在根据本发明的硅晶片中，通过除氮以外还掺杂氢、碳以及通过实施上述“急冷”处理，空隙主要形成气泡状聚集体，而不是八面体状的孔洞，此外空隙密度可以明显低于传统的情况。在除了上述空隙构型以外空隙密度等于或小于2×104/cm3(等于或小于V2区域的上限值)的情况下，对氧化物薄膜的负面影响小。由此，本发明的硅单晶晶片提供优异的氧化物薄膜耐压特性及优异的高C型特性。换而言之，与不添加碳的情况(图1的[E])相比，在添加碳的情况(图1的[F])下，V1区域的下侧边界在向上的方向上移动，而V2区域的上侧边界在向下的方向上移动。由此，与不添加碳的情况相比，V2区域的宽度变宽，并且可以更加容易地实现在整个晶片上等于或大于70％的高C型合格率。另一方面，即使在添加碳的情况下，若氢的掺杂量过高，则OSF区域变宽，而V2区域消失，难以获得等于或大于70％的高C型合格率。
此外，若空隙密度等于或大于5×102/cm3(等于或大于V2区域的下限值)且空隙具有上述的构型，则该区域的大部分并不与存在于空隙密度小于5×102/cm3的区域中的OSF区域重叠。因此，根据本发明可以获得适用于半导体器件的程度的高C型合格率。应当注意，在图1的(F)中，在f1-f2之间的区域代表根据本发明的硅晶片。可以理解在观察图1的(F)时，在硅晶片中两端的仅小部分包含OSF区域。
空隙密度超过1×105/cm3的V区域具有0％的高C型合格率，但是即使在晶片中少量存在该区域，也使得难以制造在整个晶片上具有等于或大于70％的高C型合格率的晶片。另一方面，因为空隙密度为2×104至5×102/cm3的V2区域具有70至100％的高C型合格率，所以通过将全部晶片表面设置为V2区域，变得能够制造在整个晶片上具有等于或大于70％的高C型合格率的晶片。位于V区域与V2区域之间的V1区域具有20至40％的高C型合格率，但是只要存在相对于晶片总面积的比例等于或小于20％的该区域，就变得能够获得在整个晶片上等于或大于70％的高C型合格率。
出于生产率的观点，优选通过抑制原生缺陷的产生使空隙密度尽可能小，但是变得等于或大于5×102/cm3，而V/G的下限值被规定为0.7。
以此方式规定的V2区域占据根据本发明的硅晶片的总面积的等于或大于80％。在此情况下，氧化物薄膜的耐压特性变得极优异，而且高C型合格率可以等于或大于70％。在高C型合格率等于或大于70％的情况下，该硅晶片可以充分地用于与闪存相比不如此严格地要求氧化物薄膜耐压特性的诸如DRAM等的器件。此外，V2区域优选占据硅晶片总面积的等于或大于90％，更优选占据95至100％。
另一方面，V1区域(空隙密度超过2×104/cm3且小于1×105/cm3的区域)占据硅晶片总面积的等于或小于20％。以此方式，氧化物薄膜的耐压特性更进一步改善，而且高C型合格率确定地变为等于或大于70％。
根据本发明的硅晶片的块体微缺陷密度(BMD密度)为等于或大于5×108/cm3，优选为等于或大于5×109/cm3，更优选为等于或大于1×109/cm3。
应当注意，上述BMD密度正确地是指在热处理之后的BMD密度，而在该范围内的BMD密度可以提供充足的吸除能力。
在本说明书中以如下方式测量BMD密度。首先，对硅晶片实施在780℃下3小时及然后在1000℃下16小时的用于氧析出的热处理(下面还称作“析出热处理”)。然后，切开硅晶片，并利用Raytex公司生产的MO-4型BMD分析仪测量硅晶片的面内BMD。以10mm的间距从中心向边缘设置测量点的面内位置。以此方式确定BMD密度的数值。
根据本发明的硅晶片的氮浓度为3×1013至3×1015个原子/cm3，而优选的氮浓度为2×1014个原子/cm3至2×1015个原子/cm3。
在该氮浓度等于或大于3×1013个原子/cm3的情况下，BMD密度可以等于或大于5×108个原子/cm3，而当氮浓度的下限值等于或大于2×1014个原子/cm3时，BMD密度可以等于或大于1×109个原子/cm3。此外，当该氮浓度等于或小于3×1015个原子/cm3时，因为OSF区域与V2区域几乎不重叠，所以在所得硅晶片的大部分区域内能够获得等于或大于80％的高C型合格率。应当注意，硅单晶中的氮浓度与所得硅单晶晶片中的氮浓度基本上相等。
根据本发明的硅晶片中的碳浓度为1×1015至9×1015个原子/cm3，而优选的碳浓度为3×1015个原子/cm3至5×1015个原子/cm3。
若该碳浓度在3×1015至5×1015个原子/cm3的范围内，则变得比较容易将整个晶片表面转变为V2区域，此外通过将氢分压设定为35至54Pa，变得能够获得等于或大于90％的高C型合格率。应当注意，硅单晶中的碳浓度与所得硅单晶晶片中的碳浓度基本上相等。
此外，根据本发明的硅单晶晶片包含氮、氢和碳；包含多个形成气泡状空隙聚集体的空隙，其占空隙总数的等于或大于50％；包含空隙密度超过2×104/cm3且小于1×105/cm3的、占据硅单晶晶片总面积的等于或小于20％的V1区域；包含空隙密度为5×102至2×104/cm3的、占据硅单晶晶片总面积的等于或大于80％的V2区域；及块体微缺陷密度为等于或大于5×108/cm3。由通过本发明制得的硅单晶切割根据本发明的硅单晶晶片。
本发明的第二个方面是硅单晶晶片的制造方法，其包括提拉硅单晶，并将硅单晶切割成硅单晶晶片。在提拉炉中提拉单晶是通过控制将硅单晶中的氮浓度设定为3×1013至3×1015个原子/cm3；控制将硅单晶中的碳浓度设定为1×1015至9×1015个原子/cm3；控制将晶体提拉炉中的氢分压设定为3至60Pa；控制将在提拉所述硅晶体期间硅单晶在1100至1200℃的温度范围内的纵向温度梯度设定为等于或大于3.5℃/mm；及控制将晶体提拉速度设定为等于或小于上限值并且等于或大于下限值，其中若以晶体提拉速度的上限值提拉单晶，则由所制的硅单晶切割的晶片包括空隙密度超过2×104/cm3且小于1×105/cm3的V1区域，其占据所述硅晶片总面积的20％，及若以晶体提拉速度的下限值提拉单晶，则由所制的硅单晶切割的晶片包括空隙密度为5×102至2×104/cm3的V2区域，其占据所述硅晶片总面积的80％。
此外，将以所述方式提拉的硅单晶切割成硅单晶晶片。
通过控制V1区域(空隙密度超过2×104/cm3且小于1×105/cm3的区域)、V2区域(空隙密度为5×102至2×104/cm3的区域)及OSF区域的尺寸(宽度)，而实施上述提拉速度的控制。应当注意，只要可以满足本发明中的晶体生长条件，则上述提拉炉没有特别的限制。此外，下面阐述提拉速度的控制。
根据本发明制造硅晶片的方法包括以预定的浓度用氮、碳和氢掺杂硅单晶；控制将晶体提拉炉内部的氢分压设定为预定值；控制硅单晶的急冷处理的实施，包括预定的温度梯度和预定的提拉速度；及控制在硅单晶的至少一部分块体中将空隙密度调节在预定的范围内。此外，若需要，则可以设定硅单晶的直径为预定值。
通过本发明(尤其是因为以预定的浓度添加氮、碳和氢及因为通过控制在上述温度范围内的上述温度梯度在预定值而实施“急冷”处理)，可以使OSF区域收缩。由此，可以消除存在于OSF区域中的所有类型的微缺陷。以此方式，可以制造在氧化物薄膜GOI方面优异并且具有高C型合格率同时保持预定量的作为吸除位点的BMD的浓度的硅晶片。换而言之，随着OSF区域的收缩，可以在宽的范围内出现不与OSF区域交叠的低空隙密度区域。此外，通过本发明的制造方法获得的硅晶片的大部分是具有痕量的收缩OSF区域的该低空隙密度区域(在图1的(F)的硅晶片的末端)。
然后，虽然空隙密度明显变小，仍然存在相当数量的空隙，其可能会导致氧化物薄膜GOI或高C型合格率的降低。然而，由于根据本发明的方法(特别是由于以预定浓度掺杂氮、碳和氢以及由于包括预定的温度梯度和预定的提拉速度的“急冷”处理)，大部分空隙形成气泡状聚集体，并不具有八面体形状，使其在相当大的程度上是无害的。
上述的术语“无害”是指空隙对于器件基本上没有负面影响。此外，以此方式，因为提拉速度(V)明显提高，还可以显著提高生产率。
根据本发明的硅单晶晶片中的氮浓度为3×1013至3×1015个原子/cm3，而优选的氮浓度为2×1014个原子/cm3至2×1015个原子/cm3。
在该氮浓度等于或大于3×1013个原子/cm3的情况下，BMD密度可以等于或大于5×108个原子/cm3，而当氮浓度的下限值等于或大于2×1014个原子/cm3时，BMD密度可以等于或大于1×109个原子/cm3。此外，当该氮浓度等于或小于3×1015个原子/cm3时，因为OSF区域与V2区域几乎不重叠，所以在所得硅晶片的大部分区域内能够获得等于或大于80％的高C型合格率(C型良品率)。此外，可以通过已知的方法，例如通过将具有氮化物薄膜的硅晶片放入硅熔体，而将氮掺入硅单晶，以获得上述氮浓度。应当注意，硅单晶中的氮浓度与所得硅单晶晶片中的氮浓度基本上相等。
为了描述根据本发明的硅单晶晶片中的氧浓度，使用通过日本电子信息技术产业协会(JEITA)的换算系数(3.03×1017/cm2)计算的数值。具体而言，采用通过红外吸收测量硅晶体中的晶格间氧原子浓度的标准测量方法(旧的JEIDA-61)。优选将上述氧浓度设定为等于或小于8.0×1017个原子/cm3，更优选为等于或小于7.0×1017个原子/cm3，特别优选为5.0×1017至7.0×1017个原子/cm3。若氧浓度等于或小于8.0×1017个原子/cm3，则抑制高C型不良(non-conforming)缺陷。此外，因为无法避免晶体提拉产率的急剧下降，所以氧浓度低于5.0×1017个原子/cm3是不优选的。应当注意，硅单晶中的氧浓度与所得硅单晶晶片中的氧浓度基本上相等。在提拉晶体期间，氧从盛放硅熔体的石英坩埚溶解，并转移进入熔体及进入生长的硅单晶。
根据本发明用氢掺杂硅单晶的步骤优选包括在提拉硅单晶期间将氢气引入提拉炉的气氛中，或者添加水、酸或诸如醇、CH4、C2H4等的烃类。将在晶体提拉炉中的氢分压设定为3至60Pa，优选为3至60Pa，更优选为20至50Pa，特别优选为35至45Pa。
在该氢分压等于或大于3Pa时，形成气泡状空隙聚集体的空隙与空隙总数的比例变为等于或大于50％，特别是在上述分压等于或大于35Pa的情况下，该比例变为等于或大于60％。此外，当上述分压等于或小于60Pa时，因为OSF区域与V2区域几乎不重叠，所以可以在所得硅单晶晶片的几乎整个表面上实现等于或大于80％的高C型合格率(C型良品率)。
根据本发明的硅单晶晶片中的碳浓度为1×1015至9×1015个原子/cm3，而优选的碳浓度为3×1015至5×1015个原子/cm3。
若该碳浓度为3×1015至5×1015个原子/cm3，则变得比较容易将整个晶片表面转变为V2区域，此外通过将氢分压设定为35至45Pa，变得能够获得等于或大于90％的高C型合格率。应当注意，硅单晶中的碳浓度与所得硅单晶晶片中的碳浓度基本上相等。
现在参考一个实例说明能够实施上述“急冷”处理的单晶制造装置。图6所示为用于本发明的单晶制造装置的一个实例的截面图。图6所示的单晶制造装置包含用于熔化半导体材料的部件及用于提拉生长的单晶的机械。用于熔化半导体材料的部件包含在加热室2a内部，而用于提拉生长的单晶的机械安装在提拉室2b的内部和外部，该提拉室构成与该加热室2a分离的上部结构体的一部分。该上部结构体还具有中间室2c。
在加热室2a内部安装有用于容纳熔体L的坩埚，利用旋转轴5支撑该坩埚从而可以自由地转动和自由地下降和上升。利用未示出的驱动装置使旋转轴5旋转、下降和上升。该驱动装置在液面下降时使坩埚上升，以补偿伴随着提拉单晶S的液面下降。此外，该驱动装置总是使坩埚以预定的转速旋转，以搅拌熔体L。该坩埚由石英坩埚3a及用于支撑该石英坩埚的石墨坩埚3b构成。在该坩埚的侧壁部分，设置加热器4以熔化硅，而包围该坩埚的周围。在该加热器4的外部，安装绝热体12以包围所述周围并防止热量由加热器4直接照射到加热室2a。
在提拉室2b中设置提拉线8，其中其一端安装在线卷提机11上，该线垂下穿过中间室2c的顶部的顶壁，而用于夹持种晶9的夹头10安装在该提拉线8的下端。该线卷提机11将在种晶9的下端侧逐渐生长的单晶S根据其生长速度进行提拉。同时，该卷提机11总是使单晶S以与坩埚的旋转方向相反的方向旋转。
从在提拉室2b的容纳部分形成的气体导入口13导入氩气，该氩气在流过加热室2a内部之后从气体排出口14排出。氩气以此方式流过该室内部的原因是防止SiO气体或CO气体与硅熔体混合。SiO气体和CO气体是由于用加热器4熔化硅而在该室内部产生的。
在该室内在坩埚上方设置液体冷却结构体21和冷却体22以围绕生长的单晶。该液体冷却结构体21是具有流过其内部的液体冷却剂的结构体。在图6中，该液体冷却结构体21作为由不锈钢制成的水冷部件构成，而水用作冷却剂。
冷却体22由具有高热导率的材料组成，并被设置以冷却生长的单晶S。构成冷却体22的材料可以选自具有高的热导率及高的热辐射率的物质，例如银、银合金、碳或铜等，但是最优选使用银或银合金，因为该材料具有高的热导率，同时没有污染熔体或单晶的危险。还可以采用在由铜或铜合金制成的冷却体的表面上涂覆金或银或其合金的方法。
该液体冷却结构体21与该冷却体22是通过爆炸焊接而接合的，而该接合部分构成爆炸焊接的接合部分25。对于爆炸焊接，以适当的间隔分离地平行设置待接合的材料。通过将适当量的炸药介由缓冲材料放置在其中一种材料上，并用雷管起爆其一端，两种材料在爆炸过程中相互碰撞，而在爆炸点两种金属材料由于非常大的变形速度和高压而均显示出粘性流体的特性，从爆炸点向前产生金属射流。通过该金属射流去除在金属表面上的氧化物薄膜或气体吸附层，因此出现的清洁表面通过高压紧密粘结，两种材料完全以冶金方式接合。
因为在该冷却体22与该液体冷却结构体21之间的接合部分是以爆炸焊接方式接合的，虽然是不同金属之间的接合部分，仍然形成良好的接合部分，此外在接触面积方面可以确保几乎100％的接触率。因此，由该冷却体22向该液体冷却结构体21的热传导变得极佳，这能够降低该冷却体22的温度。
该冷却体22设置在用于屏蔽由坩埚或熔体L向单晶S的辐射热的位置上，具有相对于生长的单晶S的中心轴的接近旋转对称的形状，并且在该冷却体22的上端部分与该液体冷却结构体21接合。
在图6中，该冷却体22被绘制成圆柱体形状，而在该冷却体22与该液体冷却结构体21之间的爆炸焊接的接合部分25的接触面积具有与冷却体本体的截面积几乎相等的面积。该冷却体22的表面具有通过使该冷却体22朝向单晶S的内部变黑而能够吸收入射的热辐射的特性。此外，该冷却体22朝向坩埚或热屏蔽体26的外部可以是具有高反射率的表面，从而反射入射的热辐射。
该液体冷却结构体21是甜甜圈形状的水冷却室，并设置在中间室2c与加热室2a之间。
首先，在制造单晶S期间，将上部结构体与加热室2a分离，该上部结构体包含提拉室2b、中间室2c以及以爆炸焊接方式与冷却体22接合的液体冷却结构体21，将多晶硅原料和将变成掺杂剂的非常微量的杂质装入坩埚，然后将该上部结构体再次安装在加热室2a。在此状态下，利用加热器4加热坩埚的内部，等待直至坩埚中的半导体材料熔化。当半导体材料达到熔融状态时，通过启动卷线机11而降低提拉线8，从而使安装在夹头10上的种晶9与熔体L的表面接触。在此状态下，当单晶S开始在种晶9上生长时，线卷提机11以预定的速度提拉以使单晶S生长。
以此方式，在由熔体L提拉单晶S生长的过程中，来自单晶S的辐射热射入由高热导率材料组成的冷却体22。在此情况下，因为冷却体22以爆炸焊接方式与用液体冷却剂冷却的液体冷却结构体21接合及因此保持在低温下，所以与单晶S的辐射热交换变好，并且变得能够提高单晶S的冷却速率。同时，因为能够在提拉期间使单晶S急冷，单晶S的晶体缺陷的产生变得极其稀少。
在提拉和冷却单晶S后，将单晶切割成硅单晶晶片，及在需要时实施诸如抛光的各种不同的调整处理，以获得镜面抛光的晶片。然后，可以实施析出热处理以析出氧，从而获得在器件过程中吸除所需程度的BMD密度。只要可以获得所期望的BMD密度，该热处理的条件就没有特别的限制。然而，该热处理优选在700至1000℃的温度下实施1至30小时。此外，该热处理可以在恒定的处理温度下或者以恒定的处理时间实施，或者可以在2个阶段中实施，其中至少任一个阶段在处理期间改变，例如可以实施JP-A-2007-176732中所述的热处理。应当注意，在以上的本说明书中用作BMD密度测量方法的析出热处理中，实施两阶段热处理。此外，可以通过已知方法在镜面抛光的晶片的表面上形成外延层。
下面说明在上述晶体提拉期间以预定的温度梯度和预定的提拉速度实施的急冷处理。
在提拉所述硅单晶期间，设定所述硅晶体在1100至1200℃的温度范围内的纵向温度梯度为等于或大于3.5℃/mm。当上述温度梯度等于或大于3.5℃/mm时，及当提拉速度下降至一定程度时，在空隙区域与OSF区域之间的上述V2区域将会在宽的范围内出现。推测所述V2区域的出现是由于在1100至1200℃的范围内的温度下点缺陷的相互作用。上述温度梯度优选为3.5至5.0℃/mm，更优选为3.5至4.8℃/mm，特别优选为3.8至4.2℃/mm。通过将温度梯度设定在上述非常有限的范围内，“急冷”导致空隙密度明显降低，并且空隙形成对于半导体器件几乎没有负面影响的气泡状聚集体。此外，可以比较低的提拉速度稳定且容易地提拉单晶。特别是设定上述温度梯度的上限为5.0℃/mm的情况是合适的，因为即使以比较低的提拉速度生长晶体也是稳定的。
根据本发明，通过规定V1区域或V2区域占据硅晶片总面积的比例而控制晶体提拉速度。具体而言，晶体提拉速度的上限值是当V1区域变为上述硅晶片总面积的20％时的数值。另一方面，晶体提拉速度的下限值是当V2区域变为上述硅晶片总面积的80％时的数值。上述上限值优选为当V1区域变为上述硅晶片总面积的0％时的数值，而上述下限值优选为当V2区域变为上述硅晶片总面积的80％时的数值。上述上限值更优选为当V1区域变为上述硅晶片总面积的0％时的数值，而上述下限值更优选为当V2区域变为上述硅晶片总面积的100％时的数值。在此情况下，晶片的整个表面变为V2区域。
更具体而言，通过控制V1区域和V2区域以及OSF区域的尺寸(宽度)，从而通过设定该上限值和该下限值而控制晶体提拉速度。如上所述控制V1区域和V2区域的尺寸(宽度)。OSF区域的尺寸(宽度)的控制取决于上述OSF区域的收缩程度。
图7所示为提拉速度与硅单晶中缺陷区域的出现之间关系的示意图。图7的下部是提拉的单晶的截面图。图7的上部所示为取自单晶的点(a)、(b)和(c)处的截面。发现任一个在点(a)、(b)和(c)处的截面均具有等于或大于80％的V2区域面积比例，而V1区域加上OSF区域的总面积比例等于或小于20％。换而言之，点(a)和(c)为边界，V1区域为上述硅晶片总面积的20％处的截面代表晶体提拉速度的上限值，而V2区域为上述硅晶片总面积的80％处的截面代表晶体提拉速度的下限值。因此，在点(a)和(c)处的截面以及在这两端之间的任何截面均涉及由本发明获得的硅单晶晶片。
此外，根据本发明的晶体提拉速度(V)的数值范围为0.53至0.68mm/min，优选为0.53至0.63mm/min，更优选为0.56至0.63mm/min。这三个范围之中的每一个分别对应于关于V1区域或V2区域占据上述硅晶片总面积的比例的范围、优选的范围和更优选的范围。等于或小于0.87mm/min的晶体提拉速度能够避免上述硅晶片的整个表面变为V1区域的状况，并且能够产生V2区域。因此，不仅提供极好的氧化物薄膜GOI，而且提供等于或大于70％的高C型合格率(C型良品率)。另一方面，等于或大于0.40mm/min的晶体提拉速度能够避免上述硅晶片的整个表面变为OSF区域的状况，并且提供等于或大于70％的高C型合格率(C型良品率)。
以如下方式实施氧化物薄膜GOI的测量(计算高C型合格率)。在热处理之后在基材(晶片)的表面上，在1000℃下于干燥的氧气氛中形成厚度为25nm的氧化物薄膜，并测量氧化物薄膜的GOI。将164个面积为20mm2的多晶硅电极用于测量晶片表面上的GOI。将显示100mA的判定电流及等于或大于11MV/cm的电场强度的耐压性的电极的比例定义为高C型合格率，而等于或大于70％的高C型合格率被评价为“良好”。
此外，根据Voronkov理论(V.V.Voronkov；Journal of Crystal Growth，59(1982)625～643)，作为晶体提拉速度(V)与晶体生长纵向上的平均温度梯度(G)的比例的参数V/G确定微缺陷(点缺陷)的类型和总浓度。在此，G被定义为从熔点至1350℃的、晶体生长纵向上的平均温度梯度。因此，由于还可以通过计算V/G而规定在本实施方案中晶体提拉速度的控制，所以下面进行说明。
下面定义相对V/G值。将具有与用于提拉用氮、碳和氢掺杂的硅单晶的提拉炉相同的结构的提拉炉用于以各种不同的提拉速度V提拉未用氮、碳和氢掺杂的硅单晶。然后，将提拉的晶体切割成晶片，实施在780℃下3小时及然后在1000℃下16小时的析出热处理，然后利用BMD分析仪测量BMD密度。BMD密度等于或大于1×108/cm3的区域被定义为包含Pv区域、OSF区域和V区域的富V区域；而BMD密度小于1×108/cm3的区域被定义为包含Pi区域和I区域的富I区域；而在富V区域与富I区域之间的边界被定义为V-I边界。在V-I边界位置上的V/G值被定义为(V/G)临界。
无法确定V/G的绝对值，除非已知G的绝对值。因此，通过定义其中V/G用(V/G)临界标准化的相对V/G，从而考虑当相对V/G大于1时缺陷区域变为富V区域，而当相对V/G小于1时缺陷区域变为富I区域。通过预先检验提拉速度与V-I边界位置之间的关系，可以通过使用具有相同结构的提拉炉确定以特定提拉速度提拉的晶体的相对V/G值。
以下为通过V/G控制V1区域和V2区域的方法。在图1的(F)中所示的本实施方案中，出现V1区域，其中V/G在等于或大于1.1×(V/G)临界的范围内。此外出现V2区域，其中V/G在1.1×(V/G)临界至0.7×(V/G)临界的范围内。因此，本发明包括一种硅单晶晶片，其具有表示V/G等于或大于1.1×(V/G)临界并且占据硅晶片总面积的等于或小于20％的面积的缺陷区域，及具有表示V/G为1.1×(V/G)临界至0.7×(V/G)临界并且占据硅晶片总面积的等于或大于80％的硅晶片面积的缺陷区域。所述硅单晶晶片更优选具有占据整个晶片表面并且表示其中V/G等于或小于1.1×(V/G)临界的区域的缺陷区域，及具有占据硅晶片总面积的等于或大于80％的面积并且表示V/G为1.1×(V/G)临界至0.7×(V/G)临界的区域的缺陷区域。所述硅单晶晶片特别优选具有占据整个晶片表面并且表示V/G为1.1×(V/G)临界至0.7×(V/G)临界的缺陷区域。在硅晶体中的V1区域与V2区域之间以及V/G与V之间的关系如图9所示。
下面说明硅晶体中的空隙和OSF的面内分布以及高C型合格率之间的相互关系。
本发明的发明人研究了硅晶体中的空隙和OSF的面内分布以及高C型合格率之间的相互关系。通过使用上述由Raytex公司生产的作为商用缺陷评价装置的LSTD扫描仪(MO-6)测量硅晶体中的空隙和OSF的面内分布。测量条件如上所述。由所测的空隙和OSF的面积密度([/cm2])及5μm的测量深度，计算空隙和OSF的体积密度([/cm3])。这些实验包括表示仅掺杂氮即不掺杂氢、不掺杂碳且不实施根据本发明的“急冷”处理的情况[B]；表示掺杂氮及实施根据本发明的“急冷”处理即不掺杂氢且不掺杂碳的情况[D]；以及掺杂氮、碳和氢及实施根据本发明的“急冷”处理的情况[F]。
图8所示为关于硅晶体中的空隙和OSF的面内分布以及相应的C型合格率之间关系的研究结果。情况[B]、[D]和[F]的条件汇总于以下的表2中。
表2
  [B]   [D]   [F]
  氮掺杂   有   有   有
  氢掺杂   无   无   有
  碳掺杂   无   无   有
  急冷处理   无   有   有
如图8所示，仅在情况[F]中发现空隙密度([/cm3])在5×102至2×104/cm3的范围内并且具有良好的高C型合格率(70至100％)的区域。其他区域具有仅为20至40％的较低的高C型合格率。
上述硅单晶的直径及晶体提拉炉内部的压力可以被设定在预定值。
硅单晶的直径原则上没有限制。然而，直径优选被设定为等于或大于200mm。若直径等于或大于200mm，则本发明是特别合适的，因为直径等于或大于200mm的硅单晶晶片主要用于制造诸如DRAM的器件。
晶体提拉炉内部的压力被设定为40至250mbar。下限值为等于或大于40mbar，优选为等于或大于60mbar，更优选为等于或大于80mbar，这有效地避免了在提拉单晶期间产品产率的下降。上限值为等于或小于250mbar，优选为等于或小于150mbar，更优选为等于或小于100mbar，这能够有效地避免在提拉单晶期间产品产率的下降。
下面借助实施例阐述本发明。然而，本发明不应当被限制于以下实施例。换而言之，以下实施例仅用于例证，任何与本发明的权利要求书中所述的技术概念基本相同并且发挥相似作用的方案应当被包括在本发明的技术范围之内。
实施例1
通过使用硅晶体制造装置提拉硅单晶。用于本实施例的硅晶体制造装置是如图6所示的具有冷却体22的单晶制造装置。该装置用于通过常规CZ法制造硅晶体。坩埚直径为22英寸，装入坩埚内的半导体材料的重量为100kg，而生长的单晶S为8英寸的晶体。
使用银作为冷却体22的材料，而冷却体22的内径为260mm，外径为300mm，长度为280mm。使用内部具有冷却水管线的甜甜圈形状的水冷却室的构造作为液体冷却结构体31，而该液体冷却结构体31安装在中间室2c的下部。
具体而言，前述制造装置以提拉炉1或提拉炉2的方式构成，其中通过上述方法冷却热屏蔽体36，以提高在1100℃至1200℃的温度范围内的温度梯度，或者以提拉炉3的方式构成，其导致在各个温度范围内相同的温度梯度。在提拉炉1和提拉炉2中，冷却体22与液体冷却结构体21的接合部分是以爆炸焊接方式接合的。另一方面，在提拉炉3中，冷却体22与液体冷却结构体21的接合部分是螺栓接合的。
在提拉炉1中，在提拉晶体期间晶体在1100至1200℃的温度范围内的纵向温度梯度被设定为4℃/mm，在提拉炉2中前述温度梯度被设定为5℃/mm，而在提拉炉3中前述温度梯度被设定为3℃/mm。在各个实施例及比较例中，前述提拉炉的种类(表3中的“提拉炉”项目)及前述温度梯度列于以下的表3中。
利用该装置生长的硅晶体的传导类型为p型(掺杂硼)，而晶体直径为200mm(8英寸)。
通过将具有氮化物薄膜的晶片放入硅熔体中而掺杂氮。
使用二次离子质谱仪(SIMS)测量通过切割所提拉的硅单晶获得的硅晶片的氮浓度。通过红外吸收法测量氧浓度和碳浓度，使用JEITA(日本电子信息技术产业协会)的各数值作为换算系数。换而言之，间隙氧浓度的换算系数为3.03×1017/cm2，而碳浓度的换算系数为8.1×1016/cm2。
然而，因为使用SIMS无法测量氮浓度为等于或小于5×1014个原子/cm3的晶片，所以通过使用下述的表达式1确定氮浓度。
可以将任何已知的方法用于对硅单晶掺杂氮；例如导入氮气并溶解在硅熔体中；或者在熔化硅原料之前或之后将通过CVD法等在其上沉积氮化物的硅基材与硅原料混合。偏析系数k是在凝固之后晶体中的杂质浓度与熔体中的杂质浓度的比例，在氮的情况下具有7×10-4的数值(W.Zulehner and D.Huber，Crystal Growth，Properties and Applications，p28，Springer-Verlag，New York，1982)。
根据本发明制造的硅单晶晶片的氮浓度可以通过如下方式计算：
表达式1
晶片中的氮浓度＝k×(1-凝固率)(k-1)×熔体中的氮浓度
应当注意，熔体中的氮浓度是指初始熔体中的氮浓度。在此，硅晶体的凝固率(g/g)可以通过如下方式确定：
表达式2
硅晶体的凝固率(g/g)＝(结晶的硅的重量)/(初始熔体的重量)
氮浓度的测量值[个原子/cm3]列于表3中。
此外，通过将含有氢的气体混合物导入各个提拉炉中而进行氢掺杂。氢分压[Pa]和所设定的一些条件列于表3中。
以如下方式控制晶体提拉速度V和G的面内分布。首先，晶体提拉速度被限制到上限值，从而控制空隙密度超过2×104/cm3且小于1×105/cm3的V1区域为由所提拉的硅单晶切割的硅单晶晶片的总面积的等于或小于20％。其次，晶体提拉速度被限制到下限值，从而控制空隙密度超过5×102/cm3且小于2×104/cm3的V2区域为由所提拉的硅单晶切割的硅单晶晶片的总面积的等于或大于80％。晶体提拉速度的数值、面内V/G最大值(晶片中心处的V/G)及V/G最小值(晶片边缘处的V/G)列于表3中。应当注意，表3中的V/G是用(V/G)临界标准化的。从单晶的相同位置切割下多个晶片，并转化成经镜面抛光的晶片。
晶片的V区域是其中由于在晶体生长期间从固液界面导入过量的空位点缺陷而形成空隙的区域。因此，具体而言，可以通过前述的空隙密度规定基材的V区域。
通过上述方法评价和识别晶片内部的空隙区域。此外，如上所述，计算空隙的体积密度，以确定V1区域和V2区域。以此方式确定的V1区域和V2区域的内径和外径[cm]列于以下的表3中。
通过以下方法评价OSF。首先，在含有水蒸汽的氧气氛中于1100℃下对晶片实施氧化处理1小时。然后，用氢氟酸去除氧化物薄膜，然后利用光蚀刻液体蚀刻掉1.5μm的厚度，从而利用光学显微镜观察到在表面处产生的椭圆形、半月形或棒状的OSF小坑。利用光学显微镜在直径为2.5mm的视野内在直径方向上扫描晶片及计数OSF小坑的数量以[OSF小坑个数/观察面积]确定OSF面积密度[个/cm2]。OSF区域被定义为OSF面积密度为等于或大于100个/cm2的区域。以此方式确定的OSF区域的内径和外径[cm]列于以下的表3中。
此外，对于氧浓度、形成气泡状空隙聚集体的空隙的数量与空隙总数的比例(空隙比例)、BMD密度和高C型合格率之中的每一个，通过上述方法测得的各个数值列于以下的表3中。
实施例2
以与实施例1相似的方式提拉硅单晶，区别在于如以下的表3中所列的方式设定氧浓度、氮浓度、碳浓度、提拉速度以及V/G的最小值和最大值的条件。
实施例3
以与实施例1相似的方式提拉硅单晶，区别在于如以下的表3中所列的方式设定氧浓度、氮浓度、碳浓度、提拉速度以及V/G的最小值和最大值的条件。
实施例4
以与实施例1相似的方式提拉硅单晶，区别在于如以下的表3中所列的方式设定氧浓度、氮浓度、碳浓度、提拉速度以及V/G的最小值和最大值的条件。
实施例5
以与实施例1相似的方式提拉硅单晶，区别在于如以下的表3中所列的方式设定氧浓度、碳浓度、提拉速度、氢分压以及V/G的最小值和最大值的条件。
实施例6
以与实施例1相似的方式提拉硅单晶，区别在于如以下的表3中所列的方式设定氧浓度、碳浓度、提拉速度、氢分压以及V/G的最小值和最大值的条件。
实施例7
以与实施例1相似的方式提拉硅单晶，区别在于如以下的表3中所列的方式设定氧浓度、碳浓度、提拉速度以及V/G的最小值和最大值的条件。
实施例8
以与实施例1相似的方式提拉硅单晶，区别在于如以下的表3中所列的方式设定氧浓度、碳浓度、提拉速度、提拉炉以及V/G的最小值和最大值的条件。
比较例1至7
以与实施例1相似的方式提拉硅单晶，区别在于如以下的表3中所列的方式设定氧浓度、氮浓度、碳浓度、提拉速度、提拉炉、氢分压以及V/G的最小值和最大值的条件。
以上实施例和比较例的结果列于表3中。
Figure BSA00000409216700291
由表3可以看出，在实施例1至8中获得的每个硅晶片的高C型合格率均显示出超过70％的优异结果。因此，在所有这些实施例中获得的硅晶体均可应用于任意的器件，包括诸如DRAM的器件。在提拉速度为0.56至0.62，最小V/G值等于或大于0.7，而最大V/G值等于或小于1.1的情况下，获得更加优异的结果。在两种情况下，高C型合格率均超过90％。
发现与实施例8相比，其他的实施例1至7显示出明显更加稳定的晶体提拉速度。还考虑该结果显示了在实施例1至7中所设定的提拉速度和温度梯度的条件极适合于晶体提拉速度的稳定性。
另一方面，在各个比较例中，高C型合格率低于70％，或者晶体提拉本身是不可能的。因此，在所有这些比较例中获得的硅晶体均不适合于包括低等级器件在内的任何器件。在每个比较例中获得如此差的结果的原因如下：在比较例1中，因为整个晶片表面均为OSF区域，所以无法消除可能存在于OSF区域中的特定种类的微缺陷；在比较例2中，V2区域与硅晶片总面积的面积比例小于80％；在比较例3中，因为氢分压极其不足，所以没有形成气泡状空隙聚集体，而且V2区域与硅晶片总面积的面积比例小于80％；在比较例4中，因为氢分压明显较高，所以V2区域变窄；在比较例5中，因为碳浓度明显较低，所以V2区域变窄；在比较例6中，根据本发明的“冷却”处理不充分；及在比较例7中，氮浓度高，从而因为整个晶片表面均为OSF区域，所以无法消除可能存在于OSF区域中的特定种类的微缺陷。

Claims (3)

1.掺杂氮、氢和碳的硅单晶晶片，其包括：
多个空隙，其中空隙总数的等于或多于50％形成气泡状空隙聚集体；
空隙密度超过2×104/cm3且小于1×105/cm3的V1区域，其占据所述硅晶片的总面积的等于或小于20％；
空隙密度为5×102至2×104/cm3的V2区域，其占据所述硅晶片的总面积的等于或大于80％；及
块体微缺陷密度为等于或大于5×108/cm3。
2.硅单晶晶片的制造方法，其包括
在提拉炉内以晶体提拉速度提拉硅单晶及用氮、碳和氢掺杂硅单晶；
控制将硅晶体内的氮浓度设定为3×1013至3×1015个原子/cm3；
控制将硅晶体内的碳浓度设定为1×1015至9×1015个原子/cm3；
控制将晶体提拉炉内的氢分压设定为3至60Pa；
控制将硅单晶在1100至1200℃的温度范围内的纵向温度梯度设定为等于或大于3.5℃/mm；
控制将晶体提拉速度设定为等于或小于上限值并且等于或大于下限值；及
将硅单晶切割成硅晶片，
其中若以晶体提拉速度的上限值提拉单晶，则硅晶片包括空隙密度超过2×104/cm3且小于1×105/cm3的V1区域，其占据所述硅晶片的总面积的20％；及若以晶体提拉速度的下限值提拉单晶，则包括空隙密度为5×102至2×104/cm3的V2区域，其占据所述硅晶片的总面积的80％。
3.根据权利要求2的制造方法，其特征在于，将硅单晶内的氧浓度设定为等于或小于7×1017个原子/cm3。
CN201010621535.2A 2009-12-29 2010-12-28 硅晶片及其制造方法 Active CN102108549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP299166/2009 2009-12-29
JP2009299166 2009-12-29

Publications (2)

Publication Number Publication Date
CN102108549A CN102108549A (zh) 2011-06-29
CN102108549B true CN102108549B (zh) 2013-07-17

Family

ID=43558267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010621535.2A Active CN102108549B (zh) 2009-12-29 2010-12-28 硅晶片及其制造方法

Country Status (8)

Country Link
US (1) US8524002B2 (zh)
EP (1) EP2345752B1 (zh)
JP (1) JP5250619B2 (zh)
KR (1) KR101323912B1 (zh)
CN (1) CN102108549B (zh)
AT (1) ATE545719T1 (zh)
SG (1) SG172582A1 (zh)
TW (1) TWI428481B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
JP6222013B2 (ja) * 2014-08-29 2017-11-01 信越半導体株式会社 抵抗率制御方法
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102016209008B4 (de) * 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
CN111115800A (zh) * 2020-01-09 2020-05-08 黄奥煜 一种限制泡沫的污水处理池
CN112795984B (zh) * 2020-11-23 2022-08-09 上海新昇半导体科技有限公司 一种用于计算晶体生长过程中固液界面形状的方法
CN113363138A (zh) * 2021-06-01 2021-09-07 上海晶盟硅材料有限公司 外延生长方法和设备
CN115506019B (zh) * 2022-11-18 2023-04-07 浙江晶盛机电股份有限公司 投料控制方法、装置、计算机设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489643A (zh) * 2001-01-02 2004-04-14 Memc 用于制备具有改善的栅氧化层完整性的单晶硅的方法
CN101160420A (zh) * 2005-04-08 2008-04-09 株式会社Sumco 硅单晶的制造方法和硅晶片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11349394A (ja) * 1998-06-04 1999-12-21 Shin Etsu Handotai Co Ltd 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2000272996A (ja) 1999-03-25 2000-10-03 Komatsu Electronic Metals Co Ltd シリコンウェハ及びその製造方法
JP3601383B2 (ja) 1999-11-25 2004-12-15 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2001158688A (ja) * 1999-11-29 2001-06-12 Nippon Steel Corp シリコン種結晶とその製造方法並びにシリコン単結晶の製造方法
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP4032342B2 (ja) * 2002-03-27 2008-01-16 株式会社Ｓｕｍｃｏ 半導体シリコン基板の製造方法
JP4529416B2 (ja) 2003-11-07 2010-08-25 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
DE102004050185A1 (de) 2004-10-14 2006-05-04 Zf Friedrichshafen Ag Ausrückeinrichtung für eine Reibungskupplung
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP4604889B2 (ja) 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5121139B2 (ja) 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP2008066357A (ja) * 2006-09-05 2008-03-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP5346744B2 (ja) * 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489643A (zh) * 2001-01-02 2004-04-14 Memc 用于制备具有改善的栅氧化层完整性的单晶硅的方法
CN101160420A (zh) * 2005-04-08 2008-04-09 株式会社Sumco 硅单晶的制造方法和硅晶片

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2001-158688A 2001.06.12
JP特开2003-286094A 2003.10.07
JP特开平11-349394A 1999.12.21

Also Published As

Publication number Publication date
US8524002B2 (en) 2013-09-03
TWI428481B (zh) 2014-03-01
CN102108549A (zh) 2011-06-29
JP5250619B2 (ja) 2013-07-31
EP2345752A1 (en) 2011-07-20
TW201126028A (en) 2011-08-01
US20110156216A1 (en) 2011-06-30
KR20110076778A (ko) 2011-07-06
SG172582A1 (en) 2011-07-28
JP2011153069A (ja) 2011-08-11
ATE545719T1 (de) 2012-03-15
EP2345752B1 (en) 2012-02-15
KR101323912B1 (ko) 2013-10-31

Similar Documents

Publication Publication Date Title
CN102108549B (zh) 硅晶片及其制造方法
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5359874B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4604889B2 (ja) シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US9650725B2 (en) Method for manufacturing a defect-controlled low-oxygen concentration silicon single crystal wafer
CN102148155B (zh) 硅晶片及其制造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
CN103282555B (zh) 硅单晶制造方法、硅单晶和晶片
JP2007191350A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
CN101768776B (zh) 硅晶片及其制备方法
KR101446846B1 (ko) 실리콘 단결정 기판 및 이의 제조 방법
CN101198727B (zh) 硅单晶的生长方法及硅晶片的制造方法
JP2010222241A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5283543B2 (ja) シリコン単結晶の育成方法
CN114318500B (zh) 一种用于拉制单晶硅棒的拉晶炉、方法及单晶硅棒
JP5387408B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5278324B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JP5304649B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
KR101029141B1 (ko) Ｐ(인)도프 실리콘 단결정의 제조방법 및 ｐ도프 ｎ형실리콘 단결정 웨이퍼
JP5724890B2 (ja) シリコン単結晶ウエーハ、その酸素析出量の面内均一性評価方法、シリコン単結晶の製造方法
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JPWO2009025339A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JPWO2009025341A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant