CN1489643A - 用于制备具有改善的栅氧化层完整性的单晶硅的方法 - Google Patents

用于制备具有改善的栅氧化层完整性的单晶硅的方法 Download PDF

Info

Publication number
CN1489643A
CN1489643A CNA028042077A CN02804207A CN1489643A CN 1489643 A CN1489643 A CN 1489643A CN A028042077 A CNA028042077 A CN A028042077A CN 02804207 A CN02804207 A CN 02804207A CN 1489643 A CN1489643 A CN 1489643A
Authority
CN
China
Prior art keywords
wafer
vacancy
concentration
silicon
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028042077A
Other languages
English (en)
Inventor
Rj
R·J·法尔斯特
V·弗拉迪米尔
P·穆蒂
F·博诺利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN1489643A publication Critical patent/CN1489643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种单晶硅晶片，它包括一个前表面、一个后表面、一个连接前表面和后表面的侧表面、一个垂直于前表面和后表面的中心轴及一个晶段，上述晶段围绕中心轴轴向对称，并且基本上是从前表面延伸到后表面，其中晶格空位是主要的本征点缺陷，所述晶段具有至少约为半径的25％的径向宽度，并含有附聚的空位缺陷和残留的晶格空位浓度，其中(i)附聚的空位缺陷具有一小于约70nm的半径和(ii)残留的晶格空位本征点缺陷浓度低于当晶片经受氧析出热处理时产生无控制的氧析出的阈值浓度。

Description

用于制备具有改善的栅氧化层完整性的单晶硅的方法
技术领域
一般地，本发明涉及按照直拉法制备单晶硅锭。尤其是，本发明涉及一种用于制备具有改善栅氧化层(栅氧化物)完整性的单晶硅晶片的高生产量方法，其中对单晶硅锭的生长条件进行控制，晶片从上述单晶硅锭得到。更具体地说，控制单晶硅锭的生长条件，其中包括生长速度、平均轴向温度梯度及冷却速率，以便限制由单晶硅锭得到的单晶硅晶片中与空位有关的附聚缺陷尺寸，和在某些情况下与空位有关的附聚缺陷的密度，及任选的残留空位浓度。此外，本发明涉及一种评价这些晶片栅氧化层完整性的更准确而可靠的方法。
背景技术
单晶硅是用于制造半导体电子元件的大多数方法中的原材料，所述单晶硅通常用所谓的直拉(“Cz”)法制备。在这种方法中，将多晶硅(“聚硅”)装入一个坩埚并熔化，使一个籽晶与熔融硅接触，和然后通过缓慢提取生长单晶。在晶颈的形成完成之后，通过例如降低拉速和/或熔体温度使晶体的直径扩大直至达到所希望的或目标直径为止。然后通过控制拉速和熔体温度生长具有近似恒定直径的圆柱形晶体主体，而同时补充下降的熔体液位。在生长过程接近结束但在坩埚排空熔融硅之前，通常是逐渐缩小晶体直径，以便形成一个端锥形式的尾端(尾锥)。所述端锥通常是通过增加晶体拉速和供给坩埚的热量形成。当直径变得足够小时，则使晶体与熔体分离。
近年来，已经认识到，随着晶锭从固化温度开始冷却，单晶硅中的许多缺陷在生长室中形成。更具体地说，随着晶锭冷却，在达到某个阈值(极限)温度之前，一些本征点缺陷如晶格空位或硅自填隙仍然可溶于硅晶格中，低于上述阈值温度则规定的本征点缺陷浓度将变成临界过饱和。在冷却到低于这个阈值温度时，则产生一种反应或附聚事件，导致形成附聚的本征点缺陷。
当晶锭从固化温度(亦即约1410℃)冷却到一个高于约1300℃(亦即约1325℃、1350℃或更高)的温度时，测定硅中这些本征点缺陷的类型和初始浓度；也就是说，这些缺陷的类型和初始浓度用比值v/Go控制，此处v是生长速度，及Go是在这个温度范围内的平均轴向温度梯度。一般地，从自填隙为主的生长转变成空位为主的生长在v/Go的临界值附近发生，根据目前可资利用的信息，v/Go的临界值似乎是约为2.1×10-5cm2/sK，此处Go是在上述温度范围内轴向温度梯度恒定不变的条件下测定。因此，可以控制生产(工艺)条件如生长速率(影响v)以及热区配置(影响Go)，以便确定在硅单晶内本征点缺陷主要是空位(此处v/Go一般大于该临界值)还是自填隙(此处v/Go一般小于该临界值)。
与晶格空位附聚有关的缺陷或空位本征点缺陷包括这样一些可观察的晶体缺陷，象D缺陷，流动图形缺陷(FPDs)，栅氧化层完整性(GOI)缺陷，晶体原生粒子(COP)缺陷，和晶体原生轻微点缺陷(LPDs)，以及某些种类的用红外光线散射技术(如扫描红外显微镜和激光扫描层析X射线摄像术)观察的体缺陷。另外在过量空位的区域中存在的是起用于形成氧化诱生堆垛层错(OISF)的核作用的缺陷。可以推测，这种特定的缺陷是一种由存在过量空位而催化的高温成核氧析出物。
附聚缺陷的形成一般在两个步骤中发生：首先，缺陷“成核作用”发生，它是本征点缺陷如空位在一规定温度下过饱和的结果。一旦达到这个“成核阈值”温度，本征点缺陷如空位就开始附聚(亦即空隙形成开始)。只要在其中存在本征点缺陷的这部分晶锭的温度保持高于一第二阈值温度(亦即“扩散率阈值”)，上述本征点缺陷就继续扩散穿过硅晶格，低于上述第二阈值温度则在大批实际时间段内不再移动。当晶锭保持高于这个温度时，空位本征点缺陷例如穿过晶格扩散到附聚的空位缺陷或空隙已经存在的那些位置，有效地使一规定的附聚缺陷在尺寸上生长。这是由于这些附聚缺陷的位置基本上起“凹坑(壑，sink)”作用，同时由于附聚作用的更有利能态而吸引和收集空位本征点缺陷。因此，这些附聚的本征点缺陷的形成和尺寸依赖于生长条件，所述生长条件包括v/Go(它影响这些点缺陷的初始浓度)和冷却速率或晶锭主体在一温度范围内的停留时间，上述温度范围通过在上端处的“成核阈值”和在下端处的“扩散率阈值”(它影响这些缺陷的尺寸和密度)二者限定。
最大化生产量是单晶硅晶片成本效益生产所主要考虑的问题。结果，以最高的可能生长速率生长单晶硅锭是所有硅制造厂家的目标。然而，直到目前，一般还没有明确的方法来利用这些生长条件生产合格质量的单晶硅。例如，高拉速/冷却速率通常意味着高空位浓度，而所述高空位浓度导致高浓度的小附聚缺陷。这些条件例如对于轻微点缺陷(LPDs)是有利的，因为集成电路制造厂家通常要求对一种200mm直径的晶片尺寸超过大约0.2微米的这些缺陷数不超过大约20。然而，这些条件也是不利的，因为传统上认为它们生产出具有很差栅氧化层完整性的晶片。相反，当应用较慢的拉速/冷却速率作为由其改善GOI(缓慢冷却通常造成少量很大附聚的空位缺陷形成)的手段时，LPDs的最终尺寸不合格。
对于高拉速/冷却速率，另外的考虑范围是残留的空位浓度。更具体地说，高拉速通常导致在形成的硅中的高空位浓度，以及高冷却速率。高冷却速率本身又通常导致高残留空位浓度(亦即一旦硅冷却到其中空位基本上不再移动的温度，硅中存在的硅晶格空位的浓度)。高残留空位浓度是有问题的，因为在随后加热时，它们可能导致无控制的氧析出作用。
因此，一直需要有一种方法，利用该方法可以在一些条件下用直拉法生长单晶硅锭，在上述条件下不仅使生产量达到最大，而且还使由其得到的硅晶片成品率最大。这种方法这样优化生长条件，以便可以根据限定附聚的空位缺陷尺寸和在某些情况下限定附聚的空位缺陷密度以及残留的空位浓度的需要，应用一规定拉晶机最快可能的拉速。
发明内容
因此在本发明的一些特点中，是提供一种单晶硅锭及一种用于制备所述单晶硅锭的方法，从上述单晶硅锭可以得到具有改善的栅氧化层完整性的单晶硅晶片；提供这样一种方法，其中对一规定的拉晶机，可以应用最高可能的拉速，因此使生产量和成品率都最大；提供这样一种方法，其中控制生长条件以便限制所形成的附聚空位缺陷的尺寸；提供这样一种方法，其中控制附聚空位缺陷的密度；及提供这样一种方法，其中限制残留的空位浓度以避免无控制的氧析出作用。
因此，简要地说，本发明针对一种用于生长单晶硅锭的方法，其中晶锭包括一个中心轴、一个籽晶锥、一个尾端及一个恒定直径部分，所述恒定直径部分在籽晶锥和尾端之间，它具有一个侧表面和一个从中心轴延伸到侧表面的半径，晶锭按照直拉法从硅熔体生长和然后从固化温度冷却。该方法包括：(i)在生长晶体的恒定直径部分期间控制生长速度v和平均轴向温度梯度Go，以便形成一个绕中心轴在轴向上对称的晶段，其中晶格空位是主要的本征点缺陷，所述晶段具有一至少约为半径的25％的径向宽度；及(ii)使晶锭冷却，以便在轴向上对称的晶段中形成附聚的空位缺陷和一个晶格空位本征点缺陷的残留浓度，其中附聚(聚集)的空位缺陷具有一小于约70nm的平均半径，并且残留的晶格空位本征点缺陷的浓度小于在冷却的晶段经受氧析出热处理时产生无控制(不受控制)的氧析出的阈值浓度。
本发明还针对一种单晶硅晶片，所述单晶硅晶片包括一个前表面、一个后表面、一个连接前表面和后表面的侧表面、一个垂直于前表面和后表面的中心轴和一个绕中心轴轴向对称的晶段，所述晶段基本上从前表面延伸到后表面，其中晶格空位是主要的本征点缺陷，晶段具有一至少约为半径的25％的径向宽度，并含有附聚的空位缺陷和一晶格空位残留浓度，其中(i)附聚的空位缺陷具有一小于约70nm的平均半径，和(ii)晶格空位本征点缺陷的残留浓度低于一在晶段经受氧析出热处理时产生无控制的氧析出的阈值浓度。
本发明另外还针对一种单晶硅晶片，所述单晶硅晶片包括一个前表面、一个后表面、一个连接前表面和后表面的侧表面一个垂直于前表面和后表面的中心轴及一个晶段，所述晶段绕中心轴在轴向上对称，它基本上从前表面延伸到后表面，其中晶格空位是主要的本征点缺陷，晶段具有一至少约为半径的25％的径向宽度，并含有附聚的空位缺陷和一晶格空位残留浓度，其中(i)附聚的空位缺陷具有一小于约70nm的平均半径，和(ii)通过经受一快速热退火时一其中晶片在基本上没有氧存在的情况下快速加热到约1200℃温度并然后冷却，及然后经受一氧析出热处理一包括主要是将晶片在800℃下进行约4小时和然后在1000℃下进行约16小时退火，使形成的氧析出物浓度将低于约1×108cm-3。
本发明还针对一种评价一群单晶硅晶片的栅氧化层完整性的方法。所述方法包括(i)测定(确定)上述晶片群的第一分组随施加到所述第一分组上的应力量而变化的介电击穿特性，其中应力量以一第一速率从一个初始值增加到一个最终值；(ii)测定上述晶片群的第二分组随施加到所述第二分组上的应力量而变化的介电击穿特性，其中应力量以一第二速率从一个初始值增加到一个最终值，并且第二速率与第一速率不同，及(iii)利用在步骤(i)和(ii)中所测定的介电击穿特性来预报在一规定电场下晶片群的栅氧化层故障率。
本发明的另一些目的和特点一部分是显而易见的，一部分在下面指出。
附图说明
图1是一段单晶硅晶片的示意剖视图，所述单晶硅晶片具有一淀积于其表面上的氧化物层，图1以放大细部示出氧化物层中在产生易破点(用“B”表示)的表面处的空隙(用“A”表示)。
图2是示出一斜坡电场测试中含有空隙和没有空隙的硅二者之中典型电介击穿分布的示意曲线图。
图3是将一“正常的”(或高密度)含空位硅晶片的介电击穿分布与一“改善的”缓慢冷却(或低密度)硅晶片的介电击穿分布进行比较的示意曲线图；对一缓慢冷却的晶体(含有较低的空隙数量密度)达到任意限定的测试电场8MV/cm的击穿事件的总累计数较低。
图4是示出在一恒定场(或电流)测试中介电击穿故障Weibull表示的示意曲线图。
图5是示出介电击穿故障的Weibull表示的示意曲线图，其中应力水平(应力级)被改变(改变电场或电流)。
图6是示出在5MV/cm时典型的与空隙有关的故障机制的恒定场介电击穿分布的曲线图(标准空隙分布；0.1cm2；21nm氧化物，测试166个器件；10V应力，供击穿用的最多时间：2000秒；时间参数，a＝0.15)。
图7是斜坡电场(ramped field)数据的Weibull分析示意图。
图8是示出在含空隙的硅上可变斜坡测试结果的曲线图。
图9是示出Weibull图的曲线，所述Weibull图比较了典型的“正常的”(用“SR-STD”表示)材料和“缓慢冷却的”(用“SR-SAC”表示)材料(无缺陷的外延材料，用“SR-EPI”表示，供作参考)的斜坡电场击穿分布。
图10是示出在“正常的”(或高密度)材料和“缓慢冷却的”(或低密度)材料中如果二者的不同只是缺陷密度减小时的击穿分布示意曲线图。
图11是示出在“正常的”(或高密度)材料和“缓慢冷却的”(或低密度)材料中如果二者的不同只是缺陷密度减小时的击穿分布示意曲线图(以Weibull形式绘图)。
图12是一种Weibull分析示意图，该图详细示出作为空隙尺寸的结果而产生的移动；也就是说，图12示出空隙对介电击穿分布(对正常的或高密度材料和缓慢冷却的或低密度材料)尺寸影响的Weibull视图。
图13示出在含空隙的材料中计算得的氧化物可靠性测试的结果；也就是说，图13示出从对标准(下面曲线)和缓慢冷却(上面曲线)的材料(2lnm氧化物；用于5V室温操作的预报)的斜坡测试数据预报的可靠性。
图14示出一规定的含空隙材料(用“STD”表示)、以及用于比较的“缓慢冷却”(用“SAC”表示)和“快速冷却”(用“U97-DDef”表示，由快速冷却晶锭的尾端部分得到)材料的击穿分布的曲线图。
图15是示出用于图14的标准材料(上面曲线)和“快速冷却”(下面曲线)材料的可靠性外推的曲线图；也就是说，图15示出从比较标准和快速冷却空隙类型(21nm氧化物；由5V室温操作的预报)的斜坡测试数据预报的可靠性。
图16是示出在最典型的冷却速率下生长晶体时产生空隙的曲线图(表明，在这些条件下，空位对空隙的消耗足以使它们的浓度降低到一个低于空位变得结合氧时析出增加阈值的值)。
图17是示出在生长晶体时产生空隙的曲线图，所述生长晶体与图16中的晶体相比更迅速地冷却(表明，通过更快速地冷却穿过空隙生长状态，由于在晶体进入结合状态时的高含量残留空位，产生异常高的氧析出值)。
图18、19和20是示出一系列模型用于预报在规定条件下硅材料性能的曲线图。一般地，这些曲线示出，对于不同的条件(比如生长条件，冷却速率等)，得到一定尺寸的空隙和一定的残留空位浓度。因此，应该注意，尽管这些曲线示出了可以生产一规定材料的生长条件的一般范围，但可以进行进一步的实验以便改进在这些范围内或附近的条件。如图所示：X轴(对数标尺，范围从约0-100)是冷却速率(K/min)；Y轴(范围从约0.01-0.25)是So(当根据比例v/Go形成硅时的空位浓度)；大体上对角线的虚线/点划线表示残留空位浓度(Crcs)；大体上对角线的实线表示空隙半径(Rv)；及Nv表示空隙密度(每个Nv值的大体上“L”形的线是空隙密度的等值线，每个等值线都具有基本上相同的下限，低于该下限则形成“无缺陷”的材料)。另外，因为需要对某些参数的值作出某些假定，上述这些参数包括在需要产生这些曲线的计算中，所以应该理解，这些曲线用以证明存在一组工作条件或空间，在这些工作条件或空间中可以制造本发明的“有用的，功能完善的”硅；因此，这个空间的边界不能精确限定其中在所有拉晶机中可以制造本发明的“有用的，功能完善的”硅的操作条件的边界。更具体地说：
图18是示出空隙尺寸、空隙密度和随所包括的正常化到熔点浓度的空位浓度So而变的残留空位空间与冷却速率之间关系的曲线图(空隙密度N，以1×105cm-3，1×106cm-3，1×107cm-3和1×108cm-3表示；残留空位浓度Cres以1×1012cm-3，3×1012cm-3和1×1013cm-3表示；及空隙半径Rv以30nm和15nm表示)。
图19是示出操作条件示例性“窗口”的曲线图，在所述操作条件下可以以标准生长模型形成“有用的，功能完善的”硅，并假定应用一固定不变的冷却速率(空隙密度Nv以1×105cm-3，1×106cm-3，1×107/cm-3和1×108cm-3表示；残留空位浓度Cres以1×1012cm-3，3×1012cm-3和1×1013cm-3表示；及空隙半径Rv以30nm和15nm表示)。
图20是示出操作条件示例性“窗口”的曲线图，在所述操作条件下可以以修改的生长模型形成“有用的，功能完善的”硅，其中应用一种两级冷却速率(空隙密度Nv以1×104cm-3，1×105cm-3，1×106cm-3和1×107cm-3和1×108cm-3表示；残留空位浓度Cres以3×1012cm-3和1×1013cm-3表示；及空隙半径Rv以30nm和15nm表示)。
具体实施例方式
根据迄今为止的实验数据，似乎是目前公认的用于确定单晶硅晶片中栅氧化层完整性的实际操作是不准的，而结果导致处理掉或报废一些原本可以使用的合格的晶片。更具体地说，栅氧化层完整性要求通常用在一规定电场下的故障百分率表示，上述电场显著大于集成电路工作的电场(比如，工作电场的2倍、3倍、4倍等)。正如下面进一步说明的，这些测试可以，并且现在相信，的确造成废弃可以合格地使用的材料。这种报废主要是得出错误结论的测试的结果，所述错误结论为在一规定晶片中少数大的附聚缺陷优于许多相比较小的缺陷。
因此，本发明通过操纵在某些情况下与密度无关的空隙尺寸，通过控制在生长期间的晶锭生长条件(包括生长速率v及平均轴向温度梯度Go，如本文所限定的)，及在某些温度范围内的晶锭冷却速率，以便满足在电场和时间二者上明确的故障分布要求(亦即GOI要求)，能从一规定的单晶硅锭得到更多的晶片。此外，可以控制冷却速率以避免残留的空位浓度，上述残留的空位浓度是如此之高，以致发生随后氧附聚反应的大量催化作用。优选的是避免这些反应，因为这种空位催化的氧附聚物可能并且通常的确是在晶体生长过程中生长得足够大，以致它们不能用随后的热处理(例如像美国专利No.5,994,761和PCT/US99/19301中所介绍的方法，二者包括在本文中作为参考文献)消除。结果，这些晶片的氧沉淀性能失去控制，同时阻止在普通条件下形成洁净区(denuded zone)；也就是说，如果残留空位浓度太高，则经受美国专利No.5,994,761和PCT/US99/19301中所介绍的热过程的晶片不产生所希望的结果。
栅氧化层完整性测定
现在参见图1，空隙，或附聚的空位缺陷与硅-二氧化硅界面(用“A”表示)相交在栅氧化层中形成“易破点”(用“B”表示)，同时造成介电击穿事件，所述介电击穿事件在通常低于从无空隙界面所预期的电场下发生。在栅氧化层中存在的这些“易破点”是大约过去10年里涉及硅材料性能的主要问题。最近，在理解与空隙有关的击穿分布的详细性质在电场和应力-时间方面作为空隙尺寸分布和氧化物厚度的函数已取得了进步。这种进步已导致各种重要的结论，这些重要结论在本文中进一步说明并用作本发明的基础。
介电击穿及材料可靠性-与空隙有关的介电击穿：
现在参见图2，图2示出在含空隙的硅和无空隙的硅(比如，外延，基本上没有缺陷或填隙式硅)典型击穿事件分布的示意曲线。这个曲线图示出用一比较大的电容取样面积(约0.1cm2)情况下在一具有20nm栅氧化层系统中的示例性结果。介电击穿测试为任何规定系统中层错分布提供了活动的“窗口”。“窗口”相对于研究中缺陷的相对位置由这个缺陷的密度与电容面积的乘积确定。如果乘积太大或太小，则基本上不能观察到什么。因此，在图2所示的示意图中，假定选择到了最佳情况。
在介电击穿测试中空隙的作用是在中等电场范围内形成一个击穿事件的峰值。此外，在与空隙有关的故障峰之外，有一种第二类缺陷，所述第二类缺陷用一第二峰表示，第二类缺陷是在较高电场下击穿事件分布的原因。正是这种第二类击穿或击穿方式完成所有器件的击穿过程。已发现这种方式对基本上是其中包括无缺陷材料(比如外延硅)的所有类型的材料都是共同的，并且是由于一种与空隙无关的效应。因而，对于本发明来说，这一般不是本发明实际上重要的材料特性，因此不再作进一步讨论；也就是说，对于本发明的场合，我们仅涉及第一峰。
这种第一峰的存在意味着与空隙有关的击穿是一种有限的作用。这种情况的简单原因是在任何规定的样品中都有有限数量的可计数的空隙。当电场达到高于第二峰末端的值时，系统中的所有空隙都“接通(turn on)”；也就是说，所有的空隙都从实际的物理“缺陷”(亦即空隙)转变成可观察的电缺陷(亦即击穿部位)。在所述峰下电检测的缺陷积分等于与界面相交的物理空隙总数。
在由空隙产生的电层错场(亦即峰的宽度)中这种分布的原因可以认为是一种实际空隙大小中的散布，而更重要的是在由空隙大小和空间分布而产生的空隙界面交点剖面中散布的结合。可以看出，本发明材料峰的形状(除了简单平均值之外)是材料可靠性方面一个重要的参数。
击穿要求和材料筛选：
半导体器件制造厂家一般关心两个问题：(i)器件的成品率怎样，和(ii)器件的时间可靠性怎样；换句话说，器件制造厂家关心在一些短期操作测试中发现有多少件有缺陷的器件(亦即“成品率”)及有多少件有缺陷的器件后来在器件的使用期内产生(亦即“可靠性”)。这些问题要求进一步说明；例如，人们必须考虑器件的工作条件是什么及允许缺陷随时间变化的范围是什么。起初，如果对这些问题假定某些一般是标准的答案，则工作电场是约为2.5MV/cm(对20nm氧化物和5V Vdd)，并且单比特失效会造成一种有缺陷的芯片。在成品率筛选之后，可靠性要求很重要。例如，在严格的汽车应用中，通常要求10年内故障率少于1ppm故障。
然而，如图2所示的数据实际上对得出有关这些问题其中任一个的结论都没有多大帮助；图2未示出在工作电场(2.5MV/cm)下的击穿事件。这意味着，当在这个工作电场下评价时，由含空隙的材料和没有空隙的材料二者所得到的工作器件成品率实际上约为100％。更严格地说，这个数值必须在一个限定的统计“置信界限”的范围内考虑，但即使考虑了这点，该数值也不应与考虑到这些数据的约100％有显著不同。
然而，实际上，100％的含空隙和无空隙的材料都不是没有缺陷。因此在试图处理成品率和可靠性时，半导体器件制造厂家都使制成的半导体器件比如电容器经受比工作电场大得多的电场作用。这种方法有时叫做“老化”测试，该方法是集成电路测试的一种标准方法。只有在这些测试之下，由于空隙所产生的故障才能被看到并变得重要。再参见图2，可以看出，施加10V而不是施加5V电压直接将一个测试移到空隙故障分布的中部。在这个标准操作背后的主要理由是相信：通过在比工作电场高的电场下消除有缺陷的部分，在消除易破点上将是成功的，而在预期的工作寿命期间在工作电场下消除易破点可能会失败。
老化测试的其中一个限制是测试是在成品半导体器件上进行。因此，它不能用来识别具有高几率易受影响半导体器件的硅晶片，上述硅晶片如果在半导体器件制造工艺中使用，则会产生具有大范围老化故障的半导体器件。在努力预先筛选硅晶片用于这个目的时，半导体器件制造厂家使这些硅晶片经受了各种栅氧化层完整性测试如斜坡电场测试(比如“BVOX”，其中通过百分率可以是20％，70％等直到一规定的电场如8mV)或“QBD”测试。然而，原则上，这些测试在晶片经受一任意选定的电场作用的意义上与“老化(burn in)”测试等效。
因此问题是使“老化”电场或等效测试之一与性能技术要求相关。换另一种方式说，必须确定实际上和有效地识别并因此筛选那些器件的电场，上述那些器件在所要求的器件使用期内下降到技术要求(比如1ppm)的水平之下，而不用不必要地抛弃实际上可用的那些器件。为了确定这点，必需有关于与故障机制的时间相关性的可靠信息，所述故障机制由正筛选的特殊种类缺陷产生。然后这个信息必需关联到与所涉及的分布有关的特定电场上。迄今为止，这是未做到的；说得更确切些，直到目前只采用标准的、“经验(rule of thumb)”方法。结果，可以得出结论：(i)老化电场是一种大多任意选定的应力水平，希望其将成功地筛选器件，以便将集成电路制造厂家所销售的器件故障率降到可接受的水平；和(ii)BVOX要求是基于同等任意选定的电场(一个大于老化电场的电场)，其中希望这种筛选将产生一个通过老化测试成功合格的水平(亦即成品率)。当这些已经是任意的条件然后应用到任意不同的环境如不同氧化物厚度时，问题变得甚至更复杂。
应用这些标准测试，如果将“正常”含空隙的材料的结果与通常认为是一种“改进的”材料(亦即，低空隙密度，缓慢冷却的材料)的结果相比，则缓慢冷却的材料似乎是占优。例如，图3以示意图方式示出实验确定的两种类型材料与空隙有关的击穿分布部分的典型示例。正如由BVOX测试所确定的(纯粹是定义的事，而不是一种绝对数)，有效氧化物缺陷密度在大多数BVOX类型测试中都是用硅中的空隙密度近似估算；但它不需要。
在图3的视图中，可以看出，缓慢冷却的材料具有其少于标准材料的与空隙有关的击穿事件总数。这是由于缓慢冷却产生一种较低的空隙数量密度，正如通常理解和预期的。然而，此外应当注意在两组之间分布的平均电场有改变。
根据这样的假定，即考察中的器件在统计学上对存在问题(是一种总栅面积与有效缺陷密度的关系问题，亦即本文所述的“窗口”问题)全都很敏感，缓慢冷却的材料“成品率”一般比标准材料的成品率高。此外，基本上没有这种附聚缺陷的材料(比如，外延硅，或可供选择地“低缺陷密度硅”，如PCT/US 98/07365和PCT/US 98/07304中所述，本文包括其内容作为参考文献)一般比上述两种材料更好。然而，这个结论完全是基于测试所选定的电场以便限定成品率，如上所述，迄今为止电场都是有点任意地选定。例如，在目前情况下，如果电场从8MV/cm改变到4MV/cm，则所有三种类型的硅似乎都合格。此外，在一稍大的电场下，缓慢冷却的材料和标准材料的性能实际上颠倒过来。所有这一切都导致一个问题，而该问题刚好实际上是限定材料质量最佳方式的问题。
击穿统计学：
为了解决这个问题，并最终确定评价硅材料性能的最佳方式，这里应用统计学方法。这种方法的目的是预报在一规定应力水平下系统中器件故障与一规定缺陷组的时间相关，和然后评价用一特定老化过程“筛选”器件分布的效率。所研究的应力水平是工作电场(比如2.5MV/cm)，及故障要求是在很长时间内极低的故障率(比如故障为1ppm/10年)。显然，必需一种相关方法以外推可用方便而低成本方法采取的数据，并且这包括统计学的应用。
第一个基本假定是缺陷随机分布。因此，应用Poisson统计学。“成品率”简单地是在一组样品中未发现一种缺陷的几率。这些缺陷具有一密度D并且样品(亦即电容器)具有一单独的面积A。成品率由下面方程(1)规定：
               Y＝1-F＝exp(-AD)    (1)
式中Y是成品率，而F是故障数。
所研究的电缺陷原因是与晶片表面相交的空隙。它们具有一面积密度，所述面积密度近似等于它们的体积密度p乘以它们的平均值d。因为所研究的氧化物厚度一般很小，例如在从几纳米(比如2、4、6等)到几十纳米(比如10、20、30等)范围内，与氧化过程期间所消耗的硅量相比，可以认为此处忽略这种小的校正是合理的。
重要的是注意介电击穿测试不检测空隙，而是检测出氧化物故障。唯一实际或可能的缺陷密度是pd。这不等于上述公式中的D；更确地说，D是与缺陷密度稍有不同的电缺陷密度。当实际缺陷通过电应力“转变”时，它只变成一种电缺陷；为了说明和利用电应力测试的数据，需要一种近似数学形式用于这种从实际缺陷到电缺陷的转变。
恒定场或电流应力：
对于电击穿的情况有两种主要的应力变量：电场(或电流)和时间。对于这种统计问题的Weibull法假定一种简单的幂定律关系用于测试中的任何变量，所述变量通常仅是指时间。然而，我们的情况比通常情况稍微更复杂，在于它是一种二参数分布，并且对每种变量都是结合两个不同的幂定律。在这方面，应该注意，Weibull分布没有要求说明和模型化任何物理机制；相反，它仅是一种统计方法和一种涉及复杂数据的简单、有用而强有力的方式。
因此首先，第一个考虑是最简单种类的施加应力，所述应力是恒定场的应力E。对这种情况，有效缺陷密度随时间推移而增加的Weibull说明在方程(2)和(3)中表明：
            AD＝CtaEb    (2)
并因此
        1-F＝exp(-CtaEb)    (3)
密度和探测面积都包括在“C”参数中，电场相关包括在“b”参数中及时间相关包括在“a”参数中(式中t＝时间)。这些参数很容易通过取成品率数据的双重对数得到，并且用这个双重对数对时间的对数绘制曲线。因此“Weibull”曲线用方程(4)表示：
          ln(-ln(1-F))＝aln(t)+bln(E)+lnC    (4)
这是ln(t)表示的一个简单线性因此有用的方程，并且它在说明实验数据时似乎很有效。数值ln(-ln(1-F))称做Weibull数。
一旦确定，这些参数就给出在任意电场和时间下系统中故障率的完整说明。然而，它只对一种类型分布的缺陷有效。如果有一种以上类型的缺陷存在，正如几乎总是这种情况那样，则对这种分布的参数组单独确定，并然后加到另一种分布上。除了空隙之外，还有一第二较高的电场类缺陷，这类缺陷由电应力起动。幸而，这类缺陷可以清楚地与分布的空隙部分分开并单独分析。
参数组：C，a和b提供一种用于特定缺陷分布的“指纹”。一种典型情况的示例在图4中示意示出。这些曲线很有用。例如，它们可用于换算到任意电容器面积的结果；C正比于A，并因此换算(比例)因子简单地是ln(A1/A2)。用于每个击穿方式的“a”或时间参数都是直接脱离图表阅读。为了确定“b”或电场参数，必须在不同的应力水平下进行多次测量。这产生了另一个简单的换算因子b(ln E1/E2)，这个换算因子类似于面积因子。这些面积和电场参数之间的不同是面积换算参数在所有缺陷类型范围内都是常数(假定随机分布)，而电场参数一般对每种特定的缺陷分布或击穿方式都是唯一的。对于一种双峰情况电场换算在图5中示意地示出。
对一种空隙为主的系统的实际而相当典型的与时间相关的响应的一个实例在图6中示出。由空隙所引起的电损坏积累的时间相关比较弱。发现“a”参数约为0.15。平均而言，它对一种空隙采取比较长的时间，在测试电场中上述空隙不是已经被击穿以将自身转变成电缺陷。这种弱时间相关的另一个结果是，在可靠性方面，当器件由于这种机制而失效时，故障率随时间推移而减少。在这方面应该注意，老化筛选只是在这些条件下工作。
然而，图6只示出击穿图的一部分。另一种重要的但与空隙无关的击穿机制未示出，只是由于测试未持续足够长时间。根据另一些测量，与涉及空隙的机制对照，这种方式显示一不同的时间相关。涉及非空隙机制的“a”参数大于1(亦即约为3)，因此这种方式在物理学上及统计学上(亦即可靠性方面)二者十分不同。
上述常规测试过程的问题是两方面的。首先，它们极耗时间，其次是它们提供很窄的电场研究范围。即使在中等范围的电场下，这些测试也可能需要数星期。因为向下外推到低电场是目标，所以这不是特别令人满意的方法。一种更方便和高度补充的测试是从一个测试提取出预报可靠性所必需的参数，上述测试扫描一个大范围的电场。实际上只利用斜坡电场测试就可以提取所有的参数。
斜坡电场应力：
介电击穿行为的斜坡电场测试是一种流行的测试方法。图1和2的假设数据来自这种假设的测试。关于这些测试一般认为是它们只提供有关击穿分布的电场有关的信息。然而，实际上，它们也产生很强的与时间相关的信息。重要的是，这些测试能迅速显示在很宽电场范围内各个击穿方式的时间相关。
在斜坡电场测试中，电场和时间二者同时变化，而不像恒定场测试。为了解决这两个参数，需要一个如何形成损坏的模型或者当形成电场时对时间积分。现已发现，一种简单的添加损坏形成模型(见比如R.Falster，“在薄二氧化硅膜中的介电击穿现象”，J.Appl.Phys.66，3355(1989))不能说明多晶硅阴极的涉及空隙的击穿的数据，及为了说明斜坡电场和恒定场应力的数据，应用一种新的形成损坏(W)模型，如方程(7)所表示的：
          W＝p[∫E(t)ddt]a    (7)
式中
                 d＝b/a
在对一线性斜坡电场积分方程(7)时，这个方程产生用于斜坡电场测试的介电击穿的“Weibull”说明，根据恒定场测试的同样“a”和“b”参数，如方程(8)所表明的：
       1-F＝exp{-C[a/(a+b)]a(dE/dt)-aEa+b}    (8)
采用双重对数，以便产生Weibull斜坡测试绘制成品率方程(9)：
ln(-ln(1-F))＝(a+b)ln(E)-aln(dE/dt)+lnC+aln{a/(a+b)}    (9)
它对于ln(E)是线性的。直线的斜率等于参数a+b之和。
因此，应该注意，在斜坡陡度(斜率)中的变化在Weibull曲线图中产生一个简单的量为aln[(dE1/dt)/(dE2/dt)]的变动。通过只对同一缺陷群进行可变斜坡陡度测量，得到一组参数并在很宽的电场范围内适应这些参数。利用这个公式，可以在各数据、恒定应力和斜坡应力测试之间向后和向前进，这是很有用的。
现在参见图7和8，图7是这种过程的示意图，而图8示出用于含空隙系统的实际数据。如果“a”参数是从斜坡测试结果中提取，则用上述来自图8(及其它类似曲线图)数据的方法，得到与简单的恒定场测试(参见图5)相同的结果。然而，斜坡测试结果证明在整个其中击穿分布主要是空隙的电场范围内这个值是有效的。换句话说，与空隙有关的击穿的时间相关在它起作用的电场范围内具有相同的形式。迄今为止所得的实验数据证明，对与空隙相关的击穿，“a”参数通常是在约0.15-约0.18范围内。通过这种信息，能够用上述统计形式从简单的斜坡测试结果得到可靠性性能。
因此，本发明的一个方面是评价一群单晶硅晶片栅氧化层完整性的方法。这种方法包括以下几个步骤：(i)确定上述单晶硅晶片群第一分组随应力(比如电场)量而变化的介电击穿特性，上述应力施加到第一分组上，其中应力的量以第一速率从一个起始值增加到一个最终值，(ii)确定上述单晶硅晶片群第二分组随施加到第二分组上的应力量而变化的介电击穿特性，其中应力的量以第二速率从一个起始值增加到一个最终值，并且第二速率与第一速率不同，及(iii)利用在步骤(i)和(ii)所确定的介电击穿特性来预报对上述单晶硅晶片群在一限定的条件组下的栅氧化层故障率。优选的是，第一和第二速率彼此相差(区别为)至少5倍，更优选的是彼此相差至少10倍，而对某些应用来说，彼此相差至少100倍。此外，在某些实施例中，优选的是以不同的斜坡率(优选的是彼此彼此相差至少10倍)评价3、4或更多的晶片分组。例如，在一个实施例中，晶片群4个分组每个分组都经受一个外加电场的作用，上述电场分别以0.05，0.5，5和50兆伏(MV)/厘米/秒的比率增加。
在本发明的一个实施例中，在其上进行栅氧化层完整性测试的晶片群可以是由一种特定晶锭(或其一部分)，一种特定的晶体生长法制得的晶片，或甚至是一盒或多盒晶片。各分组晶片以这群晶片中选定，并因此可以包括该晶片群的一个或多个晶片的全部或分数部分。例如，每个分组都可以包括相同的一个或多个晶片的分数部分。可供选择地，每个分组都可以包括不同晶片的一个分数部分。在另一种可供选择的情况中，各分组包括一个局部重叠的晶片组其中一个分数部分，亦即每组都包括同样的一个或多个晶片的一个分数部分及不同晶片的全部或分数部分。
重新访问的与空隙有关的介电击穿：
返回与空隙有关的击穿分布问题，图2示出在电场中“正常”和“缓慢冷却”类型晶体与空隙有关的击穿的典型分布示意图。现在参见图9，图9示出用Weibull格式表示的比较两种类型材料的实际数据(包括无空隙的外延材料的结果作为参考，照8MV/cm“标准的”BVOX参考电场的样子)。照这样看来，“缓慢冷却”材料和标准材料之间的常见差别(BVOX百分率)是不言而喻的。另外，所有三种材料都显示相同的与材料中空隙的分布无关的性能(另外，注意很不同的高电场击穿分布与空隙无关)。
对于图9，应当特别注意这些分布的两个特点：
1.对每种分布在某一百分率下击穿故障有一个“饱和状态”(涉及在分布中有一个“峰”，如上所述)。这种结果的简单理由是，当达到某个特征电场时，系统中的所有空隙已经用尽或“接通”。饱和故障百分率的这种不同是通过“缓慢冷却”过程降低空隙数量密度的结果。应该注意，这种饱和效应对于高电场下其它主要介电击穿方式不存在(这里，下面的物理缺陷不可计数)。当然，正是这种饱和值，即所有例如BVOX测试都是实际测量。因此它们只是直接测量空隙的有效面积密度。
2.然而，“缓慢冷却”过程的结果不是简单地降低空隙的数量密度，所述结果可以用另一种示意曲线图示出。现在参见图10和11，图10和11示出的是当两种故障分布之间的不同只是密度降低的结果时这两种情况的故障分布所要具有的外表特征。这个未观察到。而是它们采取与图2所示相同的形式。这意味着，即使缺陷的总密度由于“缓慢冷却”处理而降低，但平均起来，“缓慢冷却”空隙在较低电场处产生击穿，也就是说，分布产生变动。
一般地，由缓慢冷却式过程所产生的空隙较大。这种情况仅是由于在缓慢冷却式过程中较少量的空隙位置消耗和在“正常的”过程中较大量空隙所做消耗的相同量的空位。因此可以得出结论，在图12中所示出的这种变动的理由是由于在缓慢冷却分布中增加了空隙的平均尺寸。
空隙尺寸与介电击穿分布关系的结果：
在事物的表面上，应用“老化”电压法则导致直接得出结论，即缓慢冷却式材料由于它的较低饱和故障百分率而是更好的材料。当然，正如本文所指出的，这种结果并不奇怪，因为正是这种测试的应用形成预定结果。但实际问题是，如果应用不同的标准会得到什么样的结果？例如，假定把一个测试应用到材料系统，上述测试只是一个实际可靠性标准的应用；也就是说，假定在工作电场下而不是在比工作电场高得多的某种任意电场下施加一个应力，和然后在例如10年之后看哪个系统具有最多的故障。
计算外推可靠性：
为了计算外推可靠性，利用上述系统并将其从斜坡电场数据外推到在一限定的工作电场下的恒定场操作。利用上述方程(4)和(9)，可以用Weibull形式写出简单的表达式(方程10)，所述Weibull形式可用于在基本上任何工作电场下确定器件磨损的解：
F′(t，Eop)＝aln(t)+F″(Eop，dE/dt)-aln[Eop/(dE/dt)]-aln[a/(a+b)]    (10)
式中
1.F′(t，Eop)是待确定的，它是在(工作)电场Eop下与时间相关的故障分布的Weibull数{＝ln(-ln(1-F)}；
2.F″(Eop，dE/dt)是从在斜坡陡度dE/dt下进行的斜坡测试结果外推到(工作)电场Eop的Weibull数；这个值只是数据的一种线性外推，并可以在方程(11)中表示如下：
F″(Eop，dEdt)＝F″(Esample，dE/dt)-(a+b)ln(Esample/Eop)    (11)
式中Esample是在斜率a+b有效的范围内某个电场值，而F″(Esample，dE/dt)是在这点处的Weibull数；
3.a+b是斜坡测试结果中击穿分布与空隙有关部分的ln E表示的斜率；及
4.“a”是从对相同分布的可变斜坡率测试或是从样品恒定场/电流测试得到的时间参数。
标准材料与“缓慢冷却”材料的比较：
再参见图9，并且由于上述情况，可以在经过几年的时间时在5V的工作电压下将两种材料系统的外推可靠性进行比较，这是通过将方程(10)应用到图9中所取的数据进行的。图13示出令人惊奇的结果，令人惊奇之处在于具有较高总空隙密度及相应较差BVOX结果的标准材料实际上是更好的材料。
在这方面应该注意，尽管图13所示的结果令人惊奇，但实际上在这种情况下它们是悬而未决的问题，因为没有一种材料满足在10年内1ppm故障的可靠性要求(此处10年约等于3.15×108秒)。很显然，由两种材料制成的器件必需筛选(亦即经过老化)，以便满足这些要求。然而，此处还应注意，应用老化测试收集错误的答案，并因而会造成在过程中合格的硅报废。
由于上述情况，可以看出，常规的筛选过程通过在饱和状态下测量时不正确地将缓慢冷却的材料识别为占优势的。因为故障数是如此之小，以致在这种状态下的不同决不会进入实际可靠性问题，或者说得更确切些直至也许约10,000年或器件工作那么多年也不会进入。因此实际问题在于击穿分布的开始部分；尤其是，它在于用工作电场切断曲线的升起部分(通过方程(9)中两个常数调节)
“功能上”无缺陷的硅
按照本发明的方法，可以发现，一旦适当限定并应用用于栅氧化层完整性的分析方法，则与以前已认为合格(根据常规的GOI分析法)的相比，显然优选的是在生产具有尺寸较小和浓度(或数量密度)较高的空隙的晶片条件下生长单晶硅。换另一种方式说，已经发现，一旦更准确地限定和测量栅氧化层完整性，则具有较高浓度的较小空隙的单晶硅晶片比具有较低浓度的较大空隙的材料更好(正如下面进一步说明的)。迄今为止经验表明，从功能观点来看，这些晶片在大多数情况下具有可与基本上无缺陷的硅相当的质量。
具体地说，本发明能构造或制备“功能上无缺陷的”硅，所述“功能上无缺陷的”硅是一种设计用以满足两个主要标准的材料：
1.材料满足上述可靠性要求，而不管那种要求可以是用于一规定的应用(比如器件工作10年内1ppm故障)；及(任选地)，
2.材料在老化电压下基本上没有可检测的故障。
对于第二个标准，应该注意，这不是一种技术上的要求；也就是说，真正的“功能完善”完全是由第一个标准满足。然而，老化标准(2)依然重要，因为材料通常是必须满足集成电路制造厂家的老化测试要求。因而，即使这不一定是用于栅氧化层完整性的合理测试，但如果不工作的话，它依然是一种功能。另外，除了硅制造厂家的控制之外，对在特定的老化电压值进行这种特定测试的使用者来说，可能有其它的原因。结果，这种要求优选的是也应由硅材料满足。
空隙尺寸分布和“功能完善”
在上面图10-12的讨论中，已经指出，Weibull曲线的起始部分由空隙密度决定较少，而主要是由它们的尺寸分布决定。因而，这是“功能完善”的一个关键。与所有试图改善材料的常规方法相比，它是一种相当不同的方法。更具体地说，在所有其它提出的材料改进方法(比如缓慢冷却，无缺陷硅，外延硅)中，理想情况是降低空隙的密度，而在本发明中，焦点是减小空隙的尺寸(这里空隙密度的控制是任选的，并且至少在某些实施例中，实际上要求一最小的空隙密度)。
一般说来，空隙的尺寸通过快速冷却(“快速”冷却在下面更详细地说明)减小。这种方法有两个组成部分：
1.通过动力学限制，快速冷却降低空位输送效率，并因此降低空位“成壑”对空隙的影响。结果，空隙不变得那样大。
2.快速冷却产生较高的空隙密度。结果，若规定一固定的空位浓度，则每个空隙有较少数量可利用的空位(当然，这是本文中“缓慢冷却”的材料做得很差的地方)。
考虑到这种情况，可以认为在常规CZ硅中最快的冷却通常在尾端区中找到，这里通常是拉速急剧增加以便形成尾端。这也具有在比熔体界面更冷的区域中改变晶体冷却速率的作用。这里我们在晶体冷却速率上特别感兴趣的是在空隙成核温度区和空隙生长温度区，上述空隙成核温度区通常是在约1000℃-约1200℃温度范围内，而空隙生长区通常是在约1100℃-约900℃温度范围内(二者在下面更详细地说明)。这些温度相对于熔体-固体界面的轴向位置由热区结构或构形确定。
现在参见图14，图14提供一规定材料或标准材料相对于由比较“缓慢冷却”和“快速冷却”(用“U97”表示)法得到的硅材料的击穿分布的比较。这些结果在本讨论的范围内相当明显。更具体地说，应该注意：
1.快速冷却的材料的较大空隙密度明显地处于较大饱和故障百分率(不太明显)。8MV/cm BVOX测试结果对快速冷却材料将产生约85％的故障，对标准材料将产生约65％的故障和对缓慢冷却的材料将产生约45％的故障；简短地说，通过标准测试方法，本发明的材料似乎是劣质的。
2.快速冷却的材料的较小的空隙尺寸造成分布的初始部分朝较高电场方向移动。另外，这部分分布的斜率变得更陡峭。大的斜率比分布的平仅仅的行移动更强有力得多，因为它将把工作电场下的截距推向相当低的值。对这种斜率增加(及因此电场中故障分布的拉紧(tightening))的原因可以理解为是由于在硅-氧化物界面处可用的空隙截面积范围较小。
因此，尽管BVOX测试的显著故障，但当快速冷却的材料达到可靠性性能时，它特别优良。现在参见图15，图15提供了这种材料的预计可靠性与(BVOX进行更好的)标准材料的预计可靠性的比较。应该注意，从这些结果，可以看出，在10年运行中，快速冷却的材料产生更优于约0.001ppm的故障，这种情况大大超过甚至最严格的要求。还应注意，在例如约5MV/cm的老化电场下(它是工作电压的两倍)，基本上没有可测量的成品率损失(亦即比约1％故障小得多)。
用于“功能完善的”材料的晶体生长考虑
用于说明硅中产生的空隙密度和尺寸随生长条件而变化的模型框架在最近几篇文献中(见比如，V.V.Voronkov等，J.Cryst.Growth，194，76(1998)；V.V.Voronkov，J.Cryst.Growth，204，462(1999)；及R.Falster等，“关于硅中本征点缺陷的特性”，Phys.Stat.Sol.，(B)222，219(2000)。另外见PCT专利申请Nos.PCT/US 98/07304,07305和07365，它们全都包括在本文中作为参考文献)已有介绍。然而，一般说来，组成空隙的空位浓度由熔体/固体界面处的参数v/Go确定，其中v是生长速度，而Go是在由固化温度和一大于约1300℃(比如约1325℃，1350℃或甚至1375℃)的温度所限定的温度范围内的平均轴向温度梯度。超过v/Go临界值的这个值越大，则包括在生长中晶体内的空位浓度越大。这些空位在某些“成核”温度下变得临界过饱和(所述“成核”温度本身取决于空位浓度，因为空位浓度越高，这个温度就越高)，并因此形成空隙。所产生的空隙密度甚本上正比于下述因子：
q 3 / 2 C V 1 / 2
式中
q是在成核温度下的冷却速率；及，
Cv是在成核点处的空位浓度。
用于附聚的本征点缺陷的成核过程通常是在大于约1000℃(比如，约1050℃，100℃，1125℃，1150℃，1175℃，或甚至1200℃)的温度下发生。然而，应该注意，发生本征点缺陷为主的成核的温度可以通过实验对一规定的拉晶机和过程如下确定。可以相信，在晶锭的一个限定区域中硅自填隙保持作为点缺陷，并且在那个区域通过硅达到成核温度的热区部分之前不成核形成附聚的缺陷。也就是说，在典型的直拉法生长条件下，上述区域起初在固体/液体界面处形成并具有一个接近硅熔体温度的温度。当上述区域在晶锭的剩余部分生长期间拉离熔体时，随着该区域被提拉穿过拉晶机的热区，该区域的温度冷却。一个特别拉晶机的热区通常具有一个特征温度分布，所述温度分布一般随距熔体固体界面的距离增加而下降，因此在时间的任何规定点处，所述区域都是在接近等于该区域所占热区部分温度的温度下。因此，上述区域被提拉穿过热区的速率影响该区域冷却的速率。因此，拉速的突然变化会引起整个晶锭中冷却速率的突然变化。重要的是，晶锭的一个特定区域通过成核温度的速率影响该区域中形成的附聚缺陷的尺寸和密度二者。因此，晶锭通过成核温度的区域在发生突然变化时将显示附聚的本征点缺陷的尺寸和密度的突然变化，下文称之为成核前峰。由于成核前峰是在拉速改变时形成，所以可以将成核前峰沿着晶锭的轴线的精确位置与晶锭的位置进行比较，及相应地在拉速突然变化时于热区内形成成核前峰，并与热区的温度进行比较，以便确定附聚的本征点缺陷成核作用发生的温度，用于成核前峰位置中本征点缺陷的类型和浓度。
因此，该技术的技术人员可以用直拉法在用来生产或是富空位或是富硅自填隙的晶锭的工艺条件下生长一种硅锭，上述晶锭通过使拉速突然变化和然后通过(i)注意其中拉速改变的时间点处晶锭相对于热区中温度分布的位置，及(ii)观察成核前峰的轴向位置，可以对核温度进行近似，以用于沿着成核前峰存在的本征点缺陷浓度。此外，因为温度和本征点缺陷浓度沿着成核前峰在径向上改变，所以可以沿着成核前峰在一些点处测定温度和本征点缺陷浓度，并可以用成核温度相对于本征点缺陷浓度作图，以便确定成核温度随本征点缺陷浓度而变化的情况。硅沿着成核前峰的温度可以用该技术已知的任何热模拟方法测定，所述方法能估计直拉反应器内任何位置处的温度，例如像Virzi，“直拉硅单晶生长中热传递的计算机模型化”，Journal of Crystal Growth，Vol.112，P.699(1991)，一文中所介绍的热模拟。硅自填隙浓度可以用该技术中已知的任何点缺陷模拟法沿着成核前峰确定，所述方法能估计晶锭中任何点处的本征点缺陷浓度，例如像在Sinno等，“直拉法生长硅晶体中点缺陷动力学及氧化诱生堆垛层错环”，Journal of Electrochemical Society，Vol.145，P.302(1998)，一文中所介绍的点缺陷模拟。最后，通过在改变的生长参数下生长额外的晶锭，使产生的晶锭具有增加或减少的初始本征点缺陷浓度，并重复上述冷却实验和分析，可以得到成核温度-本征点缺陷浓度曲线，用于一扩大的温度和浓度范围。
一旦温度是在成核温度的几Kelvin(比如约2，4，6，8或更多)范围内，成核过程就迅速停止。一旦达到这个温度，就没有新的空隙产生，但现有的空隙尺寸可以继续生长，直至空位扩散变得如此缓慢以至于停止生长过程为止；也就是说，一旦空隙成核停止，只要空位能在大批实际时间段内扩散到空隙位置，空隙生长就会继续。在含氧的直拉硅中，空位在一约1000℃(比如约1010℃，1015℃，1025℃或甚至1050℃)的特征温度下结合到氧上。在结合状态下，空位有效地固定在空隙生长的时标上。到达到约900℃(比如约910℃，925℃，950℃或甚至975℃)的温度时，基本上所有空隙生长都停止。
由于上述情况，本发明的方法集中在两个，及任选地三个明显不同的温度范围内的晶体冷却速率上(任选是由于，参见图18-20，如果冷却速率改变，则合格工作条件的“窗口”变大)：
1.第一温度范围是在熔体-固体界面附近，此处v/Go是在约1300℃-约1400℃的温度范围内(亦即在从固化温度到约1300℃，1325℃，1350℃，或甚至1375℃的温度范围内)确定。在这个温度范围内的冷却速率影响特定研究的晶段从晶锭中心轴周围到晶锭侧表面周围是否空位是主要的本征点缺陷。
2.第二个温度范围是发生空隙成核的温度范围。空隙成核一般是在约1000℃-约1200℃，约1025℃-约1175℃，约1050℃-约1150℃，或约1075℃-约1125℃的温度范围下发生。控制在这个温度范围内的冷却速率影响空隙密度。
3.第三个温度范围是发生空隙生长的温度范围，即在发生成核作用之后，在大批时间段内硅晶格空位仍然可移动的温度范围内。空隙生长，或空位扩散，通常是在约900℃-约1100℃，约925℃-约1075℃，或约950℃约1050℃的温度范围内发生。
对于如何可以达到这些生长条件的示例性详细情，本文在下面进一步说明。
除了控制空隙成核和生长之外，在某些情况下，或是单独地或是与控制v/Go(它决定初始空位浓度)相结合来控制经过空位在其中移动的温度范围的冷却速率，以便限制硅分段中残余空位浓度，也可能很重要。更具体地说，目前认为，当具有空位浓度超过约3×1012/cm3(如通过例如本文下面所述的铂扩散法测定)的硅暴露于集成电路生产工艺中所通常应用的温度(比如约600℃-约800℃的温度范围内)时，将产生一种催化的氧析出形式。这种氧析出可以是有益的或是有害的，这取决于产生析出的程度。例如，当这种析出可以通过如美国专利No.5,994,761(结合于此作为参考)所介绍的那些热处理进行控制，以便形成具有受控的空位分布(空位分布又导致一受控的氧析出分布)的晶片时，这种析出是有利的。相反，当这种析出不能受控制时，它是有害的，因为它能造成晶体中的氧析出失去控制(在随后的热处理不能消除或溶解随着晶体冷却而形成的氧簇的意义上，所述热处理如在例如美国专利No.5,994,761和PCT专利申请No.PCT/US99/19301(结合于此作为参考)中所介绍的那些。其中析出通常失去控制的一种情况的常见实例可以在其中发生很快速冷却的晶体最终尾端中找到。
在正常晶体生长状况下，空隙是空位的这样有效的消费者，以致当晶体进入结合空位状态时实际上没有，肯定远远少于3×1012cm-3界限的空位用于增强析出作用。然而，如果晶体快速冷却，如本文所述，则有某种在生长状态期间消耗空位不足的危险。这种情况在图16和17中示意地示出。更具体地说，图16示出在最典型情况下正生长的晶体中空隙的产生。在这些条件下，空位对空隙的消耗足够有效地在空位变成结合氧时将空位浓度降低到低于增强析出界限的值。相反，图17示出生长的晶体中空隙的产生，上述生长的晶体更迅速地冷却通过空隙生长状态。更迅速冷却由于在晶体进入结合状态时高残留空位含量范围而产生“异常的”高氧析出值。
为了生产“功能完善”(亦即“功能上无缺陷”)的硅，空隙必须尺寸足够小，以便满足上述对可靠性的要求。这需要较高的冷却速率。另一方面，对一种有用制品，氧析出也必须是可控制的；也就是说，应能在硅中产生洁净区型(见比如美国专利No.5,994,761)或非氧析出型(见比如PCT专利申请No.PCT/US99/19301)性能。这两种要求不一定同时满足。因此，本发明的一方面是同时满足这两个要求和对可以达到同时满足的条件的说明。
此外，应该注意，在某些情况下，有可能是空隙如果有足够数量，则空隙本身将阻碍或防止形成合格的洁净区。在某些情况下，因此，可以优选的是空隙密度少于约1×108cm-3。
在满足所有上述限制的那些情况中，形成一种在本文中称为“有用的，功能完善的”硅的硅材料。
用于“有用的，功能完善”的硅晶体生长条件的计算
用来限定这种材料操作条件的计算是比较复杂和多元的，其中包括多个晶体生长参数的关联。采用上述参考文献中所开发的模型元素(本文称之为“标准”模型)，则这些可以估算和然后例如根据经验或通过附加的模型化(用本文所说明的方法或该技术中标准的方法)进一步精确计算。结果综合在图18所给的复杂图表中。更具体地说，图18是计算空隙尺寸/空隙密度/残留空位间距随被包括的空位浓度(其中So是空位浓度Cv，正常化到熔点浓度Cvm)和恒定的冷却速率(比如从约1400℃恒速冷却到某个温度，在该温度下，对一规定的空位浓度，空位在大批实际时间段内不再是可移动的)而变化的示例说明。这些计算提供了对形成“有用的，功能完善的”硅很重要的参数值。这些参数是：
1.空隙密度：Nv(cm-3)
2.空隙尺寸：Rv(从空隙中心周围到外边缘的平均径向尺寸，单位：nm)
3.残余空位
浓度：Cres(cm-3)
一般地，这些参数的间距规定随两个晶体生长参数而变：
1.所包括的空位浓度(在图18中用So表示)。So是包括在晶体中的空位正常化到空位的熔点溶解度的浓度。这个数与晶体生长的v/Go条件有关。连接这两者的简单分析表达式已经在前面例如通过例如V.V.Voronkov等，J.Appl.Phys.，86，5975(1999)讨论过了，本文包括其内容作为参考文献。一般说来，这种关系可以表示如下：
       So＝Cvo/Cvm～0.23×(v/vc -1)/(v/vc+0.15)
式中
Cvo是“设置的”空位浓度，亦就是说，当由v/Go确定时的空位浓度；
Cvm是在熔点下的空位浓度；也就是说，基于空位熔点溶解度的空位浓度；
V是生长速度；及
Vc是临界生长速度；亦即是说，Vc＝Gξcr，此处ξcr是(v/G)critical。
2.晶体的冷却速率-在这些计算中，假定冷却速率在整个空隙成核和空隙生长状态(如上所述)二者中都固定不变。
在图表中这些参数间距的交点代表一种可以达到理想结果的条件图。尽管必需满足用于形成“有用的，功能完善的”硅的要求的用于晶体生长参数的精确值在某些情况下可以改变，但迄今为止实验证据表明近似值是：
1.Nv：少于约1×108cm-3(在某些实施例中，优选的少于约5×107cm-3，1×107cm-3，或甚至约5×106cm-3)；
2.Rv：少于约70nm(在某些实施例中，优选的是少于约60，50，40，或甚至30nm)；
3.Crcs：少于约3×1012cm-3(在某些实施例中，优选的是少于约2×1012cm-3，1×1012cm-3，5×1011cm-3，1×1011cm-3，5×1010cm-3，或甚至少于约1×1010cm-3)。
用这些值作为示例性的向导，则图18中的图表可用来标出晶体生长条件，在这些晶体生长条件下，这些值可以满足，用于一规定的拉晶机和拉晶工艺(如本文中进一步说明的)。
对于这些值，应该注意，在某些情况下，为了达到理想的残留空位浓度和空位尺寸，某种最小的空隙密度可能是必要的。换另一种方式说，根据初始空位浓度和冷却速率，其中，可以有一个最小的空隙密度，所述最小的空隙密度是必要的，以便使残留空位浓度是低于所希望的含量范围(空隙起“凹坑”作用，空位可以扩散到该“凹坑”中并被消耗)，及使空隙尺寸是低于所希望的含量范围(太少的空隙和太多的空位都造成空隙太大)。在这些情况下，通常空隙密度将是至少约5×106cm-3，1×107cm-3，5×107cm-3，1×108cm-3，或更高。
“标准模型”
现在参见图19，图19示出了一种示例性的工作窗口，用于采用“标准”模型并假定冷却速率恒定(从固化温度到一个温度，在该温度下空位在大批实际时间段内不再是可移动的)满足上述值。在剖面阴影线区域中所含的值是在比较高的冷却速率和大的v/Go值下得到；也就是说，这些值是在快拉速下和在用来产生大轴向温度梯度的热区中得到。这里应该注意，如果适当地调节这些温度梯度，则对可以满足这些条件的拉速基本上没有上限。因此，正是由于这个原因，“有用的，功能完善的”硅基本上可以在一规定拉晶机可能最快的拉速下，并因此在迄今为止已知最节约成本的条件下生产。
此外，应该注意，在生长“有用的，功能完善的”硅时有一另外的自由度，所述自由度在图19已经很复杂的示意图中未示出。更具体地说，如果放松通过空隙成核温度范围和空隙生长温度范围二者的恒定冷却速率的标准，则阴影线区域尺寸可以增加。例如，如果把图中X轴的冷却速率解释为只是通过空隙成核范围(比如从约1080℃到约1150℃)的冷却速率，和然后允许穿过生长状态(比如从约950℃到约1050℃)的冷却速率小于这个值，则这个区域的下面边界(亦即常数Cres)将在图表上垂直下降。根据迄今为止的实验证据，估计在第二范围的冷却速率变化，在不明显改变其它限制的情况下，将完全有效地移除这个下限，上述第二范围的冷却速率只比第一范围的冷却速率低约10％。在不坚持特定理论情况下，一般认为，残留空位能有足够多的时间完全被空隙消耗掉，所述空隙的密度由第一范围冷却速率确定。在所要求的大v/Go条件下，残留空位的浓度比初始包括的空位浓度小。因此，空隙的尺寸不会以有意义的或值得注意的方式改变。
“修改的模型”
理在参见图20，其中考虑了用于空隙/空位消耗现象的第二示例性模型。更具体地说，图20示出在一修改的模型下所产生的结果，其中在第一或标准模型中只产生一个轻微但值得注意的变化。这里，“有用的，功能完善的”硅只能在两级冷却速率(与标准标型的恒定冷却速率相反)下生产。工作条件是注意的重点。
在这个实例中，在修改的模型下用于生产“有用的，功能完善的”硅的工作条件的工艺空间一般太小，并且是在大多数情况下不实用的So值处。因此，为了在这种模型下生产硅，因而我们需要两级冷却以便消除Cres下限。
v/Go和冷却速率的控制
为了在一种单晶硅锭恒定直径部分的相当大长度上得到空位为主的硅，用于控制v/Go的一般详细情况，一般是该技术的技术人员公知的，并且在例如PCT申请No.PCT/US98/07304，07305，和07365中作了说明。然而，通常，按照本发明，生长速率v和平均轴向温度梯度Go这样控制，以便对于晶锭恒定直径部分的至少其中一段(比如当沿着晶锭的中心轴测量时10％、20％、40％、60％、80％、90％，95％或更多)，在一轴向上对称区域中空位将是主要的本征点缺陷，上述轴向上对称区域具有一个宽度，当从晶锭的中心轴周围朝晶锭的圆周边缘或侧表面方向测量时，上述宽度为晶锭半径长度的至少约25％、50％、75％、85％，95％或更多。然而，在一些实施例中，这个区域将优选的是从中心轴延伸到晶锭的侧表面；也就是说，优选的是该区域的宽度将基本上等于晶锭恒定直径部分的宽度。然而，在这个区域不从中心轴延伸到侧表面的那些情况下，它可以任选地被另一个轴向上对称的区域包围，其中硅自填隙是主要的本征点缺陷，并且基本上没有附聚的本征点缺陷，例如在PCT/US98/07365中所述。
在这方面应该注意，在热处理之前，由按照本发明所述生长的单晶硅锭所得到的单晶硅晶片，将具有基本上均匀的氧浓度、空隙浓度和空位浓度(晶片的近表面区除外)。换另一种方式说，本发明的轴向上对称的、空位为主的区域将基本上从晶片的前表面延伸到晶片的后表面(亦即空位为主区域将具有一厚度，所述厚度至少为晶片总厚度的90％、92％、94％、94％、96％、98％，或甚至约100％)，氧、空隙和残留空位浓度在整个这个区域(亦即从大约顶部到底部)基本上都是均匀的。
倘若本发明的方法对一规定的拉晶机能应用基本上可能最快的生长速率，则基本上超过v/G临界值的任何值都可以应用。再参见例如图18-20，在这方面应该注意，So一般代表从v/Go临界值的向上偏离值。此外，图18-20提供关于冷却速率的示例性数据；也就是说，对一规定的v/G值(亦即So)，可以用这些曲线来确定为得到本发明的材料所必需的近似冷却速率。
控制平均轴向温度梯度Go可以通过拉晶机“热区”的设计实现，亦即其中包括石墨(或其它材料)，上述石墨制成加热器、隔热层、热屏蔽和辐射屏蔽。尽管设计细节可以根据拉晶机的构造和样式改变，但一般地，Go可以用该技术中目前已知的任何用于控制熔体/固体界面处热传递的手段控制，其中包括反射器、辐射屏蔽、排气管及加热器(侧面加热器或底部加热器)。一般地，Go的径向变化在大多数情况下通过将这一种装置设置在熔体/固体界面上方一个晶体直径范围内减至最小。Go可以另外通过调节该装置相对于熔体和晶体的位置控制。这是通过该调节装置在热区中的位置，或是通过调节熔体表面在热区中的位置实施的。此外，当应用一个加热器时，Go还可以通过调节供给加热器的功率进行控制。这些方法的任一种或者全部都可以在批量直拉法中使用，在上述批量直拉加工中，熔体的体积在加工期间中用尽。
应该注意，按照本发明，冷却通过其中发生附聚的空位缺陷成核作用的温度范围控制。一旦达到这种情况，正如图18-20(及有关它们的讨论)所表明的，冷却速率可以保持(亦即可以保持固定不变)，或者它可以增加。
一般地，单晶硅可以利用至少两种可供选择的方法通过用于附聚的空位缺陷成核温度及任选地在大批实际时间段空位不再可移动的温度冷却。在第一种方法中，整个晶锭(或至少希望具有本发明改进的栅氧化层完整性的那些晶锭部分)保持在超过成核温度的温度下，直至晶锭尾端完成时为止。然后使晶锭与熔体分离，切断输入到热区的热量，并将单晶硅从直拉反应器的热区中取出移到一个与热区分开的室如-晶体安放室或其它冷却室，在这里整个晶体(或至少上述那些部分)可以按照本发明冷却。冷却室可以用一热交换装置装上外套，所述热交换装置设计成利用一种冷却介质，例如冷却水，以便在一个速率下从冷却室除去热量，上述速率在单晶硅不直接与冷却介质接触的情况下，足够以一种所希望的速率冷却单晶硅锭。可供选择地，或者除了用冷却水套之外，可以用一种预冷的气体例如像氦气来连续吹洗安放晶体的或其它冷却室，以便有助于更快速的冷却。用于从加工容器中除去热量的方法在该技术中是众所周知的，因此该技术的技术人员可以应用各种方法用于从安放晶体的室或其它冷却室中除去热量，而不要求过分的实验。
在第二种方法中，一部分并优选的是大部分晶锭在晶体生长过程中冷却。在这种方法中，将拉晶机的热区设计成：(i)横跨整个生长中晶体的半径达到一所希望的v/Go值(或若干值的范围内)，(ii)在固化温度和附聚的本征点缺陷成核温度之间的一个温度下提供足够的空位本征点缺陷扩散，及(iii)通过在包括成核温度的温度范围内施加一合适的轴向温度梯度，使晶锭冷却通过生长的晶体中用于附聚的空位缺陷的成核温度，及任选地通过其中在大批实际时间段内空位不再扩散的温度。
对于一种按照本发明所述方法制备的晶锭(亦即一种包括空位为主的材料的晶锭)，在一些情况下优选的是一种低含氧量的材料(亦即低于约13个PPMA(百万分之一原子，ASTM标准F-12-83)、低于约12PPMA、低于约11PPMA，或甚至低于约10PPMA的氧)。这是由于，在中到高含氧量的晶片(亦即约14PPMA-约18PPMA)中，形成氧诱生堆垛层错及增加的氧丛聚可能变得更显著。这些情况当中的每一个都是在一规定的集成电制造过程中产生问题的潜在来源。
增加的氧簇的影响可以用许多单独使用或组合使用的方法来进一步减少。例如，氧析出物成核中心通常是在约350℃-约750℃的温度范围内退火的硅中形成。因此，对于某些应用，可能优选的是，晶体是一种“短”晶体，也就是说，一种在直拉法中已生长至籽晶端从硅的熔点(约1410℃)冷却至约750℃而此后晶锭快速冷却的晶体。这样，使成核中心形成的临界温度范围内所花的时间保持最少，并且氧析出物成核中心没有足够的时间在拉晶机中形成。
然而，优选的是，在单晶生长期间所形成的氧析出物成核中心通过将单晶硅退火而溶解。倘若它们没有经受稳定的热处理，则氧析出物成核中心可以通过将硅快速加热到至少约875℃的温度，而优选的是继续使温度增加到至少1000℃、至少1100℃、1200℃或更高温度来退火去掉。在硅达到1000℃时，基本上所有(比如＞99％)的这种缺陷都退火去掉了。重要的是晶片快速加热到上述这些温度，亦即温度增加的速率为至少约每分钟10℃和更优选的是至少约每分钟50℃。另外，某些或全部氧析出物成核中心可以通过热处理稳定。平衡似乎在比较短的时间内亦即约60秒或更短的数量级达到。因此，单晶硅中的氧析出物成核中心可以通过使单晶硅在至少约875℃温度下，优选的是在至少约950℃，和更优选的是至少约1100℃下退火至少约5秒，和优选的是至少约10分钟来溶解。
溶解可以在常规炉子中或是在快速热退火(RTA)系统中进行。硅的快速热退火可以在许多种市售快速热退火(“RTA”)炉中进行，在上述RTA炉中晶片用数排大功率灯单个加热。RTA炉能快速加热硅晶片，比如它们能在几秒钟之内将晶片从室温加热到1200℃。一种这样的市售RTA炉是购自AG Associates(Mountain View，CA)的610型炉。此外，溶解可以在硅锭上或在硅晶片上优选的是在晶片上进行。
在快速热退火和冷却步骤期间的气氛一般是任何非氧化性气氛；现已发现，在快速热退火步骤期间硅表面的氧化作用抑制空位浓度。因此，优选的是，气氛全没有氧或是氧分压不足以注入足够量的抑制空位浓度的形成的硅自填隙原子。尽管使空位浓度不合格地被抑制的氧浓度下限没有精确测定，但一般优选的是在快速热退火步骤期间气氛具有低于约2000ppm(0.002原子)而更优选的是低于约1000ppm(0.001原子)的氧。气氛可以是例如一种氮化的气氛如氮气或氨，一种非氮化气氛如氦，氖，一氧化碳或氩，或它们的组合。优选的是，它是氩气。
置换式碳，当在单晶硅中作为一种杂质存在时，具有催化形成氧析出物成核中心的能力。因此，由于这个或另一些原因，优选的是单晶硅锭具有低浓度的碳。也就是说，单晶硅中碳浓度优选的是低于约5×1016原子/cm3，更优选的是低于1×1016原子/cm3，及还更优选的是低于5×1015原子/cm3。
此外，在至少某些实施例中，优选的是单晶硅晶片基本上没有氮；也就是说，在某些实施例中，优选的是本发明的晶片是非掺氮的。正如本文所用的，术语“非掺氮的”和“基本上没有氮”涉及硅具有氮含量低于约1×1013原子/cm3，5×1012原子/cm3，1×1012原子/cm3，5×1011原子/cm3，或更低。
因此，目前，“非掺氮的”晶片可与“掺氮的”晶片区别开，因为如果二者经受热处理(在基本无氧时快速加热到约1200℃)，冷却，和然后经受氧析出热处理(比如加热到约800℃保温约4小时，然后加热到约1000℃保温约16小时)，则在目前的“非掺氮的”晶片中氧析出物的浓度将低于约1×108原子/cm3(比如低于5×107，1×107，5×106，1×106，或更低)，而“掺氮的”晶片的氧浓度将不然。
应该注意，如本文下面进一步说明的，由按照本发明所述生长的晶锭切片所得的晶片适合于用作在其上可淀积一层外延层的基底。外延淀积可用该技术通用的任何方法进行。由按照本发明所述生长的晶锭切片所得的晶片还适合于用作绝缘体上半导体的基底(比如注氧隔离(SIMOX)或接合应用)。绝缘体复合物上的半导体可以例如如lyer等在美国专利No.5,494,849中所述形成。本晶片可以应用在像基底晶片或器件层这样的应用中。
另外，还应注意，按照本发明制备的晶片适合于与氢或氩退火处理在欧洲专利申请No.503,816 A1中所述的处理结合使用。
外延晶片
一般说来，按照本发明制备的硅晶片适合于用作在其上可以淀积一外延层的基底。同质外延淀积可以用该技术通用的任何方法进行。然而，在其中某些实施例中，空隙尺寸和密度的控制在狭义上不是关键的，因为外延淀积过程将“填满”晶片表面处存在的空隙，而这些空隙将影响栅氧化层完整性；在这些实施例中，仍然控制残留空位浓度，以避免过多的氧析出(如上面关于“有用的，功能完善的”硅所详细说明的)。
附聚缺陷的检测
附聚的缺陷可以用许多不同的技术检测。例如，流动图形缺陷或D缺陷通常是按下述方法检测，即在一种Secco腐蚀液中将单晶硅样品优先腐蚀约30分钟，然后对样品进行显微镜检查(见比如H.Yamagishi等，Semicond.Sci.Technol.，7，A 135(1992))。尽管作为标准的用于检测附聚的空位缺陷，但该方法也可用于检测附聚的填隙缺陷，当采用这种技术时，这些缺陷当存在时则在样品表面上显示成大的凹坑。
附聚缺陷也可以用激光扫描技术如激光扫描层析X射线摄影术检测，上述技术具有比其它腐蚀技术低的缺陷密度检测限。
此外，附聚的本征点缺陷可以通过用一种金属将这些缺陷染色进行目视检测，上述金属能在加热时扩散到单晶硅基体中。具体地说，单晶硅样品如片、棒或块可以通过首先用一种含有能使这些缺陷染色的金属的合成物，如浓硝酸铜溶液涂装样品的表面，目视检查这些缺陷的存在。然后将涂装后的样品加热到约900℃和约1000℃之间的一个温度保温约5分钟-约15分钟，以便使金属扩散到样品中。然后将热处理过的样品冷却至室温，这样使金属变成临界过饱和并析出在样品基体内存在缺陷的位置处。
冷却之后，通过用一种光亮腐蚀液处理样品约8-约12分钟，首先使样品经受无缺陷刻划腐蚀，以便除去表面残留物和析出物。一种典型的光亮腐蚀液包括约55％硝酸(按重量计70％溶液)，约20％氢氟酸(按重量计49％溶液)，和约25％盐酸(浓溶液)。
然后样品用去离子水清洗，并通过将样品浸入-Secco或光亮腐蚀液，或用上述Secco或光亮腐蚀液处理样品约35-约55分钟而经受第二腐蚀步骤。通常，样品将用一种Secco腐蚀液腐蚀，所述Secco腐蚀液包括1∶2比例的0.15M重铬酸钾与氢氟酸(按重量计49％溶液)。这个腐蚀步骤起显露或描绘可能存在的附聚缺陷的作用。
在这种“缺陷染色”法的一个可供选择的实施例中，单晶硅样品在涂布含金属的合成物之前经受热退火。通常，将样品加热到约850℃-约950℃范围内的一个温度保温约3小时-约5小时。这个实施例特别优选用于检测B型硅自填陷附聚缺陷的场合。在不坚持特定理论的情况下，一般认为，这种热处理起稳定和生长B缺陷的作用，因此它们可以更容易染色和检测。
晶格空位的测量
单晶硅中晶格空位的测量可以通过铂扩散分析进行。一般地，铂淀积在样品上并在一水平表面中扩散，同时扩散时间和温度优选地这样选择，以使Framk-Turnbull机制主要是铂扩散，但上述机制足以通过铂原子达到空位染色的稳定状态。对于具有本发明典型的空位浓度的晶片，可以用730℃保温20分钟的扩散时间和温度，尽管更准确的踪迹似乎是可在一较低温度比如约680℃达到。此外，为了使硅化(silicidation)过程的可能影响减至最小，铂淀积法优选的是产生一个低于一个单层的表面浓度。
铂扩散技术在别的地方也有介绍，例如，Jacob等，J.Appl.Phys.，vol.82，p.182(1997)；Zimmermann和Ryssel，“在非平衡状态下硅中的铂扩散建模” J.Electrochemical Society，vol.139，p.256(1992)；Zimmermann，Goesele，Seilenthal和Eichiner，“硅中标绘的空位浓度晶片”，“ Journal of Crystal Growth”，vol.129，p.582(1993)；Zimmermann和Falster，“直拉法硅中早期阶段氧析出物成核作用研究”， Appl.Phys.Lett.，vol.60.p.3250(1992)；及Zimmermann和Ryssel， Appl.Phys.A，vol.55，p.121(1992)；上述论文全都包括在本文中作为参考文献。
定义
如本文所用的，下列词语或术语将具有规定的意义：“附聚的本征点缺陷”意思是指(i)由其中空位附聚产生D缺陷，流动图形缺陷，栅氧化层完整性缺陷，晶体原生粒子缺陷，晶体原生轻微点缺陷，及其它与空位有关的缺陷的反应，或(ii)由其中自填隙附聚产生位错环和网络，及其它与这种自填隙有关的缺陷的反应所引起的缺陷；“附聚的填隙缺陷”意思是指由其中硅自填隙原子附聚的反应所引起的附聚本征点缺陷；“附聚的空位缺陷”意思是指由其中晶格空位附聚的反应所引起的附聚空位点缺陷；“半径”在硅晶片或锭的上下文中意思是指从一硅晶片或锭的中心轴到侧表面测得的距离；“基本上没有附聚的本征点缺陷”意思是指附聚缺陷的浓度低于这些缺陷的检测限，该检测限目前约为103缺陷/cm3；及“空位为主”和“自填隙为主”分别意思是指其中本征点缺陷主要是空位或自填隙的材料。
此外，如本文所用的，下列词语或术语具有规定的意义：“残留的空位浓度”指的是在晶锭冷却到低于一个温度-在该温度下空位在商业实用时间段内不再移动-之后(亦即在空隙生长和/或空位扩散到它们可能消耗或湮灭的地点停止之后)，按所得到的用于按照本发明生长的单晶硅锭的硅材料用本发明所述方法测定的空位浓度；和“无控制的氧析出作用”及其改变，涉及到不能用热处理防止或“消除”的氧析出作用，上述热处理通常用来如通过本文所述或引用的那些方法溶解预先存在的氧簇或析出物核；更具体地说，这涉及到不能通过热处理溶解的氧析出作用，其中硅迅速加热(比如以至少1℃/秒的速率)到一个不超过1300℃的温度(比如1250℃，1225℃，或甚至1200℃的温度)，如在例如美国专利No.5,994,761中所述。
鉴于上述情况，可以看出本发明的几个目的都达到了。
因为在不脱离本发明范围的情况下在上述材料和方法中可以进行各种改变，所述上面说明书所包括的所有内容意在解释为示例性的和没有限制的意义。

Claims (59)

1.一种用于生长单晶硅锭的方法，其中晶锭包括一个中心轴、一个籽晶锥、一个尾端及一个在上述籽晶锥和尾端之间的恒定直径部分，所述恒定直径部分具有一个侧表面和一个从中心轴延伸到侧表面的半径，上述晶锭按照直拉法从硅熔体中生长和然后从固化温度冷却，所述方法包括：
在晶体的恒定直径部分生长期间，控制生长速度v和平均轴向温度梯度Go，以便形成一个绕中心轴轴向对称的晶段，在该晶段中晶格空位是主要的本征点缺陷，所述晶段具有一至少约为所述半径的25％的径向宽度；及
将晶锭冷却，以便在该轴向对称的晶段中形成附聚的空位缺陷和一个晶格空位本征点缺陷的残留浓度，其中，附聚的空位缺陷具有一小于约70nm的平均半径，并且残留的晶格空位本征点缺陷的浓度小于在冷却的晶段经受氧析出热处理时产生无控制的氧析出的阈值浓度。
2.如权利要求1所述的方法，其特征是，所述晶锭具有一至少为200mm的标称直径。
3.如权利要求1所述的方法，其特征是，所述晶段具有一个长度，当沿着晶锭的中心轴测量时，所述晶段长度至少是晶锭恒定直径部分长度的20％。
4.如权利要求1所述的方法，其特征是，所述晶段具有一个为晶锭恒定直径部分半径的至少75％的径向宽度。
5.如权利要求4所述的方法，其特征是，所述晶锭具有一为至少200mm的标称直径。
6.如权利要求1所述的方法，其特征是，平均空隙密度小于约1×108cm-3。
7.如权利要求6所述的方法，其特征是，平均空隙密度大于约5×106cm-3。
8.如权利要求1所述的方法，其特征是，平均空隙密度大于约5×106cm-3。
9.如权利要求1所述的方法，其特征是，附聚的空位缺陷具有一小于约50nm的平均半径。
10.如权利要求1所述的方法，其特征是，残留的空位浓度低于约3×1012cm-3。
11.如权利要求1所述的方法，其特征是，所述晶锭具有一为至少200mm的标称直径，所述晶段具有一个长度和一个径向宽度，当沿着晶锭的中心轴测量时，所述晶段长度是晶锭恒定直径部分长度的至少20％，而上述晶段的径向宽度是晶锭恒定直径部分的半径的至少50％。
12.如权利要求11所述的方法，其特征是，平均空隙密度小于约1×108cm-3。
13.如权利要求12所述的方法，其特征是，平均空隙密度大于约5×106cm-3。
14.如权利要求11所述的方法，其特征是，平均空隙密度大于约5×106cm-3。
15.如权利要求11所述的方法，其特征是，附聚的空位缺陷具有一小于约60nm的平均半径。
16.如权利要求11所述的方法，其特征是，残留的空位浓度低于约3×1012cm-3。
17.如权利要求1所述的方法，其特征是，所述晶锭在第一冷却速率下冷却经过一第一温度范围一在此第一温度范围中附聚的空位缺陷成核，和然后在第二冷却速率下冷却经过一第二温度范围一在此第二温度范围中空位本征点缺陷扩散穿过所述晶段并结合到成核的附聚的空位缺陷中，其中第一冷却速率大于第二冷却速率。
18.如权利要求17所述的方法，其特征是，所述第一温度范围是从约100℃到约1200℃。
19.如权利要求17所述的方法，其特征是，所述第二温度范围是从约900℃到约1100℃。
20.一种单晶硅晶片，包括一个前表面、一个后表面、一个连接前表面和后表面的侧表面、一个垂直于前表面和后表面的中心轴及一个晶段，所述晶段绕该中心轴轴向对称并且基本从前表面延伸到后表面，其中晶格空位是主要的本征点缺陷，所述晶段具有一至少约为半径的25％的径向宽度，并含有附聚的空位缺陷和残留的晶格空位浓度，其中(i)附聚的空位缺陷具有一小于约70nm的半径，和(ii)晶格空位本征点缺陷的残留浓度低于当晶片经受氧析出热处理时产生无控制的氧析出的阈值浓度。
21.如权利要求20所述的晶片，其特征是，晶片在经受一快速热退火时能具有一低于1×108cm-3的氧析出物浓度，所述晶片在该快速热退火中在基本上没有氧的情况下快速加热到1200℃的温度并然后冷却，及然后经受氧析出热处理，所述氧析出热处理主要包括将晶片在800℃下进行4小时和然后在1000℃下进行16小时的退火。
22.如权利要求20所述的晶片，其特征是，所述晶片具有一为至少200mm的标称直径。
23.如权利要求20所述的晶片，其特征是，所述晶段具有一至少为晶片半径的50％的宽度。
24.如权利要求20所述的晶片，其特征是，所述晶段具有一至少为晶片半径的75％的宽度。
25.如权利要求20所述的晶片，其特征是，所述晶段具有一至少为晶片半径的95％的宽度。
26.如权利要求20所述的晶片，其特征是，附聚的空位缺陷具有一小于60nm的平均半径。
27.如权利要求20所述的晶片，其特征是，附聚的空位缺陷具有一小于50nm的平均半径。
28.如权利要求20所述的晶片，其特征是，附聚的空位缺陷具有一小于40nm的平均半径。
29.如权利要求20所述的晶片，其特征是，附聚的空位缺陷具有一小于30nm的平均半径。
30.如权利要求20所述的晶片，其特征是，平均空隙密度小于1×108cm-3。
31.如权利要求20所述的晶片，其特征是，平均空隙密度小于5×107cm-3。
32.如权利要求20所述的晶片，其特征是，平均空隙密度小于1×107cm-3。
33.如权利要求20所述的晶片，其特征是，平均空隙密度小于5×106cm-3。
34.如权利要求20所述的晶片，其特征是，平均空隙密度大于5×106cm-3。
35.如权利要求20所述的晶片，其特征是，平均空隙密度大于1×107cm-3。
36.如权利要求20所述的晶片，其特征是，平均空隙密度大于5×107cm-3。
37.如权利要求20所述的晶片，其特征是，平均空隙密度大于1×108cm-3。
38.如权利要求20所述的晶片，其特征是，氧含量低于13PPMA。
39.如权利要求38所述的晶片，其特征是，碳浓度低于5×1016原子/cm3。
40.如权利要求39所述的晶片，其特征是，氮含量低于1×1013原子/cm3。
41.如权利要求38所述的晶片，其特征是，氮含量低于1×1013原子/cm3。
42.如权利要求20所述的晶片，其特征是，碳浓度低于5×1016原子/cm3。
43.如权利要求42所述的晶片，其特征是，氮含量低于1×1013原子/cm3。
44.如权利要求20所述的晶片，其特征是，氮含量低于1×1013原子/cm3。
45.如权利要求20-44中任一项所述的晶片，其特征是，残留的空位浓度低于3×1012cm-3。
46.如权利要求20-44中任一项所述的晶片，其特征是，残留的空位浓度低于2×1012cm-3。
47.如权利要求20-44中任一项所述的晶片，其特征是，残留的空位浓度低于1×1012cm-3。
48.如权利要求20-44中任一项所述的晶片，其特征是，残留的空位浓度低于5×1011cm-3。
49.如权利要求20-44中任一项所述的晶片，其特征是，残留的空位浓度低于1×1011cm-3。
50.如权利要求20-44中任一项所述的晶片，其特征是，残留的空位浓度低于5×1010cm-3。
51.如权利要求20-44中任一项所述的晶片，其特征是，残留的空位浓度低于1×1010cm-3。
52.如权利要求20-44中任一项所述的晶片，其特征是，所述晶片具有一淀积在其前表面上的同质外延层。
53.一种评价单晶硅晶片群栅氧化层完整性的方法，所述方法包括：(i)测定上述晶片群的第一分组随施加到所述第一分组上的应力量变化的介电击穿特性，其中此应力量以一第一速率从一个初始值增加到一个最终值，(ii)测定上述晶片群的第二分组随施加到所述第二分组上的应力量变化的介电击穿特性，其中此应力量以一第二速率从一个初始值增加到一个最终值，并且所述第二速率与所述第一速率不同；及(iii)利用在步骤(i)和(ii)所测定的介电击穿特性来预报晶片群在一限定的条件组下的栅氧化层故障率。
54.如权利要求53所述的方法，其特征是，每个分组都包括晶片群中一个或多个晶片的整体或一个分数部分。
55.如权利要求53所述的方法，其特征是，每个分组都包括相同晶片的一个分数部分。
56.如权利要求53所述的方法，其特征是，每个分组都包括不同晶片的一个分数部分。
57.如权利要求53所述的方法，其特征是，每个分组的一部分都包括相同晶片的一个分数部分。
58.如权利要求53-57中每一项所述的方法，其特征是，对晶片群的4个分组测定介电击穿特性。
59.如权利要求53和58所述的方法，其特征是，上述分组中每个分组的增加速率与其它分组的增加速率相差至少10倍。
CNA028042077A 2001-01-02 2002-01-02 用于制备具有改善的栅氧化层完整性的单晶硅的方法 Pending CN1489643A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25936201P 2001-01-02 2001-01-02
US60/259,362 2001-01-02

Publications (1)

Publication Number Publication Date
CN1489643A true CN1489643A (zh) 2004-04-14

Family

ID=22984626

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028042077A Pending CN1489643A (zh) 2001-01-02 2002-01-02 用于制备具有改善的栅氧化层完整性的单晶硅的方法

Country Status (7)

Country Link
US (3) US6986925B2 (zh)
EP (1) EP1348048B1 (zh)
JP (2) JP4554886B2 (zh)
KR (2) KR100708789B1 (zh)
CN (1) CN1489643A (zh)
DE (1) DE60210264T2 (zh)
WO (1) WO2002066714A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102108549A (zh) * 2009-12-29 2011-06-29 硅电子股份公司 硅晶片及其制造方法
CN102146583A (zh) * 2010-02-10 2011-08-10 硅电子股份公司 从坩埚中所含的熔体拉伸由硅组成的单晶的方法及由此制得的单晶
CN101768776B (zh) * 2008-12-26 2013-03-13 硅电子股份公司 硅晶片及其制备方法
CN101490314B (zh) * 2006-05-19 2013-06-12 Memc电子材料有限公司 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成
CN105316767A (zh) * 2015-06-04 2016-02-10 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708789B1 (ko) * 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정
TWI265217B (en) * 2002-11-14 2006-11-01 Komatsu Denshi Kinzoku Kk Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal
DE102005063516B4 (de) * 2005-06-17 2014-05-22 Siltronic Ag Halbleiterscheibe aus Silizium mit agglomerierten Leerstellendefekten
DE102005028202B4 (de) 2005-06-17 2010-04-15 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
CN100383295C (zh) * 2006-03-31 2008-04-23 浙江大学 直拉式晶体生长炉自动控制方法
JP4513798B2 (ja) * 2006-10-24 2010-07-28 信越半導体株式会社 単結晶製造装置及び単結晶の製造方法
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
JP4978396B2 (ja) * 2007-09-19 2012-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5053426B2 (ja) * 2010-08-06 2012-10-17 ジルトロニック アクチエンゲゼルシャフト シリコン単結晶製造方法
ITTO20110335A1 (it) * 2011-04-14 2012-10-15 Consiglio Nazionale Ricerche Procedimento di formazione di cristalli massivi, in particolare monocristalli di fluoruri drogati con ioni di terre rare
US8839180B1 (en) * 2013-05-22 2014-09-16 International Business Machines Corporation Dielectric reliability assessment for advanced semiconductors
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers
JP6598142B2 (ja) * 2015-12-21 2019-10-30 株式会社Ｓｕｍｃｏ シリカガラスルツボの歪測定装置、シリコン単結晶の製造方法およびシリコン単結晶の製造方法
JP6536517B2 (ja) * 2016-09-07 2019-07-03 信越半導体株式会社 結晶欠陥評価方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69806369T2 (de) * 1997-04-09 2003-07-10 Memc Electronic Materials, Inc. Silicium mit niedriger fehlerdichte und idealem sauerstoffniederschlag
KR20050049561A (ko) 1997-04-09 2005-05-25 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도의 실리콘 웨이퍼 및 잉곳
US6162708A (en) * 1998-05-22 2000-12-19 Shin-Etsu Handotai Co., Ltd. Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
JPH11349393A (ja) 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
WO2000000675A1 (en) 1998-06-26 2000-01-06 Memc Electronic Materials, Inc. Crystal puller for growing low defect density, self-interstitial dominated silicon
JP2000058612A (ja) * 1998-08-10 2000-02-25 Mitsubishi Electric Corp 半導体素子の絶縁膜の評価方法
CN1155064C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP3644284B2 (ja) * 1999-01-14 2005-04-27 株式会社豊田中央研究所 経時絶縁破壊特性の予測方法及び予測装置
US6835245B2 (en) 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP4089137B2 (ja) * 2000-06-22 2008-05-28 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
KR100708789B1 (ko) * 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정
EP1356139B1 (en) * 2001-01-26 2006-08-09 MEMC Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490314B (zh) * 2006-05-19 2013-06-12 Memc电子材料有限公司 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成
TWI404836B (zh) * 2006-05-19 2013-08-11 Memc Electronic Materials 控制由單晶矽在卓式成長過程側向表面產生的聚集點缺陷及氧團簇的形成
CN101768776B (zh) * 2008-12-26 2013-03-13 硅电子股份公司 硅晶片及其制备方法
CN102108549A (zh) * 2009-12-29 2011-06-29 硅电子股份公司 硅晶片及其制造方法
CN102108549B (zh) * 2009-12-29 2013-07-17 硅电子股份公司 硅晶片及其制造方法
CN102146583A (zh) * 2010-02-10 2011-08-10 硅电子股份公司 从坩埚中所含的熔体拉伸由硅组成的单晶的方法及由此制得的单晶
CN102146583B (zh) * 2010-02-10 2014-08-20 硅电子股份公司 从坩埚中所含的熔体拉伸由硅组成的单晶的方法及由此制得的单晶
US9988739B2 (en) 2010-02-10 2018-06-05 Siltronic Ag Method for pulling a single crystal composed of silicon from a melt contained in a crucible, and single crystal produced thereby
CN105316767A (zh) * 2015-06-04 2016-02-10 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用

Also Published As

Publication number Publication date
US20090022930A1 (en) 2009-01-22
JP4554886B2 (ja) 2010-09-29
JP2008270823A (ja) 2008-11-06
KR20030076598A (ko) 2003-09-26
WO2002066714A2 (en) 2002-08-29
KR20060135079A (ko) 2006-12-28
WO2002066714A3 (en) 2003-03-20
US20020121238A1 (en) 2002-09-05
EP1348048A2 (en) 2003-10-01
US6986925B2 (en) 2006-01-17
DE60210264T2 (de) 2006-08-24
JP2004525057A (ja) 2004-08-19
EP1348048B1 (en) 2006-03-29
KR100708789B1 (ko) 2007-04-19
US7431765B2 (en) 2008-10-07
US20050160967A1 (en) 2005-07-28
DE60210264D1 (de) 2006-05-18
KR100708788B1 (ko) 2007-04-19

Similar Documents

Publication Publication Date Title
CN1489643A (zh) 用于制备具有改善的栅氧化层完整性的单晶硅的方法
CN1155074C (zh) 从低缺陷密度的单晶硅上制备硅-绝缘体结构
CN1256723A (zh) 低缺陷密度、理想氧沉淀的硅
CN1254855C (zh) 快速热退火以及由其制造的硅晶片
CN1135608C (zh) 半导体器件的制造方法
CN1155065C (zh) 半导体衬底的制造方法
CN1181522C (zh) 具有改进的内部收气的热退火单晶硅片及其热处理工艺
CN103578976B (zh) 单晶硅半导体晶片及其制造方法
EP2204476B1 (en) Method of manufacturing a silicon wafer
US20180266015A1 (en) Nitrogen Doped and Vacancy Dominated Silicon Ingot and Thermally Treated Wafer Formed Therefrom Having Radially Uniformly Distributed Oxygen Precipitation Density and Size
JP5519305B2 (ja) 炭化珪素単結晶の欠陥検出方法
CN1500159A (zh) 具有基本上没有氧化诱生堆垛层错的空位为主的芯的低缺陷密度硅
CN1296526C (zh) 热退火后的低缺陷密度单晶硅
US10371657B2 (en) Method for locating a wafer in the ingot of same
CN1533599A (zh) 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
CN1932496A (zh) 硅晶片表面缺陷的评价方法
Al-Amin et al. Increasing minority carrier lifetime in as-grown multicrystalline silicon by low temperature internal gettering
Choi et al. Dislocation density reduction during impurity gettering in multicrystalline silicon
CN1304647C (zh) 单晶硅晶片及外延片以及单晶硅的制造方法
Mchedlidze et al. Capability of photoluminescence for characterization of multi-crystalline silicon
CN1117881C (zh) Fe－Ni系荫罩用材料
JPH1050715A (ja) シリコンウェーハとその製造方法
CN1632919A (zh) 一种消除硅单晶片器件制作区原生坑缺陷的方法
Shen et al. Effect of High Temperature Annealing on Crystal Structure and Electrical Properties of Multicrystalline Silicon by the Metallurgical Method
JPH10297995A (ja) 半導体インゴット分析方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication