DE102015121890A1 - Verfahren zum Prozessieren eines Halbleiterwafers - Google Patents

Verfahren zum Prozessieren eines Halbleiterwafers Download PDF

Info

Publication number
DE102015121890A1
DE102015121890A1 DE102015121890.9A DE102015121890A DE102015121890A1 DE 102015121890 A1 DE102015121890 A1 DE 102015121890A1 DE 102015121890 A DE102015121890 A DE 102015121890A DE 102015121890 A1 DE102015121890 A1 DE 102015121890A1
Authority
DE
Germany
Prior art keywords
oxygen
containing region
particles
semiconductor wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015121890.9A
Other languages
English (en)
Inventor
Werner Schustereder
Helmut Öfner
Hans-Joachim Schulze
Sandeep Walia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015121890.9A priority Critical patent/DE102015121890A1/de
Priority to US15/379,243 priority patent/US9934988B2/en
Priority to CN201611158926.9A priority patent/CN107039253B/zh
Publication of DE102015121890A1 publication Critical patent/DE102015121890A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Beschrieben wird ein Verfahren zum Prozessieren eines Halbleiterwafers. Das Verfahren umfasst das Herstellen eines sauerstoffhaltigen Gebiets in dem Halbleiterwafer, wobei das Herstellen des sauerstoffhaltigen Gebiets das Einbringen von Sauerstoff über eine erste Oberfläche in den Halbleiterwafer umfasst; das Erzeugen von Leerstellen wenigstens in dem sauerstoffhaltigen Gebiet; und das Ausheilen wenigstens des sauerstoffhaltigen Gebiets in einem Ausheilprozess, um Sauerstoffpräzipitate herzustellen.

Description

  • Diese Beschreibung betrifft allgemein das Prozessieren eines Halbleiterwafers, insbesondere das Herstellen von Einfangzentren für Verunreinigungen in einem Siliziumwafer.
  • Das Herstellen eines Halbleiterbauelements basierend auf einem Siliziumhalbleiterwafer kann mehrere Prozesssequenzen umfassen, bei denen beispielsweise dotierte Gebiete in dem Wafer hergestellt werden und Metallschichten auf dem Wafer hergestellt werden. Während eines solchen Behandelns können unerwünschte Verunreinigungen, wie beispielsweise Metallatome in den Wafer gelangen. Diese Verunreinigungen können schließlich die Funktion des fertigen Halbleiterbauelements unerwünscht beeinflussen. In einem Leistungshalbleiterbauelement können Verunreinigungen beispielsweise die Sperrspannungsfestigkeit reduzieren, wenn sie in ein Gebiet des Bauelements gelangen, bei dem im Betrieb des Bauelements hohe elektrische Feldstärken auftreten können.
  • Eine auf einer Oberfläche des Wafers hergestellte Polysiliziumschicht kann diese Verunreinigungen einfangen und kann nach der die Verunreinigung einbringenden Behandlung entfernt werden, um die Verunreinigungen zu entfernen. Allerdings ist für einige Waferarten ein Prozess zum Herstellen einer Polysiliziumschicht auf der Halbleiteroberfläche nicht verfügbar. Es besteht daher ein Bedarf nach einem alternativen Einfangen von Verunreinigungen.
  • Ein Ausführungsbeispiel betrifft ein Verfahren. Das Verfahren umfasst das Herstellen eines sauerstoffhaltigen Gebiets und das Ausheilen wenigstens des sauerstoffhaltigen Gebiets in einem ersten Ausheilprozess, um Sauerstoffpräzipitate herzustellen. Das Herstellen des sauerstoffhaltigen Gebiets umfasst das Einbringen von Sauerstoff über eine erste Oberfläche in den Halbleiterwafer.
  • Beispiele sind unten anhand von Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
  • 1A–1E veranschaulichen ein Verfahren gemäß einem Beispiel zum Herstellen von Einfangzentren in einem Halbleiterwafer;
  • 2 veranschaulicht einen optionalen weiteren Prozessschritt bei dem in den 1A–1E gezeigten Verfahren;
  • 3 veranschaulicht eine Sauerstoffkonzentration in einem durch zwei unterschiedliche Verfahren erhaltenen Halbleiterwafer;
  • 4 veranschaulicht einen optionalen weiteren Prozessschritt bei dem in den 1A–1E gezeigten Verfahren;
  • 5 veranschaulicht einen optionalen weiteren Prozessschritt bei dem in den 1A–1E gezeigten Verfahren;
  • 6 zeigt den in 1E gezeigten Halbleiterwafer nach dem Herstellen von Transistorzellen;
  • 7 zeigt den in 6 gezeigten Halbleiterwafer nach Entfernen eines sauerstoffpräzipitathaltigen Gebiets;
  • 8 zeigt den in 1E gezeigten Halbleiterwafer nach Herstellen einer Epitaxieschicht und Herstellen von Transistorzellen; und
  • 9 zeigt den in 8 gezeigten Halbleiterwafer nach dem Entfernen eines sauerstoffpräzipitathaltigen Gebiets.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung verwendet werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
  • Die 1A–1E veranschaulichen ein Verfahren gemäß einem Beispiel zum Herstellen von Einfangzentren (engl.: gettering centers) in einem Halbleiterwafer 100. Die 1A–1E zeigen horizontale Schnittansichten eines Abschnitts des Halbleiterwafers 100 während verschiedener Prozessschritte und 1E zeigt eine vergrößerte Ansicht eines Abschnitts des in 1D gezeigten Wafers 100. Der Wafer 100 umfasst eine erste Oberfläche 101 und eine zweite Oberfläche 102 gegenüber der ersten Oberfläche. Die 1A–1D zeigen den Wafer 100 in einer vertikalen Schnittebene, welches eine Schnittebene senkrecht zu der ersten Oberfläche 101 bzw. der zweiten Oberfläche 102 ist.
  • Gemäß einem Beispiel ist der Wafer 100 einer von einem CZ-Wafer, einem MCZ-Wafer und einem FZ-Wafer. Ein CZ-Wafer ist ein Wafer, der von einem gemäß dem CZ-(Czochralski)-Verfahren hergestellten Einkristall (oder Ingot) abgeschnitten wurde. Ein MCZ-Wafer ist ein Wafer, der von einem gemäß dem MCZ-(Magnetic Czochralski)-Verfahren hergestellten Einkristall (oder Ingot) abgeschnitten wurde. Ein FZ-Wafer ist ein Wafer, der von einem gemäß dem FZ-(Float Zone)-Verfahren hergestellten Einkristall (oder Ingot) abgeschnitten wurde. Diese Arten von Siliziumwafern umfassen üblicherweise eine Sauerstoffkonzentration von weniger als 4E17 cm–3 bei einem MCZ-Material oder weniger als 1E16 bei einem FZ-Material. Gemäß einem Beispiel hat der Wafer einen Durchmesser von 12 Inches oder mehr. Der „Durchmesser“ ist die Abmessung des Wafers in einer lateralen Ebene, welches eine Ebene parallel zu den ersten und zweiten Oberflächen 101, 102 ist.
  • Das Verfahren zum Herstellen der Einfangzentren umfasst das Herstellen eines sauerstoffhaltigen Gebiets 112 in dem Halbleiterwafer 100. Bezugnehmend auf die 1A und 1B kann dies das Einbringen von Sauerstoff über die erste Oberfläche 101 in den Halbleiterwafer 100 und das Ausheilen wenigstens eines Gebiets 111, in welches der Sauerstoff eingebracht wurde, in einem ersten Ausheilprozess umfassen.
  • Die „Breite“ d1 des sauerstoffhaltigen Gebiets 111 ist die Abmessung des sauerstoffhaltigen Gebiets 111 in einer vertikalen Richtung des Halbleiterwafers 100, welches eine Richtung senkrecht zu der ersten Oberfläche 101 ist. In diesem ersten Ausheilprozess diffundiert der in den Halbleiterwafer 100 eingebrachte Sauerstoff, um ein sauerstoffhaltiges Gebiet 112 zu bilden. Gemäß einem Beispiel wird das sauerstoffhaltige Gebiet 112 so hergestellt, dass es eine Breite d2 von zwischen 0,1 Mikrometer (µm) und 10 Mikrometer, insbesondere zwischen 1 Mikrometer und 5 Mikrometer besitzt. Die „Breite“ d2 des sauerstoffhaltigen Gebiets 112 ist die Abmessung des sauerstoffhaltigen Gebiets 112 in einer vertikalen Richtung des Halbleiterkörpers 100, welches eine Richtung senkrecht zu der ersten Oberfläche 101 ist. Die Breite d2 des sauerstoffhaltigen Gebiets 112 ist üblicherweise gleich einer oder größer als eine Breite d1 des sauerstoffhaltigen Gebiets 111. Gemäß einem Beispiel ist eine Temperatur des Ausheilprozesses höher als 1100°C, höher als 1200°C oder höher als ein 1250°C. Gemäß einem Beispiel ist eine Temperatur des Ausheilprozesses aus einem Bereich zwischen 1100°C und 1400°C ausgewählt. Gemäß einem Beispiel ist die Temperatur in dem Ausheilprozess höher als 1200°C und eine Dauer dieses Ausheilprozesses ist zwischen 1 und 10 Stunden.
  • Gemäß einem Beispiel wird der Sauerstoff über die erste Oberfläche 101 durch Implantieren von Sauerstoffionen in den Halbleiterkörper 100 eingebracht. Gemäß einem Beispiel kann diese Implantation unter Verwendung eines PLAD-(Plasma Doping)-Implantationsprozess durchgeführt werden. Eine Implantationsdosis kann abhängig von einer gewünschten Sauerstoffkonzentration, die durch den Implantationsprozess erreicht werden soll, und die Tiefe d2 des sauerstoffhaltigen Gebiets 112, wo diese Sauerstoffkonzentration erreicht werden soll, eingestellt werden. Gemäß einem Beispiel wird das sauerstoffhaltige Gebiet 112 so hergestellt, dass die Sauerstoffkonzentration in diesem sauerstoffhaltigen Gebiet 112 wenigstens 5E17 cm–3 ist und eine Tiefe d2 des sauerstoffhaltigen Gebiets zwischen 5 Mikrometern und 20 Mikrometern ist. In diesem Fall ist die Implantationsdosis zwischen wenigstens 2,5E14 cm–2 ( = 5E17 cm–3 × 5E – 4 cm) und wenigstens 1E15 cm–2 ( = 5E17 cm–3 × 20E – 4 cm) abhängig von der Tiefe d2 ausgewählt. D. h., nach dem Ausheilprozess ist eine minimale Sauerstoffkonzentration in dem sauerstoffhaltigen Gebiet 112, welches an der ersten Oberfläche 101 beginnt und eine Breite d2 besitzt, wenigstens 5E17 cm–3. Es sei erwähnt, dass die
  • Sauerstoffkonzentration außerhalb des oben definierten sauerstoffhaltigen Gebiets 112 nicht notwendigerweise Null ist, aber unterhalb der oben erläuterten minimalen Sauerstoffkonzentration, wie beispielsweise 5E17 cm–3, liegt. Außerhalb des sauerstoffhaltigen Gebiets 112 kann die Sauerstoffkonzentration beispielsweise von dem minimalen Niveau (an der Grenze des sauerstoffhaltigen Gebiets 112) auf ein Niveau unterhalb des minimalen Niveaus absinken. Dieses Niveau unterhalb des minimalen Niveaus kann dem Sauerstoffniveau entsprechen, dass der Halbleiterkörper 100 besitzt, bevor Sauerstoff eingebracht wird. Allgemein wird die Implantationsdosis, die gegeben ist durch das Produkt der Tiefe d2 und der gewünschten Sauerstoffkonzentration, aus einem Bereich zwischen 1E14 cm–2 und 1E18 cm–2 ausgewählt. Bezugnehmend auf 1C umfasst das Verfahren außerdem das Herstellen von Leerstellen wenigstens in dem sauerstoffhaltigen Gebiet 112. In 1C bezeichnet das Bezugszeichen 113 ein Gebiet, das aus dem sauerstoffhaltigen Gebiet 112 durch zusätzliches Herstellen von Leerstellen, und das somit Sauerstoff und Leerstellen enthält, resultiert. Dieses Gebiet wird nachfolgend als sauerstoff- und leerstellenhaltiges Gebiet 113 bezeichnet. „Leerstellen“ sind Leerstellen in einem Kristallgitter des Halbleiterwafers 100. Gemäß einem Beispiel umfasst das Herstellen der Leerstellen das Herstellen einer Leerstellenkonzentration zwischen 1E17 cm–3 und 1E19 cm–3 in dem sauerstoff- und leerstellenhaltigen Gebiet 113. Das Herstellen der Leerstellen kann das Implantieren von Teilchen über eine von der ersten Oberfläche 101 und der zweiten Oberfläche 102 in das sauerstoffhaltige Gebiet 112 umfassen. Die Teilchen sind beispielsweise Protonen (Wasserstoffionen) oder Helium-(He)-Ionen. Gemäß einem Beispiel werden die Teilchen über die erste Oberfläche 101 implantiert und eine Implantationsdosis ist aus einem Bereich zwischen 5E13 cm–2 und 1E15 cm–2 ausgewählt. Die Implantationsenergie ist beispielsweise ausgewählt aus einem Bereich zwischen 1MeV und 5MeV, wenn die implantierten Teilchen Protonen sind, und zwischen 3MeV und 10MeV, wenn die implantierten Teilchen Heliumionen sind.
  • Das Verfahren umfasst außerdem das Herstellen von Sauerstoffpräzipitaten in dem sauerstoff- und leerstellenhaltigen Gebiet 113. Das Herstellen dieser Sauerstoffpräzipitate umfasst einen weiteren Ausheilprozess. In diesem weiteren Ausheilprozess wird wenigstens das sauerstoff- und leerstellenhaltige Gebiet 113 ausgeheilt. Eine Temperatur in dem weiteren Ausheilprozess ist beispielsweise aus einem Bereich zwischen 600°C und 1050°C ausgewählt. Eine Dauer des weiteren Ausheilprozesses kann aus einem Bereich zwischen 1 Stunde und 30 Stunden ausgewählt werden. Gemäß einem Beispiel umfasst der weitere Ausheilprozess das Aufheizen wenigstens des sauerstoff- und leerstellenhaltigen Gebiets 113 auf eine erste Temperatur von zwischen 750°C und 850°C für zwischen 1 Stunde und 5 Stunden und dann auf eine Temperatur zwischen 950°C und 1100°C für zwischen 1 Stunde und 10 Stunden.
  • 1D zeigt den Wafer nach Herstellen der Sauerstoffpräzipitate, wobei das Bezugszeichen 114 ein sauerstoffpräzipitathaltiges Gebiet bezeichnet, d. h., ein Gebiet, das Sauerstoffpräzipitate umfasst. Solche Sauerstoffpräzipitate OP sind in 1E schematisch dargestellt, die ein vergrößertes Detail des präzipitathaltigen Gebiets 114 zeigt. Die Sauerstoffpräzitate OP wirken als Einfangzentren zum Einfangen von Verunreinigungen, die in den Halbleiterwafer 100 während Prozessschritten eingebracht werden können, die ein oder mehrere Halbleiterbauelemente in dem Wafer 100 bilden. Gemäß einem Beispiel ist der weitere Ausheilprozess Teil des Herstellens des/der Halbleiterbauelement(e). D. h., nach dem Herstellen der Leerstellen durch Implantieren von Teilchen gibt es Prozessschritte, die Teil des Herstellens des/der Halbleiterbauelement(e) sind, bevor der weitere Ausheilprozess durchgeführt wird. Diese Prozessschritte können das Implantieren von Dotierstoffatomen umfassen. In diesem Fall dient der weitere Ausheilprozess sowohl dem Erzeugen der Sauerstoffpräzipitate als auch dem Aktivieren der implantierten Dotierstoffatome.
  • Experimente haben gezeigt, dass Leerstellen, die durch die anhand von 1C erläuterte Teilchenbestrahlung hervorgerufen werden, große Sauerstoffpräzipitate ermöglichen. Dies deshalb, weil Leerstellen ein schnelles Wachsen von Sauerstoffpräzipitaten ermöglichen. D. h., solche Sauerstoffpräzipitate OP, die in Gebieten mit einer hohen Leerstellenkonzentration, wie beispielsweise dem sauerstoff- und leerstellenhaltigen Gebiet 113, erzeugt werden, sind größer als Sauerstoffpräzipitate, die in Gebieten ohne (oder mit einer niedrigeren Konzentration) Leerstellen erzeugt werden. Solche großen Sauerstoffpräzipitate OP besitzen eine höhere Temperaturstabilität als kleinere Sauerstoffpräzipitate, die ohne „Leerstellenunterstützung“ durch Teilchenbestrahlung erzeugt werden.
  • Wenn Protonen als Teilchen zum Erzeugen der Leerstellen verwendet werden, diffundieren die meisten dieser Protonen in dem weiteren Ausheilprozess aus dem Halbleiterwafer 100 aus. Außerdem bewirkt der weitere Ausheilprozess, dass die meisten der in dem sauerstoff- und leerstellenhaltigen Gebiet 113 erzeugten Leerstellen aus dem Halbleiterwafer 100 ausdiffundieren oder mit interstitiellem Silizium rekombinieren, so dass Schäden, die durch die Teilchenimplantation in dem ersten Gebiet 110 hervorgerufen werden, „repariert“ werden.
  • Bezugnehmend auf 2 umfasst das Verfahren optional das Herstellen einer Abdeckschicht 200 auf der ersten Oberfläche 101 nach dem anhand von 1A erläuterten Einbringen des Sauerstoffs und vor dem anhand von 1B erläuterten Ausheilprozess. Diese Deckschicht 200 ist während des Ausheilprozesses vorhanden. Diese Deckschicht dient dazu, eine Ausdiffusion von Sauerstoff aus dem Halbleiterwafer 100 über die erste Oberfläche 101 während des Ausheilprozesses zu reduzieren. Gemäß einem Beispiel ist die Deckschicht 200 eine von einer amorphen Siliziumschicht, einer monokristallinen Siliziumschicht, einer sauerstoffhaltigen Schicht, wie beispielsweise einer durch chemische Dampfabscheidung (Chemical Vapor Deposition, CVD) abgeschiedenen Siliziumoxidschicht, einer stickstoffhaltigen Schicht, wie beispielsweise einer durch CVD abgeschiedenen Siliziumnitridschicht, und einer sauerstoff- und stickstoffhaltigen Schicht. Experimente haben gezeigt, dass diese Barriereschicht gegen die Ausdiffusion von Sauerstoffatomen im Hinblick auf das Erreichen einer hohen Dichte an Sauerstoffpräzipitaten sehr günstig ist. Der Sauerstoff kann über die erste Oberfläche 101 unter Verwendung eines Implantationsprozesses eingebracht werden. Gemäß einem Beispiel ist der Implantationsprozess ein Beamline-Implantationsprozess. Gemäß einem anderen Beispiel ist der Implantationsprozess ein Plasmadoping-(PLAD)-Prozess. Solche Implantationsprozesse sind allgemein bekannt. Solche Implantationsprozesse sind beispielsweise beschrieben in A. Renau, J.T. Scheuer: „Comparison of Plasma Doping and Beamline Technologies for Low Energy Ion Implantation", Proceedings of the 14th International Conference on Ion Implantation Technology. 2002. ISBN 0-7803-7155-0.
  • In 3 veranschaulicht die Kurve 301 schematisch eine Sauerstoffkonzentration, die durch einen Beamline-Implantationsprozess erhalten werden kann, und die Kurve 302 zeigt eine Sauerstoffkonzentration, die durch einen PLAD-Prozess erhalten werden kann. Jede dieser Kurven veranschaulicht die Sauerstoffkonzentration in einer vertikalen Richtung x, die hier eine Richtung senkrecht zu der ersten Oberfläche 101 ist, und beginnend an der ersten Oberfläche 101. Die Kurven 301 und 302 zeigen die Sauerstoffkonzentration nach dem Einbringen des Sauerstoffs und vor dem Ausheilprozess. In dem Ausheilprozess diffundiert der Sauerstoff tiefer in den Halbleiterkörper, was zu einer homogeneren Sauerstoffverteilung in dem in 1B gezeigten sauerstoffhaltigen Gebiet führt. Bei Verwenden eines PLAD-Implantationsprozesses zum Implantieren des Sauerstoffs können wesentlich höhere Implantationsdosen bei niedrigeren Kosten als bei typischen Beamline-Implantationsprozessen erreicht werden.
  • Das Verfahren kann außerdem das Erzeugen zusätzlicher oder alternativer Kristallschäden in einem Gebiet benachbart zu der ersten Oberfläche 101 umfassen. Das Erzeugen dieser Kristallschäden kann das Implantieren von Teilchen über die erste Oberfläche 101 umfassen, wobei diese Teilchen so gewählt sind, dass sie in der Lage sind, Kristallschäden in dem Halbleiterwafer 100 zu erzeugen. Bezugnehmend auf 4 können diese Kristallschäden erzeugt werden, bevor der Sauerstoff eingebracht wird. Alternativ werden die Kristallschäden bezugnehmend auf 5 erzeugt, nachdem der Sauerstoff eingebracht wurde.
  • Gemäß einem Beispiel sind die Teilchen, die in den Halbleiterwafer 100 implantiert werden, um Kristallschäden zu erzeugen, Siliziumatome (Siliziumionen). Gemäß einem weiteren Beispiel sind die Teilchen Sauerstoffatome (Sauerstoffionen). Diese Teilchen werden mit einer Implantationsenergie implantiert, die hoch genug ist, dass die Teilchen Kristallschäden erzeugen. Gemäß einem Beispiel ist die Implantationsenergie ausgewählt aus einem Bereich zwischen 1 MeV und 5 MeV. Bei diesem Prozess sind Implantationsdosen üblicherweise niedriger als bei dem anhand von 1A erläuterten Implantationsprozess und Implantationsenergien sind üblicherweise höher. Gemäß einem Beispiel ist die Implantationsenergie ausgewählt aus einem Bereich zwischen 0,5 MeV und 4 MeV. Um Schäden tief im Halbleiterbauelement bei niedrigen Implantationsenergien zu erreichen, kann ein Channelingeffekt genutzt werden. D. h., die Teilchen können unter einem bestimmten Winkel relativ zu der ersten Oberfläche 101 derart implantiert werden, dass die Teilchen sich entlang einer Kristallebene eines Kristallgitters des Halbleiterwafers bewegen können.
  • 6 zeigt eine vertikale Schnittansicht des Halbleiterwafers 100 nach einer weiteren Prozessierung, bei der Transistorzellen 10 eines Transistorbauelements in dem Halbleiterwafer 100 in einem an die zweite Oberfläche 102 angrenzenden Gebiet bzw. auf der zweiten Oberfläche 102 realisiert wurden. Während dieser Prozessierung können Verunreinigungen, wie beispielsweise Metallatome, in den Halbleiterwafer 100 eingebracht werden. Die Sauerstoffpräzipitate in dem sauerstoffpräzipitathaltigen Gebiet 14 funktionieren als Einfangzentren für solche Verunreinigungen. D.h., diese Verunreinigungen werden durch die Einfangzentren „eingefangen“, um zu verhindern, dass diese Verunreinigungen die Funktion des fertigen Halbleiterbauelements negativ beeinflussen.
  • Bezugnehmend auf 6 umfasst jede der Transistorzellen 10 ein Sourcegebiet 11, ein Bodygebiet 12 und ein Driftgebiet 13, wobei sich die einzelnen Transistorzellen das Driftgebiet 13 teilen. Außerdem umfasst jede Transistorzelle eine zu dem Bodygebiet 12 benachbarte und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet 12 isolierte Gateelektrode 21. Eine Sourceelektrode 31 ist elektrisch an die Bodygebiete 12 und die Sourcegebiete 11 der einzelnen Transistorzellen 10 angeschlossen und ist durch eine Isolationsschicht 32 elektrisch gegenüber der Gateelektrode 21 isoliert. Lediglich zum Zweck der Veranschaulichung sind die Transistorzellen 10 bei dem in 6 gezeigten Beispiel als Graben-Transistorzellen gezeichnet. D. h., die Gateelektroden 21 dieser Transistorzellen sind in Gräben angeordnet, die sich von der Oberfläche 102 in den Halbleiterwafer 100 erstrecken. In dem fertigen Transistorbauelement sind die einzelnen Transistorzellen 10 parallel geschaltet, indem die Sourcegebiete 11 und die Bodygebiete 12 über die Sourceelektrode 31 an einen Sourceknoten angeschlossen sind und indem die Gateelektroden 21 an einen gemeinsamen Gateknoten G angeschlossen sind. Das Transistorbauelement kann als n-leitendes oder als p-leitendes Transistorbauelement realisiert sein. In einem n-leitenden Transistorbauelement sind die Sourcegebiete 11 und das Driftgebiet 13 n-dotiert, während das Bodygebiet 12 p-dotiert ist. In einem p-leitenden Transistorbauelement sind die Sourcegebiete 11 und das Driftgebiet 13 p-dotiert und die Bodygebiete 12 sind n-dotiert.
  • Bei dem in 6 gezeigten Beispiel hat das Driftgebiet 13 eine Dotierung, die einer Grunddotierung des Halbleiterwafers 100 entspricht. Die „Grunddotierung“ des Halbleiterwafers 100 ist eine Dotierung die der Halbleiterwafer 100 besitzt, nachdem er von dem Ingot abgeschnitten wurde und bevor die zuvor erläuterte Prozessierung stattfindet.
  • 7 zeigt den in 6 gezeigten Halbleiterwafer nach weiteren Prozessschritten, in denen das präzipitathaltige Gebiet 114 entfernt wird und ein Draingebiet 14 hergestellt wird. Das Entfernen des präzipitathaltigen Gebiets 114 kann wenigstens eines der Folgenden umfassen: einen mechanischen Schleifprozess, einen Ätzprozess, einen mechanischen Polierprozess, einen chemischen Polierprozess oder einen chemisch-mechanischen Polierprozess (CMP-Prozess). Jeder dieser Prozesse reduziert eine Dicke des Halbleiterwafers 100, um das präzipitathaltige Gebiet 114 zu entfernen. Hierdurch werden die durch die Sauerstoffpräzipitate in dem sauerstoffhaltigen Gebiet 114 eingefangenen Verunreinigungen entfernt. Die Ätzrate in dem Gebiet, das die Sauerstoffpräzipitate enthält, ist wesentlich höher als in dem Gebiet, das keine Sauerstoffpräzipitate enthält. Damit kann ein Ätzprozess selbstjustiert nahe dem Ende des Gebiets, das die Sauerstoffpräzipitate enthält, enden, so dass ein selbstjustiertes Dünnen des Halbleiterbauelement 100 erreicht werden kann. Das Herstellen des Draingebiets 14 kann einen Implantations- und/oder Diffusionsprozess umfassen, in dem Dotierstoffatome über eine Oberfläche 101‘ in den Halbleiterwafer 100 eingebracht werden. Die Oberfläche 101‘ ist gegenüber der zweiten Oberfläche 102 und ist die Oberfläche, die durch Entfernen des sauerstoffpräzipitathaltigen Gebiets 114 gebildet ist. Das Draingebiet 14 kann denselben Dotierungstyp wie das Driftgebiet 13 aufweisen, um einen MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) zu bilden, oder kann eine Dotierung komplementär zu dem Dotierungstyp des Driftgebiets 13 haben, um einen IGBT (Insulated Gate Bipolar Transistor) zu bilden.
  • 8 zeigt eine vertikale Schnittansicht eines Halbleiterwafers nach einem weiteren Beispiel. Der in 8 gezeigte Wafer umfasst den zuvor erläuterten Wafer und eine auf dem Wafer 100 gebildete Epitaxieschicht 300. Aktive Bauelementstrukturen eines Halbleiterbauelements sind bei diesem Beispiel in der Epitaxieschicht 300 integriert. Lediglich zum Zweck der Veranschaulichung ist das Halbleiterbauelement wieder ein Transistorbauelement mit mehreren Transistorzellen. Bei diesem Beispiel ist das Driftgebiet 13, welches sich die einzelnen Transistorzellen 10 teilen, durch die Epitaxieschicht 300 gebildet.
  • 9 zeigt den in 8 gezeigten Wafer nach einer weiteren Prozessierung. Diese weitere Prozessierung umfasst das Dünnen des Wafers 100, um wenigstens das präzipitathaltige Gebiet 114 zu entfernen. Ein verbleibender Abschnitt des Wafers 100 bildet das Draingebiet des Transistorbauelements. In diesem Fall hat der Wafer 100 eine Grunddotierung, die der Dotierung des Draingebiets 14 entspricht.
  • Gemäß einem Beispiel umfasst der Halbleiterwafer 100 nur ein Halbleiterbauelement. Gemäß einem weiteren Beispiel umfasst der Wafer 100 mehrere unterschiedliche Halbleiterbauelemente. In diesem Fall kann der Wafer 100 in die einzelnen Halbleiterbauelemente nach der anhand der 6–9 erläuterten Prozessierung unterteilt werden.
  • Es sei erwähnt, dass das Herstellen von einem oder mehreren Transistorbauelementen (wobei jedes Transistorbauelement mehrere Transistorzellen umfassen kann) nur eines von mehreren unterschiedlichen Beispielen von Halbleiterbauelementen ist, die in dem Halbleiterwafer 100 integriert werden können. Lediglich zum Zweck der Veranschaulichung zeigen die 6–9 ein Transistorbauelement.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • A. Renau, J.T. Scheuer: „Comparison of Plasma Doping and Beamline Technologies for Low Energy Ion Implantation“, Proceedings of the 14th International Conference on Ion Implantation Technology. 2002. ISBN 0-7803-7155-0 [0026]

Claims (27)

  1. Verfahren das aufweist: Herstellen eines sauerstoffhaltigen Gebiets in einem Halbleiterwafer, wobei das Herstellen des sauerstoffhaltigen Gebiets das Einbringen von Sauerstoff über eine erste Oberfläche in den Halbleiterwafer aufweist; Erzeugen von Leerstellen wenigstens in dem sauerstoffhaltigen Gebiet; und Ausheilen wenigstens des sauerstoffhaltigen Gebiets in einem Ausheilprozess, um Sauerstoffpräzipitate herzustellen.
  2. Verfahren nach Anspruch 1, bei dem der Halbleiterwafer einer von einem CZ-Wafer, einem MCZ-Wafer und einem FZ-Wafer ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Herstellen des sauerstoffhaltigen Gebiets weiterhin aufweist: Diffundieren des eingebrachten Sauerstoffs in einem weiteren Ausheilprozess.
  4. Verfahren nach Anspruch 3, bei dem eine Temperatur in dem weiteren Ausheilprozess ausgewählt ist aus einem Bereich zwischen 1050°C und 1300°C und bei dem eine Dauer dieses weiteren Ausheilprozesses aus einem Bereich zwischen 1 Stunde und 20 Stunden ausgewählt ist.
  5. Verfahren nach Anspruch 4, bei dem die Temperatur in dem weiteren Ausheilprozess höher als 1100°C ist.
  6. Verfahren nach einem der Ansprüche 1–5, bei dem das sauerstoffhaltige Gebiet so hergestellt wird, dass es sich zwischen 0,1 und 20 Mikrometern von der ersten Oberfläche in den Halbleiterwafer erstreckt.
  7. Verfahren nach Anspruch 6, bei dem das sauerstoffhaltige Gebiet so hergestellt wird, dass es sich zwischen 1 und 5 Mikrometern von der ersten Oberfläche in den Halbleiterwafer erstreckt.
  8. Verfahren nach einem der Ansprüche 1–7, bei dem das sauerstoffhaltige Gebiet so hergestellt wird, dass es eine Sauerstoffkonzentration von wenigstens 5E17 Atomen/cm–3 aufweist.
  9. Verfahren nach einem der Ansprüche 1–8, bei dem das Einbringen des Sauerstoffs ein Implantieren von Sauerstoffionen über die erste Oberfläche in den Halbleiterwafer aufweist.
  10. Verfahren nach Anspruch 9, bei dem das Implantieren des Sauerstoffs einen PLAD-Implantationsprozess aufweist.
  11. Verfahren nach Anspruch 10, bei dem eine Implantationsenergie aus einem Bereich zwischen 0,5 keV und 10 keV ausgewählt ist und bei dem eine Implantationsdosis aus einem Bereich zwischen 1E14 cm–2 und 1E18 cm–2 ausgewählt ist. Verfahren nach einem der Ansprüche 1–11, bei dem das Herstellen der Leerstellen wenigstens in dem sauerstoffhaltigen Gebiet das Herstellen einer Leerstellenkonzentration aufweist, die aus einem Bereich zwischen 1E17 cm–3 und 1E19 cm–3 ausgewählt ist.
  12. Verfahren nach einem der Ansprüche 1–12, bei dem das Herstellen der Leerstellen das Implantieren von Teilchen in den Halbleiterwafer aufweist.
  13. Verfahren nach Anspruch 13, bei dem das Implantieren der Teilchen das Implantieren der Teilchen über die erste Oberfläche oder über eine der ersten Oberfläche gegenüber liegende zweite Oberfläche aufweist.
  14. Verfahren nach einem der Ansprüche 13 oder 14, bei dem die Teilchen wenigstens eine der Folgenden aufweisen: Protonen und Heliumionen.
  15. Verfahren nach Anspruch 15, bei dem die Implantationsenergie aus einem Bereich zwischen 1 MeV und 5 MeV ausgewählt ist, wenn die implantierten Teilchen Protonen sind, oder bei dem die Implantationsenergie aus einem Bereich zwischen 3 MeV und 10 MeV ausgewählt ist, wenn die implantierten Teilchen Heliumionen sind.
  16. Verfahren nach Anspruch 14 oder 15, bei dem das Implantieren der Teilchen das Implantieren der Teilchen bei einer Implantationsdosis von zwischen 5E13 cm–2 und 1E15 cm–2 aufweist.
  17. Verfahren nach einem der Ansprüche 2–17, das weiterhin aufweist: Herstellen einer Abdeckschicht auf der ersten Oberfläche nach dem Einbringen des Sauerstoffs und vor dem Ausheilprozess.
  18. Verfahren nach Anspruch 18, bei dem die Abdeckschicht ausgewählt ist aus einer Gruppe, die besteht aus: einer amorphen Siliziumschicht; einer monokristallinen Siliziumschicht; einer sauerstoffhaltigen Schicht; und einer stickstoffhaltigen Schicht.
  19. Verfahren nach einem der Ansprüche 1–19, bei dem eine Dauer des Ausheilprozesses ausgewählt ist aus einem Bereich zwischen 750°C und 1100°C und bei dem eine Dauer des Ausheilprozesses ausgewählt ist aus einem Bereich zwischen 1,5 Stunden und 30 Stunden.
  20. Verfahren nach Anspruch 20, bei dem der weitere Ausheilprozess aufweist: Aufh eizen wenigstens des sauerstoffhaltigen Gebiets auf eine Temperatur zwischen 750°C und 850°C für eine Dauer von zwischen 0,5 Stunden und 10 Stunden und Aufheizen wenigstens des sauerstoffhaltigen Gebiets auf eine Temperatur von zwischen 950°C und 1100°C für eine Dauer von zwischen 1 Stunde und 20 Stunden.
  21. Verfahren nach einem der Ansprüche 1–19, das weiterhin aufweist: Erzeugen von Kristallschäden in dem sauerstoffhaltigen Gebiet vor oder nach Herstellen des sauerstoffhaltigen Gebiets.
  22. Verfahren nach Anspruch 22, bei dem das Herstellen der Kristallschäden ein Implantieren von Teilchen über die erste Oberfläche in den Halbleiterwafer vor oder nach Einbringen des Sauerstoffs aufweist. Verfahren nach Anspruch 23, bei dem die Teilchen ausgewählt sind aus einer Gruppe, die besteht aus: Sauerstoffatomen; und Siliziumatomen.
  23. Verfahren nach Anspruch 23 oder 24, bei dem das Implantieren der Teilchen das Implantieren der Teilchen unter Verwendung einer Implantationsenergie, die aus einem Bereich zwischen 500 keV und 4 MeV ausgewählt ist, und einer Implantationsdosis, die aus einem Bereich zwischen 1E10 cm–2 und 1E13 cm–2 ausgewählt ist, aufweist.
  24. Verfahren nach Anspruch 13, bei dem bei der Implantation Channeling verwendet wird.
  25. Verfahren nach einem der Ansprüche 1–24, bei dem ein Durchmesser des Wafers wenigstens 12 Inches beträgt.
  26. Verfahren nach einem der Ansprüche 1–27, das weiterhin aufweist: Entfernen eines Abschnitts des Halbleiterkörpers beginnend an der ersten Oberfläche, um die Sauerstoffpräzipitate wenigstens teilweise zu entfernen.
  27. Verfahren nach Anspruch 28, bei dem das Entfernen des Abschnitts des Halbleiterkörpers einen Ätzprozess aufweist.
DE102015121890.9A 2015-12-15 2015-12-15 Verfahren zum Prozessieren eines Halbleiterwafers Pending DE102015121890A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015121890.9A DE102015121890A1 (de) 2015-12-15 2015-12-15 Verfahren zum Prozessieren eines Halbleiterwafers
US15/379,243 US9934988B2 (en) 2015-12-15 2016-12-14 Method for processing a silicon wafer
CN201611158926.9A CN107039253B (zh) 2015-12-15 2016-12-15 用于处理硅晶圆的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015121890.9A DE102015121890A1 (de) 2015-12-15 2015-12-15 Verfahren zum Prozessieren eines Halbleiterwafers

Publications (1)

Publication Number Publication Date
DE102015121890A1 true DE102015121890A1 (de) 2017-06-22

Family

ID=58993445

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015121890.9A Pending DE102015121890A1 (de) 2015-12-15 2015-12-15 Verfahren zum Prozessieren eines Halbleiterwafers

Country Status (3)

Country Link
US (1) US9934988B2 (de)
CN (1) CN107039253B (de)
DE (1) DE102015121890A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017117753A1 (de) * 2017-08-04 2019-02-07 Infineon Technologies Austria Ag Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP2023022507A (ja) * 2021-08-03 2023-02-15 富士電機株式会社 半導体装置の製造方法
CN113793800B (zh) * 2021-08-18 2024-04-09 万华化学集团电子材料有限公司 一种半导体单晶硅片的除杂工艺及制造工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117502A1 (en) * 2012-10-25 2014-05-01 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
DE102015114361A1 (de) * 2014-08-29 2016-03-03 Infineon Technologies Ag Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708789B1 (ko) * 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
JP2008016652A (ja) * 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117502A1 (en) * 2012-10-25 2014-05-01 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
DE102015114361A1 (de) * 2014-08-29 2016-03-03 Infineon Technologies Ag Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. Renau, J.T. Scheuer: „Comparison of Plasma Doping and Beamline Technologies for Low Energy Ion Implantation", Proceedings of the 14th International Conference on Ion Implantation Technology. 2002. ISBN 0-7803-7155-0

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017117753A1 (de) * 2017-08-04 2019-02-07 Infineon Technologies Austria Ag Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen
US10658497B2 (en) 2017-08-04 2020-05-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices with superjunction structures
US10957788B2 (en) 2017-08-04 2021-03-23 Infineon Technologies Austria Ag Semiconductor devices with superjunction structures

Also Published As

Publication number Publication date
US20170170028A1 (en) 2017-06-15
US9934988B2 (en) 2018-04-03
CN107039253A (zh) 2017-08-11
CN107039253B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102008002647A1 (de) Rauschreduktion in einem Halbleiterbauelement unter Verwendung von Gegendotierung
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102009033313A1 (de) Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern
DE102011052605B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015103810A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE102010037889B4 (de) LDMOS-Vorrichtungen und Verfahren zum Ausbilden eines Grabenisolationsbereichs in einer LDMOS-Vorrichtung
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006055885B4 (de) Verfahren zum Dotieren eines Halbleiterkörpers
DE102015121890A1 (de) Verfahren zum Prozessieren eines Halbleiterwafers
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE19722112B4 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE112020006547T5 (de) Selbstausgerichtete implantate für siliziumkarbid (sic)-technologien und herstellungsverfahren
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102015114361B4 (de) Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE102016114264A1 (de) Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation
DE112020006883T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication