DE19722112B4 - Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement - Google Patents
Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement Download PDFInfo
- Publication number
- DE19722112B4 DE19722112B4 DE19722112A DE19722112A DE19722112B4 DE 19722112 B4 DE19722112 B4 DE 19722112B4 DE 19722112 A DE19722112 A DE 19722112A DE 19722112 A DE19722112 A DE 19722112A DE 19722112 B4 DE19722112 B4 DE 19722112B4
- Authority
- DE
- Germany
- Prior art keywords
- ions
- insulating layer
- semiconductor substrate
- implanted
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000008569 process Effects 0.000 claims abstract description 30
- 230000007547 defect Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 150000002500 ions Chemical class 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 238000002513 implantation Methods 0.000 claims abstract description 13
- 238000007669 thermal treatment Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 42
- -1 arsenic ions Chemical class 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 13
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 7
- 229910015900 BF3 Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 15
- 230000007704 transition Effects 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Verfahren
zur Bildung eines flachen Übergangs
in einem Halbleiter-Bauelement, welches folgende Schritte aufweist:
Bilden einer Transistorstruktur, die ein Feldoxid (17), ein Gate-Oxyd (19) und eine Gate-Elektrode (21) auf einem Halbleitersubstrat aufweist,
Abscheiden einer ersten Isolierschicht (29) über einem aktiven Bereich des Halbleitersubstrats,
Implantieren einer vorbestimmten Menge an Fehlstellenionen mit konstanter Implantierungsenergie in den aktiven Bereich, um einen durch Ionen implantierten Fehlstellenbereich zu schaffen,
Entfernen der ersten Isolierschicht (29),
Aussetzen des Halbleitersubstrats einem schnellen thermischen Prozess für eine kurze Zeit,
Bilden einer zweiten Isolierschicht (38) und einer dritten Isolierschicht (39) der Reihe nach über der resultierenden Struktur, wobei die zweite und die dritte Isolierschicht als Isolierzwischenschicht und Planierungsschicht dienen,
und Aussetzen des Halbleitersubstrats einer thermischen Behandlung im Diffusionsofen, um den mit Ionen implantierten Fehlstellenbereich in einen flachen Source/Drain-Übergangsbereich umzuwandeln.
Bilden einer Transistorstruktur, die ein Feldoxid (17), ein Gate-Oxyd (19) und eine Gate-Elektrode (21) auf einem Halbleitersubstrat aufweist,
Abscheiden einer ersten Isolierschicht (29) über einem aktiven Bereich des Halbleitersubstrats,
Implantieren einer vorbestimmten Menge an Fehlstellenionen mit konstanter Implantierungsenergie in den aktiven Bereich, um einen durch Ionen implantierten Fehlstellenbereich zu schaffen,
Entfernen der ersten Isolierschicht (29),
Aussetzen des Halbleitersubstrats einem schnellen thermischen Prozess für eine kurze Zeit,
Bilden einer zweiten Isolierschicht (38) und einer dritten Isolierschicht (39) der Reihe nach über der resultierenden Struktur, wobei die zweite und die dritte Isolierschicht als Isolierzwischenschicht und Planierungsschicht dienen,
und Aussetzen des Halbleitersubstrats einer thermischen Behandlung im Diffusionsofen, um den mit Ionen implantierten Fehlstellenbereich in einen flachen Source/Drain-Übergangsbereich umzuwandeln.
Description
- Die Erfindung betrifft ein Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement.
- Aus der
US 5,273,914 ist ein Verfahren zur Herstellung eines CMOS-Halbleiters bekannt, bei dem ein durch Ionenimplantation gebildetes Begrenzungsgebiet auf einer Gate-Elektrode erzeugt wird, die sich auf dem Substrat erstreckt. Der Begrenzungsbereich dient dazu, zu verhindern, dass die Gate-Elektrode der Ionenimplantation ausgesetzt wird. Dadurch dass die Gate-Elektrode nicht der Ionenimplantation ausgesetzt wird, wird gewährleistet, dass eine Kanalbildung in der Gate-Elektrode ausgeschlossen wird. Das Implantieren von Ionen dient hierbei der Erzeugung von Fehlstellen im Substrat. Hauptzweck ist aber die Verwendung einer Kanalbildung in der Gate-Elektrode. - Üblicherweise erfordert die ultrahohe Integration von Halbleiter-Bauelementen eine signifikante Verringerung des Gebiets bzw. der Grundfläche des Source/Drain-Bereichs. Herkömmlicherweise wird die Bildung eines Source/Drain-Übergangs durch einen Voramorphisierungsprozess ausgeführt, bei welchem schwere Ionen wie etwa Arsen, Silicium oder Germanium, vor der Implantierung von Dotierstoffen vom p-Typ, wie etwa Bor und Borfluoridionen, implantiert werden, um das Durchtunneln von Bor zu verhindern, oder durch eine nachfolgende Wärmebehandlung bei niedriger Temperatur für kurze Zeit.
- Um den Hintergrund der Erfindung besser verstehen zu können, erfolgt eine Erläuterung eines herkömmlichen Verfahrens zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement in Bezug auf
1 . - Zunächst wird eine n-Wanne
43 im oberen Teil eines Halbleitersubstrats41 gebildet, gefolgt durch die aufeinander folgende Bildung einer Feld-Oxidschicht45 , einer Gate-Oxidschicht47 , einer Gate-Elektrode49 und eines Oxidschicht-Abstandhalters51 über der n-Wanne43 . Die derart über dem Halbleitersubstrat41 gebildete Struktur dient als Maske beim Ionenimplantierungsprozess zur Bildung eines p+-Source/Drain-Übergangsbereichs53 . Die Ionen werden durch eine Rest-Oxidschicht oder eine absichtlich aufgewachsene dünne Oxidschicht59 implantiert, die auf dem p+-Source/Drain-Übergangsbereich53 gebildet wird. Um den Schaden, der dem Durchtunnelungseffekt des Dotierstoffs, hier Bor, der Ionenimplantation und Metallverunreinigung, die in die Si-Schicht bei der Ionenimplantation eingeführt werden, zuzuschreiben ist, zu verhindern, wird die Rest-Oxidschicht59 aus einer thermischen Oxidschicht gebildet, die auch verwendet wird, um das Halbleitersubstrat41 vor einem Ätzen zum Bilden der Gate-Elektrode oder vor dem Reststoff nach der Bildung des Oxidschicht-Abstandhalters51 zu schützen. - Als nächstes wird eine LPCVD-TEOS-Isolierzwischenschicht
55 abgeschieden, gefolgt von der Abscheidung einer Planarisierungschicht57 über der Isolierzwischenschicht55 . Die Planarisierungschicht57 ist eine Isolierschicht mit sehr guter Fließfähigkeit, wie etwa Borphosphosilikatglas ("BPSG"). - Mit diesem herkömmlichen Verfahren ist es aus folgenden Gründen jedoch sehr schwierig, einen flachen Übergang, der die Konstruktionsregel für eine hochgradige Integration zufrieden stellt, insbesondere einen p+n-Übergang, zu bilden.
- Erstens ist eine niedrige Energie für die BF2-Ionenimplantation erforderlich, um einen flachen p+n-Übergang zu bilden. Obwohl ein konventionell erhältlicher Hochstrom-Ionenimplanter in der Lage ist, eine Ionenimplantation mit 10 keV oder niedriger durchzuführen, ist seine Implantationsdosis jedoch zu gering, um den Implanter für den Prozess anwenden zu können.
- Zweitens ist eine Senkung der Prozesstemperatur und -dauer in dem auf die Ionenimplantation folgenden thermischen Prozess, der dazu dient, den Übergang flach zu machen, limitiert aufgrund einer kritischen Bedingung zum Einebnen der Isolierzwischenschicht, wie etwa der BPSG. Eine derartige Verringerung mindert auch die Dotierstoffaktivierung und die Defektbeseitigung und führt so zu einer Erhöhung des Schichtwiderstands und des Übergangsleckstroms.
- Insbesondere ist es schwierig, die Bor-Diffusion einer derartigen BF2-Ionenimplantation zu verhindern, weil das implantierte Fluor das Halbleitersubstrat amorph macht, was dazu führt, dass nach der Wärmebehandlung für die Planarisierung der herkömmlichen LPCVD-TEOS- und BPSG-Schicht Defekte unterhalb der Grenze zwischen einem anfänglich amorphisierten Bereich und einem nicht amorphisierten Bereich weit verteilt werden. Die Defekte liegen außerdem in hohem Maß in der Verarmungsschicht des Übergangs vor, was den Übergangsleckstrom erhöht.
- Obwohl nicht gezeigt, können andere herkömmliche Verfahren einen flachen Übergang durch Absenken der Prozess-Temperatur und -Zeit bei der nachfolgenden Wärmebehandlung erzeugen. Allerdings kann durch die meisten von ihnen weder eine elektrische Aktivierung des Dotierstoffs noch eine Defektbeseitigung erzielt werden, was bei diesen Verfahren zu einem sehr hohen Übergangsleckstrom führt. Die kritische Bedingung zum Planarisieren der Isolierzwischenschicht, wie etwa der BPSG-Schicht, limitiert die Verringerung der Prozess-Temperatur und der -Zeit der nachfolgenden Wärmebehandlung stark, wodurch die Bildung des flachen Übergangs behindert wird.
- Aufgrund der vorstehend genannten Beschränkung sind die durch die herkömmlichen Verfahren hergestellten Halbleiter-Bauelemente bezüglich ihrer Zuverlässigkeit und einer hohen Integrierbarkeit beschränkt.
- Eine Aufgabe der vorliegenden Erfindung besteht darin, die beim Stand der Technik vorhandenen Probleme zu überwinden, und ein Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement zu schaffen.
- Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Als Ergebnis intensiver und sorgfältiger Studien haben die vorliegenden Erfinder ermittelt, dass der am stärksten beschränkende Faktor zur Erzielung eines flachen Übergangs in einem Halbleiter-Bauelement Punktdefekte sind, wie etwa Si-Zwischengitterstellen und -Fehlstellen, die beide durch Ionenimplantation erzeugt werden, und dass die internen Siliciumdefekte beseitigt werden, wenn die Punktdefekte miteinander gekoppelt werden (Si-Zwischengitterstelle plus -Fehlstelle = 0). Aufgrund des Ergebnisses kann nach der Ionenimplantation eine große Mengen an Punktdefekten ohne Diffusion von Dotierstoffen und ohne Koppeln der Punktdefekte durch Ausführen eines schnellen thermischen Prozesses mit einer steilen Temperaturrampe für eine kurze Zeit entfernt werden.
- Vorliegend werden Arsenionen mit Hilfe der Lücke und Borionen mit Hilfe der Siliciumzwischengitterstelle diffundiert. Nach Durchführen des schnellen thermischen Prozesses für eine kurze Zeit werden die Punktdefekte miteinander gekoppelt, so dass ihre Dichten stark verringert werden. Dadurch können sowohl die Arsen- als auch die Borionen daran gehindert werden, bei der nachfolgenden thermischen Behandlung bzw. Wärmebehandlung bzw. Behandlung im Diffusionsofen zur Planarisierung des Oxids gleichzeitig diffundiert zu werden, wodurch ein flacher Übergang geschaffen wird. Außerdem können restliche Defekte bezüglich der Größe und Dichte verringert werden, was zu einer elektrischen Aktivierung der Dotierstoffe und einem geringen Übergangsleckstrom führt.
- Gemäß der vorliegenden Erfindung wird die vorstehend genannte Aufgabe durch Bereitstellen eines Verfahrens zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement gelöst, aufweisend die Schritte: Erstellen einer Transistorstruktur, einschließlich eines Feldoxids, eines Gate-Oxids und einer Gate-Elektrode auf einem Halbleitersubstrat, Abscheiden einer ersten Isolierschicht mit einer Dicke über einem aktiven Bereich des Halbleitersubstrats, Implantieren einer vorbestimmten Menge an Fehlstellenionen mit konstanter Implantierungsenergie in den aktiven Bereich zur Bildung eines Ionen-implantierten Fehlstellenbereichs, Entfernen der ersten Isolierschicht, Unterwerfen des Halbleitersubstrats einem schnellen thermischen Prozess für eine kurze Zeit, Bilden einer zweiten Isolierschicht und einer dritten Isolierschicht über der resultierenden Struktur nacheinander, wobei die zweiten und dritten Isolierschichten als Isolierzwischenschicht und Planarisierungsschicht dienen, und Unterwerfen des Halbleitersubstrats einer thermischen Behandlung im Diffusionsofen, um den Ionen implantierten Fehlstellenbereich in einen flachen Source/Drain-Übergangsbereich umzuwandeln.
- Nachfolgend wird die Erfindung anhand der Zeichnungen beispielhaft näher erläutert; es zeigen:
-
1 eine Querschnittsansicht eines herkömmlichen Verfahrens zur Bildung eines flachen Übergangs in einem CMOS-Halbleiter-Bauelement, -
2A bis2D Querschnittsansichten eines Verfahrens zur Bildung eines flachen Übergangs in einem CMOS-Halbleiter-Bauelement gemäß der vorliegenden Erfindung, und -
3 Tiefenverteilungskurven von Bor gemäß einem herkömmlichen Verfahren und gemäß der vorliegenden Erfindung. - In
2 sind die schrittweisen Prozesse bei der Bildung eines flachen Übergangs in einem CMOS-Transistor gezeigt. - Wie in
2A gezeigt, werden zunächst trivalente p-Typ-Ionen und pentavalente n-Typ-Ionen selektiv in ein Halbleitersubstrat11 implantiert, um eine p-Wanne13 und eine n-Wanne15 zu bilden, und ein Feldoxid17 wird an der Grenze zwischen der p-Wanne13 und der n-Wanne15 gebildet. Ein Gate-Oxid19 wird vollständig über dem Halbleitersubstrat11 gebildet, woraufhin ein leitendes Material, wie etwa Polysilicium, über der resultierenden Struktur abgeschieden wird. Ein Strukturierprozess führt zu einer Gate-Elektrode21 . Daraufhin wird ein erstes Photoresistschichtmuster23 so gebildet, dass die n-Wanne15 abgedeckt ist, und es dient als Maske für den Implantierungsprozess, bei welchem Arsenionen, n-Typ-Ionen, mit niedriger Dichte in die p-Wanne13 implantiert werden, um einen leicht bzw. gering dotierten Arsenbereich25 zu erzeugen. - Als zweites wird, wie in
2B gezeigt, nach Entfernen des ersten Photoresistschichtmusters23 ein Oxid, bei dem es sich um einen Isolator handelt, vollständig über der resultierenden Struktur abgeschieden und daraufhin einem anisotropen Ätzprozess unterworfen, um einen Oxid-Abstandshalter27 an der Seitenwand der Gate-Elektrode21 zu bilden, und eine erste Isolierschicht29 mit einer Dicke von etwa 5–20 nm wird auf dem Teil des Subtrats gebildet, in welchem ein Source/Drain-Bereich gebildet werden soll. Die erste Isolierschicht29 kann gebildet werden, indem die Überätzung nicht ausgeführt wird, die das anisotrope Ätzen begleitet. Infolge davon wird ein zweites Photoresistmuster31 gebildet, um die n-Wanne15 abzudecken. Unter Verwendung des zweiten Photoresistmusters als Maske werden Arsenionen mit einer Implantationsdosis von 1E15-1E16 Ionen/cm2 sowie mit einer Implantationsenergie von 10–40 keV implantiert, um einen stark dotierten Arsenbereich33 in der p-Wanne13 zu bilden. Infolge davon wird eine gering dotierte Drainstruktur ("LDD") gebildet, in welcher der hochdichte Arsen-implantierte Bereich33 den gering dotierten Arsen-Bereich enthält. - Wie in
2C gezeigt, wird nach Entfernung des zweiten Photoresistmusters31 als nächstes ein drittes Photoresistmuster35 gebildet, um die p-Wanne13 abzudecken. Um einen Borfluoridionen-implantierten Bereich37 in der n-Wanne15 zu bilden, dient das dritte Photoresistmuster35 als Maske, wenn Borfluorid(BF2)ionen in einer Dosis von 1E15–5E15 Ionen/cm2 und mit einer Energie von 5–40 keV in der n-Wanne15 implantiert werden. - Anstelle der Borfluoridionen können Borionen verwendet werden. In diesem Fall wird der resultierende Borionen-implantierte Bereich durch Implantieren von Borionen in einer Dosis von 1E15–5E15 Ionen/cm2 und mit einer Energie von 2–10 keV implantiert.
- Wie in
2D gezeigt, wird daraufhin das dritte Photoresistmuster35 entfernt, gefolgt von der Entfernung des restlichen Oxids29 unter Verwendung einer HF-Lösung, die zu keiner Beschädigung des Halbleitersubstrats11 führt. Daraufhin wird das Halbleitersubstrat11 einem schnellen thermischen Prozess (RTP) unterworfen, bei welchem eine Stickstoffatmosphäre mit einer Temperaturrampe von 30°C/s oder höher auf eine Temperatur von etwa 750 bis 1050°C erwärmt wird, wobei die Temperatur 2 bis 60 Sekunden beibehalten wird. Ein TEOS-Oxid38 , das als Isolierschicht dient, wird mit einer Dicke von 30 bis 100 nm abgeschieden, gefolgt von der Abscheidung einer BPSG-Isolierschicht über dem TEOS-Oxid38 . Die BPSG-Isolierschicht39 kann durch einen Plasma-verstärkten chemischen Dampfabscheidungsprozess, einen chemischen Dampfabscheidungsprozess unter Atmosphärendruck oder einen chemischen Dampfabscheidungsprozess unter niedrigem Druck gebildet werden. Daraufhin wird eine Wärmebehandlung bzw. eine Behandlung im Diffusionsofen ausgeführt, um gleichzeitig einen n+-Source/Drain-Übergangsbereich in der p-Wanne13 und einen p+-Source/Drain-Übergangsbereich in der n-Wanne15 bei einer Temperatur von 750 bis 900°C für 10 bis 90 Minuten zu bilden. - Der schnelle thermische Prozess, der in einem hohen Wärmebereich für eine kurze Zeit ausgeführt wird, veranlasst die Punktdefekte, wie etwa die Siliciumzwischengitterstellen und -fehlstellen, die beide durch die Ionenimplantation auftreten, dazu, miteinander gekoppelt und dadurch entfernt zu werden, wodurch die Diffusion von Dotierstoffen verhindert wird, die durch Defekte bei einer nachfolgenden Behandlung im Diffusionsofen verursacht werden. Infolge dessen bleibt die Tiefe des Übergangs flach und der Übergangsleckstrom wird verringert.
-
3 zeigt die Verteilung von Fehlstellen- bzw. Störstellenionen, die mit dem herkömmlichen Verfahren und dem Verfahren gemäß der Erfindung in das Halbleitersubstrat implantiert sind. Wie aus3 hervorgeht, führt ein zusätzlicher schneller thermischer Prozess, der bei 950°C für 5 Sekunden ausgeführt wird, zum selben Zustand der Ionenimplantation, und eine thermische Behandlung im Diffusionsofen wie bei dem herkömmlichen Verfahren führt zu einer Bortiefenverteilung, die wesentlich flacher ist als sie mit dem herkömmlichen Verfahren erhalten wird. - Wie vorstehend erläutert, kann ein wesentlich flacherer Übergang mit einem geringeren Schichtwiderstand und einem geringeren Leckstrom selbst unter denselben Ionenimplantierungs- und Diffusionssbedingungen durch die vorliegende Erfindung im Vergleich zum herkömmlichen Verfahren erhalten werden. Dies trägt zu einer Verbesserung der Produktionsausbeute des Halbleiter-Bauelements bei. Durch Beseitigung der Punktdefekte durch den schnellen thermischen Prozess können außerdem die Beschränkungen bei der Auswahl der Temperatur im Diffusionsofen und der Prozesszeit zum Planarisieren der nachfolgenden Isolierzwischenschicht gelockert werden, so dass die Prozesstoleranz vergrößert werden kann, wodurch die Eigenschaften und die Zuverlässigkeit des Halbleiter-Bauelements verbessert werden und eine hohe Integration des Halbleiter-Bauelements möglich ist.
Claims (10)
- Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement, welches folgende Schritte aufweist: Bilden einer Transistorstruktur, die ein Feldoxid (
17 ), ein Gate-Oxyd (19 ) und eine Gate-Elektrode (21 ) auf einem Halbleitersubstrat aufweist, Abscheiden einer ersten Isolierschicht (29 ) über einem aktiven Bereich des Halbleitersubstrats, Implantieren einer vorbestimmten Menge an Fehlstellenionen mit konstanter Implantierungsenergie in den aktiven Bereich, um einen durch Ionen implantierten Fehlstellenbereich zu schaffen, Entfernen der ersten Isolierschicht (29 ), Aussetzen des Halbleitersubstrats einem schnellen thermischen Prozess für eine kurze Zeit, Bilden einer zweiten Isolierschicht (38 ) und einer dritten Isolierschicht (39 ) der Reihe nach über der resultierenden Struktur, wobei die zweite und die dritte Isolierschicht als Isolierzwischenschicht und Planierungsschicht dienen, und Aussetzen des Halbleitersubstrats einer thermischen Behandlung im Diffusionsofen, um den mit Ionen implantierten Fehlstellenbereich in einen flachen Source/Drain-Übergangsbereich umzuwandeln. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Isolierschicht (
29 ) ein 5 bis 20 nm dickes Oxyd ist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der mit Ionen implantierte Fehlstellenbereich durch Implantieren von Arsenionen mit einer Implantationsdosis von 1E15–5E15 Ionen/cm2 und einer Implantationsenergie von 10 bis 40 keV gebildet wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ionen-implantierte Fehlstellenbereich durch Implantieren von Borfluoridionen mit einer Implantationsdosis von 1E15–5E15 Ionen/cm2 und einer Implantationsenergie von 5–40 keV gebildet wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ionen-implantierte Fehlstellenbereich durch Implantieren von Borionen mit einer Implantationsdosis von 1E15–5E15 Ionen/cm2 und einer Implantationsenergie von 2–10 keV gebildet wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Isolierschicht (
29 ) unter Verwendung einer HF-Lösung nass entfernt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der schnelle thermische Prozess bei einer Temperatur von 750 bis 1050°C für 2 bis 60 Sekunden mit einer Temperaturrampe von 30°C/s oder höher ausgeführt wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Isolierschicht (
38 ) eine Tetraethylorthosilikat-Isolierschicht mit einer Dicke von 30 bis 100 nm ist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dritte Isolierschicht (
39 ) durch einen plasma-verstärkten chemischen Dampfabscheidungsprozess, einen chemischen Dampfabscheidungsprozess unter Atmosphärendruck oder einen chemischen Dampfabscheidungsprozess bei niedriger Temperatur gebildet wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die thermische Behandlung im Diffusionsofen bei einer Temperatur von 750 bis 900°C für 10 bis 90 Minuten ausgeführt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR96-23252 | 1996-06-14 | ||
KR1019960023252A KR100203131B1 (ko) | 1996-06-24 | 1996-06-24 | 반도체 소자의 초저접합 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19722112A1 DE19722112A1 (de) | 1998-01-02 |
DE19722112B4 true DE19722112B4 (de) | 2004-12-16 |
Family
ID=19463049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722112A Expired - Fee Related DE19722112B4 (de) | 1996-06-14 | 1997-05-27 | Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement |
Country Status (5)
Country | Link |
---|---|
US (1) | US5872047A (de) |
JP (1) | JP3007061B2 (de) |
KR (1) | KR100203131B1 (de) |
DE (1) | DE19722112B4 (de) |
GB (1) | GB2314676B (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100245092B1 (ko) * | 1996-12-20 | 2000-02-15 | 김영환 | 초저접합을 갖는 반도체소자 제조방법 |
JP3450163B2 (ja) | 1997-09-12 | 2003-09-22 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6461923B1 (en) * | 1999-08-18 | 2002-10-08 | Advanced Micro Devices, Inc. | Sidewall spacer etch process for improved silicide formation |
DE10139396A1 (de) * | 2001-08-10 | 2003-01-16 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit einem Varaktor |
KR100508756B1 (ko) * | 2003-03-12 | 2005-08-17 | 삼성전자주식회사 | 반도체 장치의 트랜지스터 형성 방법 |
TWI260717B (en) * | 2004-05-17 | 2006-08-21 | Mosel Vitelic Inc | Ion-implantation method for forming a shallow junction |
KR100752197B1 (ko) | 2006-09-12 | 2007-08-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
US7927987B2 (en) * | 2007-03-27 | 2011-04-19 | Texas Instruments Incorporated | Method of reducing channeling of ion implants using a sacrificial scattering layer |
US8775576B2 (en) | 2012-04-17 | 2014-07-08 | Nimbix, Inc. | Reconfigurable cloud computing |
KR101517730B1 (ko) | 2014-07-24 | 2015-05-06 | 쌍용자동차 주식회사 | 자동차용 테일게이트 로워 트림에 구비되는 우산꽂이 |
US10061583B2 (en) | 2014-12-24 | 2018-08-28 | Intel Corporation | Systems, apparatuses, and methods for data speculation execution |
US10942744B2 (en) | 2014-12-24 | 2021-03-09 | Intel Corporation | Systems, apparatuses, and methods for data speculation execution |
US10303525B2 (en) | 2014-12-24 | 2019-05-28 | Intel Corporation | Systems, apparatuses, and methods for data speculation execution |
US10387158B2 (en) | 2014-12-24 | 2019-08-20 | Intel Corporation | Systems, apparatuses, and methods for data speculation execution |
US10061589B2 (en) | 2014-12-24 | 2018-08-28 | Intel Corporation | Systems, apparatuses, and methods for data speculation execution |
US10387156B2 (en) | 2014-12-24 | 2019-08-20 | Intel Corporation | Systems, apparatuses, and methods for data speculation execution |
JP2017139312A (ja) * | 2016-02-03 | 2017-08-10 | 株式会社Screenホールディングス | 接合形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5273914A (en) * | 1988-10-14 | 1993-12-28 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a CMOS semiconductor devices |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4329773A (en) * | 1980-12-10 | 1982-05-18 | International Business Machines Corp. | Method of making low leakage shallow junction IGFET devices |
JPS6072272A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置の製造方法 |
NL8802219A (nl) * | 1988-09-09 | 1990-04-02 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd. |
US5366922A (en) * | 1989-12-06 | 1994-11-22 | Seiko Instruments Inc. | Method for producing CMOS transistor |
JP2994128B2 (ja) * | 1991-03-04 | 1999-12-27 | シャープ株式会社 | 半導体装置の製造方法 |
US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
US5563093A (en) * | 1993-01-28 | 1996-10-08 | Kawasaki Steel Corporation | Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes |
US5413945A (en) * | 1994-08-12 | 1995-05-09 | United Micro Electronics Corporation | Blanket N-LDD implantation for sub-micron MOS device manufacturing |
-
1996
- 1996-06-24 KR KR1019960023252A patent/KR100203131B1/ko not_active IP Right Cessation
-
1997
- 1997-05-27 DE DE19722112A patent/DE19722112B4/de not_active Expired - Fee Related
- 1997-06-06 JP JP9149491A patent/JP3007061B2/ja not_active Expired - Fee Related
- 1997-06-06 GB GB9711803A patent/GB2314676B/en not_active Expired - Fee Related
- 1997-06-09 US US08/871,850 patent/US5872047A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5273914A (en) * | 1988-10-14 | 1993-12-28 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a CMOS semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
KR100203131B1 (ko) | 1999-06-15 |
KR980005412A (ko) | 1998-03-30 |
US5872047A (en) | 1999-02-16 |
JPH1055978A (ja) | 1998-02-24 |
GB9711803D0 (en) | 1997-08-06 |
DE19722112A1 (de) | 1998-01-02 |
JP3007061B2 (ja) | 2000-02-07 |
GB2314676A (en) | 1998-01-07 |
GB2314676B (en) | 2001-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19722112B4 (de) | Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement | |
DE10214066B4 (de) | Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben | |
DE10245607B4 (de) | Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht | |
DE10345346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind | |
EP0018520B1 (de) | Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung | |
DE102006046363B4 (de) | Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen | |
DE102008011814B4 (de) | CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben | |
DE10255849B4 (de) | Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung | |
DE102005030065B4 (de) | Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben | |
DE4420052C2 (de) | Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen | |
DE102008054075A1 (de) | Abgesenkter Drain- und Sourcebereich in Verbindung mit einer komplexen Silizidherstellung in Transistoren | |
DE102006035669A1 (de) | Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist | |
DE10261307B4 (de) | Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement | |
DE3938925A1 (de) | Verfahren zur herstellung eines integrierten schaltkreises | |
DE3324332A1 (de) | Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat | |
DE10324433B4 (de) | Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil | |
DE19654686A1 (de) | Verfahren zum Herstellen einer Dreifachwanne in einer Halbleitervorrichtung | |
DE102015121890A1 (de) | Verfahren zum Prozessieren eines Halbleiterwafers | |
DE102004057764B4 (de) | Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement | |
EP1415340A2 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
DE2162219A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
DE102007052167B4 (de) | Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement | |
DE10240422A1 (de) | Halbleiterelement mit einer Polysilizium-Linienstruktur mit vergrößertem Metallsilizidbereichen und ein Verfahren zur Herstellung der Polysilizium-Linienstruktur eines Halbleiterelementes | |
DE10210233B4 (de) | Neues Integrationsverfahren zur Ausbildung erhöhter Kontakte für Sub-150nm Bauelemente | |
DE19649701B4 (de) | Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131203 |