DE10210233B4 - Neues Integrationsverfahren zur Ausbildung erhöhter Kontakte für Sub-150nm Bauelemente - Google Patents
Neues Integrationsverfahren zur Ausbildung erhöhter Kontakte für Sub-150nm Bauelemente Download PDFInfo
- Publication number
- DE10210233B4 DE10210233B4 DE10210233A DE10210233A DE10210233B4 DE 10210233 B4 DE10210233 B4 DE 10210233B4 DE 10210233 A DE10210233 A DE 10210233A DE 10210233 A DE10210233 A DE 10210233A DE 10210233 B4 DE10210233 B4 DE 10210233B4
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- contacts
- openings
- polysilicon layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 8
- 230000010354 integration Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims description 21
- 230000007704 transition Effects 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 239000005360 phosphosilicate glass Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000005469 granulation Methods 0.000 claims description 2
- 230000003179 granulation Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 28
- 238000000151 deposition Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005280 amorphization Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241000575946 Ione Species 0.000 description 1
- LTXREWYXXSTFRX-QGZVFWFLSA-N Linagliptin Chemical compound N=1C=2N(C)C(=O)N(CC=3N=C4C=CC=CC4=C(C)N=3)C(=O)C=2N(CC#CC)C=1N1CCC[C@@H](N)C1 LTXREWYXXSTFRX-QGZVFWFLSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- -1 back etches Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001894 space-charge-limited current method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Ein
Verfahren zur Ausbildung von Kontakten bei der Herstellung eines
integrierten Schaltkreis-Bauelements, das umfasst:
Bereitstellen von Halbleiter-Bauelementstrukturen in und auf einem Substrat (10);
Bedecken der Halbleiter-Bauelementstrukturen mit einer dielektrischen Schicht (40);
Ätzen durch die dielektrische Schicht (40), um erste Öffnungen (50, 52) zu dem Substrat (10) auszubilden;
Amorphisieren einer Oberfläche des Substrats (10) an Stellen, an denen es in den ersten Öffnungen (50, 52) freigelegt ist;
selektives Ausbilden einer Polysiliziumschicht (120) auf der amorphisierten Substratoberfläche;
Implantieren von Ionen in die Polysiliziumschicht (120), um erhobene Kontakte auszubilden;
darauf folgend Ätzen durch die dielektrische Schicht (40) um zweite Öffnungen (54) zu Gates auszubilden; und
Füllen der ersten (50, 52) und zweiten (54) Öffnungen mit einer leitenden Schicht (170), um die Ausbildung der Kontakte zu vervollständigen bei der Herstellung des integrierten Schaltkreis-Bauelements.
Bereitstellen von Halbleiter-Bauelementstrukturen in und auf einem Substrat (10);
Bedecken der Halbleiter-Bauelementstrukturen mit einer dielektrischen Schicht (40);
Ätzen durch die dielektrische Schicht (40), um erste Öffnungen (50, 52) zu dem Substrat (10) auszubilden;
Amorphisieren einer Oberfläche des Substrats (10) an Stellen, an denen es in den ersten Öffnungen (50, 52) freigelegt ist;
selektives Ausbilden einer Polysiliziumschicht (120) auf der amorphisierten Substratoberfläche;
Implantieren von Ionen in die Polysiliziumschicht (120), um erhobene Kontakte auszubilden;
darauf folgend Ätzen durch die dielektrische Schicht (40) um zweite Öffnungen (54) zu Gates auszubilden; und
Füllen der ersten (50, 52) und zweiten (54) Öffnungen mit einer leitenden Schicht (170), um die Ausbildung der Kontakte zu vervollständigen bei der Herstellung des integrierten Schaltkreis-Bauelements.
Description
- Die vorliegende Erfindung bezieht sich auf die Herstellung integrierter Schaltkreis-Bauelemente und insbesondere auf ein Verfahren zur Herstellung eines erhöhten Kontaktes, um Bauelemente mit ultra-flachen Übergängen bei der Herstellung von integrierten Schaltkreisen zu erreichen.
- Bei der Herstellung von integrierten Schaltkreis-Bauelementen wird ein flacher Übergang (weniger als 100nm) gefordert, wenn die Grundabmessung unter den 250nm Bereich schrumpft. Obwohl erhebliche Fortschritte erzielt wurden, um einen flachen Übergang durch den Einsatz von Niederenergie-Implantierung mit nachfolgendem schnellen Wärmebehandlungsprozess bzw. rapid thermal process(RTP) auszubilden, wurde der Ausbildung von Kontakten über dem flachen Übergang wenig Aufmerksamkeit gewidmet. Um vollständig funktionsfähige Bauelemente herzustellen, muß ein sicherer Kontakt erstellt werden, um einen niederohmigen Kontakt zur Oberfläche eines Source/Drain Übergangs bereitzustellen. Wegen einer grundsätzlichen Begrenzung ist jedoch ein gleichzeitiges Erreichen eines geringen Widerstands und eines flachen Kontaktes nicht trivial: um einen geringen Widerstand auszubilden, wird eine hochdosierte Implantierung benötigt und um einen flachen Übergang auszubilden, wird eine Niederenergie-Implantierung benötigt.
- Eine Niederenergie-Implantierung leidet an einem geringen Strahlstrom wegen ihrer prinzipiellen Raumladungsbegrenzung. Um einen niederohmigen Kontakt auszubilden, wird eine Implantierung mit hoher Dosierung benötigt, um die Schottky-Barriere zu überwinden, um einen ohmschen Kontakt auszubilden. Wegen der Kriterien eines raumladungsbegrenzten Stromes wird jedoch eine Hochenergie-Implantierung benötigt. Deshalb wird im allgemeinen eine Kontaktimplantierung mit hoher Dosierung (höher als die des Übergangs) und hoher Energie (höher als die des Übergangs) durchgeführt, aber entfernt von einer Gateseite. Dies wird einen tieferen Kontaktübergang zur Folge haben als die Tiefe des Source/Drain Übergangs. Wenn die Grundabmessung schrumpft, verbessert sich die Beherrschung der Überlappung nicht ebenso stark wie die Beherrschung kritischer Abmessungen was ungenügende Justierung zwischen den Schichten (>30%) zur Folge hat. Dies wird Fehljustierungen zwischen Kontakt und Gate-Elelektrode zur Folge haben. Auf diese Weise wird der tiefere Kontaktübergang die Leistung des Bauelements beeinflussen durch Verursachen eines Short-Channel-Effektes (SCE) und Verminderung der Schwellspannung.
- Der Kontaktübergang wird typischerweise auf eine reine Siliziumoberfläche implantiert, während der Source/Drain Übergang durch ein Abschirm Oxid implantiert wird. Bei einer Niederenergie-Implantierung verbleibt ein erheblicher Anteil der Dotierungssubstanzen, mehr als 50%, im Abschirm Oxid. Um das Kontaktproblem für zukünftige Bauelemente endgültig zu lösen, wird die Ausbildung erhöhter Kontakte ideal sein.
- Eine Anzahl von Patenten haben die Aspekte der Herstellung von Übergängen und Kontakten angesprochen. U.S. Patent 6,090,691 für Ang et al offenbart ein Verfahren zur Ausbildung von Source/Drain ohne den Einsatz von selektivem Epithaxialwachstum. U.S. Patent 6,008,104 für Schrems zeigt einen DRAM Prozess mit plasmadotierten Source/Drains, mehreren selektiven Ätzvorgängen und einem Kontaktprozess. U.S. Patent 5,904,770 für Ohtani et al zeigt ein Verfahren zur Musterung einer amorphen Siliziumschicht und anschließender Ausbildung von erhöhten Source/Drains in dieser Schicht durch Plasmadotierung. U.S. Patent 4,912,065 für Mizuno et al lehrt einen Plasma-Dotierungsprozess. U.S. Patent 5,718,800 für Juengling und 6,136,643 für Jeng et al zeigt Kontaktprozesse und Nitrid-Abdeckungen über Gates.
-
US 4,966,868 offenbart ein Verfahren zum selektiven Abscheiden von Polysilizium in Kontaktlöchern einer dielektrischen Zwischenschicht und nachfolgendem Dotieren des Polysiliziums und selektivem Abscheiden von Wolfram auf dem Polysilizium. -
US 5,298,463 lehrt ein Verfahren zum Herstellen eines Halbleiter-Wafers, in dem eine Mehrzahl leitender Bereiche ausgebildet wird und eine dielektrische Deckschicht abgeschieden wird. Es wird offenbart, dass Gate- und Substratkontakte prinzipiell in separaten Ätzschritten hergestellt werden können. -
US 5,563,448 lehrt die Herstellung einer Kontaktstruktur eines integrierten Halbleiterbauteils und offenbart, dass prinzipiell nach dem Herstellen von Kontaktlöchern eine Plug-Implantation durchgeführt werden kann, bevor leitendes Material in die Kontaktlöcher abgeschieden wird. -
US 5,156,994 lehrt das Ausbilden von Verbindungsleitungen auf einer Waferoberfläche und in diesem Zusammenhang insbesondere die Amorphisierung von Oberflächen von Siliziumsubstraten mittels Implantation für eine selektive Polysilizumabscheidung. -
US 5,210,043 offenbart ein Verfahren zur Herstellung eines Halbleiterbauteils, in dem eine amorphe oder polykristalline Siliziumschicht in einem Kontaktloch vor dem Abscheiden eines Kontaktmetalls abgeschieden wird und nach dem Abscheiden des Kontaktmetalls eine Implantation durchgeführt wird. - Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, ein wirkungsvolles und sehr herstellungsgeeignetes Verfahren zur Ausbildung von erhöhten Kontakten bei der Herstellung integrierter Schaltkreise bereitzustellen.
- Es ist ein weiteres Ziel der Erfindung, erhöhte Kontakte unter Nutzung von Polysilizium auszubilden.
- Es ist ein anderes Ziel der Erfindung, erhöhte Kontakte auszubilden durch den Einsatz von Polysilizium, das durch einen Prozess halbkugelförmiger Körnung bzw. hemispherical grain (HSG) abgeschieden ist.
- Es ist noch ein anderes Ziel der Erfindung, erhöhte Polysilizium-Kontakte auszubilden, die mit einem Niederenergie-Implantienangsverfahren integriert werden, um flache Kontakte auszubilden.
- Es ist noch ein weiteres Ziel der Erfindung, erhöhte Polysilizium-Kontakte auszubilden unter Einsatz selektiver Polysilizium Abscheidung bei einer gesteuerten Korngröße, wobei die Polysiliziumschicht implantiert wird, um Bauteile ultra-flacher Übergänge zu erreichen.
- Gemäß den Zielen der Erfindung wird ein integriertes Verfahren zur Ausbildung erhöhter Kontakte erreicht, um Bauelemente mit ultraflachen Übergängen zu erhalten. Halbleiter-Bauelementstrukturen in und auf einem Substrat werden bereitgestellt und mit einer dielektrischen Schicht bedeckt.
- Die dielektrische Schicht wird durchgeätzt, um erste Öffnungen zu dem Substrat auszubilden. Die Oberfläche des Substrats wird an Stellen, an denen es in den ersten Öffnungen freigelegt ist, amorphisiert.
- Eine Siliziumschicht wird selektiv auf der amorphisierten Substratoberfläche ausgebildet. Dann werden Ionen in die Siliziumschicht implantiert, um Dotierungen in den erhobenen Kontakten bereitzustellen.
- Darauf folgend wird die dielektrische Schicht durchgeätzt, um zweite Öffnungen auszubilden zu Gates. Die ersten und zweiten Öffnungen werden mit einer leitenden Schicht gefüllt, um die Ausbildung der Kontakte zu vervollständigen bei der Herstellung eines integrierten Schaltkreis-Bauelements.
- In den beigefügten Zeichnungen, die einen Teil der Beschreibung bilden, wird gezeigt:
-
1 bis6 sind Querschnittdarstellungen einer bevorzugten Ausführungsform der vorliegenden Erfindung. - Der Prozess der vorliegenden Erfindung stellt ein Verfahren zur Ausbildung erhöhter Polysiliziumkontakte bereit, um Bauteile mit ultra-flachen Übergängen zu erreichen. Bei dem Verfahren der vorliegenden Erfindung wird eine selektive Polysilizium Abscheidung mit einer gesteuerten Korngröße in den Kontaktöffnungen durchgeführt. Die Polysiliziumschicht wird unter Niederenergie und hoher Dosierung implantiert. Die dotierte Polysiliziumschicht wirkt als aufbrauchbare Kontaktschicht, um das Vordringen des Übergangs in das Silizium während der Silizidierung auszugleichen. Das Verfahren der vorliegenden Erfindung kann sowohl für DRAM als auch für Non-DRAM Bauteile angewendet werden.
-
1 auf die nun insbesondere Bezug genommen wird, zeigt ein Halbleitersubstrat10 . Tiefgrabenkondensator24 wird gezeigt bei der Herstellung eines Tiefgraben-DRAM Schaltkreis-Bauelements, bzw. Deep trench DRAM integrated circuit device. Dem Fachmann ist verständlich, daß der Prozess der vorliegenden Erfindung nicht auf ein Tiefgraben-DRAM Bauelement wie es in den Abbildungen gezeigt ist, oder auf jedes DRAM Bauelement begrenzt sein soll, sondern auch auf jegliche Anwendung ausgedehnt und in solcher angewendet werden kann, in welcher sowohl flache Übergänge als auch niederohmige Kontakte zu diesen Übergängen gefordert werden. - Gate-Elektroden und Verbindungsleitungen
30 wurden auf dem Halbleitersubstrat aufliegend ausgebildet. Eine abdeckende Schicht34 bedeckt die Deck- und Seitenwandflächen der Gate-Elektroden und der Verbindungsleitungen. Die abdeckende Schicht kann eine Nitrid Schicht sein wie etwa Silizium-Nitrid oder Silizium-Oxynitrid mit einer Dicke zwischen ungefähr 10 und 30 Nanometer. Flache Source/Drain Übergänge100 wurden angrenzend an die Gate-Elektroden ausgebildet. - Die dielektrische Zwischenschicht
40 ist als Decke über die Strukturen des Halbleiter-Bauelements abgeschieden. Diese Schicht kann Siliziumdioxid, Borophosphotetraethoxysilane (BP-TEOS) Oxid, Borophosphosilikat Glas (BPSG), Phosphosilikat Glas (PSG), oder eine Kombination aus BPSG und Siliziumdioxid usw. umfassen, und kann aus einer oder mehreren Schichten bestehen. Die gesamte Dicke der Schicht40 beträgt zwischen ungefähr 600 und 1000 Nanometer. Die Oberseite der dielektrische Zwischenschicht40 kann planbearbeitet sein, z.B. durch Rückfluß von dielektrischen Material, Rückätzen, oder chemisch-mechanische Politur (CMP), oder ähnliches. - Um einen minimalen Zwischenraum zwischen dem Gate und dem Kontakt zu bewahren, kommt vorzugsweise ein selbstjustierender Kontakt-Ätzprozess (SAC) zum Einsatz, wie derjenige, der in der parallelanhängigen US Patent Anmeldung Serien Nummer 09/898125-(PR-90-004/007), für denselben Erfinder beschrieben ist hiermit als Bezugsdokument aufgenommen wird. Das bedeutet, daß die Kontakt-zu-Substrat Ätzung von der Kontakt-zu-Gate Ätzung entkoppelt ist. Das bedeutet, wie in
1 gezeigt, daß Öffnungen50 für den Kontakt zu den Bitleitungen (CB) und die Öffnungen52 für den Kontakt zum Substrat (CS) gleichzeitig geätzt werden unter Einsatz des SAC Ätzprozesses. Die Öffnung54 für den Kontakt zum Gate wird später im Herstellprozess geätzt. Mit diesem Verfahren werden sowohl CB als auch CS vor Fehljustierung zwischen Kontaktlöchern und Gate geschützt und machen das Bauelement nach der Implantierung des Übergangs und des Kontakts robuster. Die gesonderte Ätzung für den Gate Kontakt gestattet es, diesen Ätzvorgang vollständig zu optimieren durch die Vermeidung von übermäßigem Ätzen durch die Gate Silizidschicht und dadurch, daß ein größeres Kontaktgebiet zugelassen wird. Das neue Verfahren erfordert keine neuen Ätzwerkzeuge oder -prozesse, aber erlaubt eine unabhängige Optimierung der Ätzprozesse. - Jetzt wird mit Bezug auf
2 eine Oberflächen-Amorphisierung in den Kontakt Öffnungen durchgeführt. Schwere Inert-Ionen werden in das unter den Kontaktöffnungen liegende Substrat schichtweise implantiert. Ionen wie Ar, Xe, Kr oder Ähnliche werden mit einer Dosierung zwischen etwa 1E13 und 1E15 Ione/cm2 und einer Energie zwischen etwa 1 und 10 KeV implantiert, um die Gebiete102 auszubilden. - Alternativ dazu können Dotierungsionen wie etwa In, As2, Sb, BF2, B10Hx, usw. durch eine Maske hindurch, die nicht gezeigt ist, in das unter den Kontaktöffnungen liegende Substrat implantiert werden mit einer Dosierung zwischen ungefähr 1E14 und 1E15 Ionen/cm2 und einer Energie zwischen ungefähr 5 und 20 KeV, um die Gebiete
102 auszubilden. Bei dieser Alternative wird die Oberflächen-Amorphisierung und die Einführung der Dotierungssubstanzen in das Substrat gleichzeitig erreicht. - Diese Implantierung kann durch Ionenimplantierung oder durch Plasmaimplantierung geschehen. Das Ergebnis der Implantierung ist eine Amorphisierung der Oberfläche des Substrats in den Kontaktöffnungen
50 und52 bis zu einer Tiefe von ungefähr 10 bis 20 nm. - Mit Bezug auf
3 wird nun das Substrat gereinigt z.B. mit einem herkömmlichen Naßreinigungsprozess. Jetzt wird eine Polysiliziumschicht120 selektiv auf das amorphisierte Substrat in den Kontakt-Öffnungen aufgewachsen. Ein kristallines Silizium ist hier in den Kontakt-Öffnungen nicht notwendig, weil das Polysilizium schließlich während der Nach-Wärmebehandlungsschritte amorphisiert wird. Das selektive Polysilizium Wachstum kann z.B. mittels eines Prozesses halbkugelförmiger Körnung bei Niedertemperatur nach der Oberflächen Amorphisierung durch Niederenergie-Plasmadotierung oder Ionenimplantierung durchgeführt werden. Die Amorphisierung und HSG Abscheidung sollten in der Weise optimiert werden, daß der HSG Prozess abgeschlossen ist, bevor eine Rekristallisation während des HSG Prozesses stattfindet. - Die HSG Korngröße und Dicke müssen in der Weise gewählt werden, daß das Vordringen von Fehlstellen in das Silizium Substrat minimiert werden. Die Dicke des Films
120 muß kontrollierbar sein für eine optionale Einbindung eines Silizidierungsprozesses. Die Dicke des Films120 sollte zwischen etwa 10 und 30 Nanometer sein. Die Dicke des Films wird durch die Parameter Zeit, Temperatur und Gaszusammensetzung gesteuert. - Mit Bezug auf
4 wird nun die Implantierung der Kontakte und die Wärmebehandlung durchgeführt. Um einen niederohmigen Kontakt auszubilden, müssen die Dosierung, die Implantierungsenergie, Dotierungsmaterial und Wärmebehandlungsbedingungen optimiert werden. Jetzt wird die Polysiliziumschicht120 am Boden der Kontaktöffnungen dotiert. Das Polysilizium120 kann insitu dotiert werden durch Implantierung von Dotierungsionen in das Substrat zur Oberflächenamorphisierung oder dotiert werden durch Plasmadotierung oder Ionenimplantierung. Das Polysilizium120 wird dotiert, um erhöhte Kontakte auszubilden. Die Dotierung umfaßt eine niedrige Energie zwischen ungefähr 5 und 20 KeV und weniger als ungefähr 30 KeV und eine hohe Dosierung zwischen ungefähr 1E14 und 1E15 Ionen/cm2 oder mehr als ungefähr 3E15 Ionen/cm2. - Die Implantierung der Kontakte zur Bitleitung
130 , die optionale PFET Implantierung134 , und NFET Implantierung132 werden mit geeigneten Blockierungsmasken, die nicht gezeigt sind, durchgeführt. Es wird eine Kombination von Plasmadotierung mit Niederenergie und hoher Dosierung (PLAD) und Ionenimplantierung mit mittlerer Energie und niedriger Dosierung durchgeführt. - Jetzt wird das Substrat wärmebehandelt unter Einsatz eines schnellen thermischen Prozesses (RTP) oder einer Ofenwärmebehandlung, um die Dotierung einzuprägen, um sowohl die erhöhten Kontakte
120 als auch die Kontaktübergänge102 zu aktivieren. Die Wärmebehandlung reknstallisiert ebenso Kristallschaden im Substrat. - Mit Bezug auf
5 wird nun eine Maske155 über dem Wafer gebildet, die Öffnungen an Stellen trägt, wo Gatekontakte erstellt werden müssen. Jetzt wird der gesonderte Ätzvorgang für die Gatekontakte durchgeführt. Der gesonderte Ätzvorgang für die Gatekontakte erlaubt eine unabhängige Optimierung dieses Ätzvorganges vom Ätzvorgang Kontakt zu Substrat. Dieser Ätzvorgang ist ein selektiver sequentieller Ätzvorgang für Prozessspielraum und Unempfindlichkeit gegenüber Prozessungleichmäßigkeit. Dieses Verfahren, den Gatekontakt gesondert zu ätzen, ist ausdehnbar auf einen Metallgateprozess. Die Gatekontaktöffnung160 ist ausgebildet. - Jetzt wird die Maske entfernt und die Kontakte werden gefüllt. Die Kontaktöffnungen können z.B. mit einer ersten Metallschicht
170 gefüllt werden. Diese Metallschicht kann beispielsweise aus Wolfram, Polysilizium, Titannitrid, oder Tantal bestehen, wie in6 gezeigt. Dieser Füllung vorausgehend kann eine Silizidierung in den Kontaktöffnungen durchgeführt werden. Die erhöhten Polysiliziumkontakte werden überwiegend durch den Silizidierungsprozess aufgezehrt werden, so daß auf diese Weise die ultraflachen Übergänge, unterhalb der Polysiliziumkontakte liegend, bewahrt werden. - Der Prozess der Erfindung stellt niederohmige Kontakte und flache Übergänge mit einer Tiefe des Übergangs zwischen ungefähr 50 und 100 nm bereit.
- Die Bearbeitung wird auf herkömmliche Weise weitergeführt z.B. mit höheren Metallisierungsstufen. Der Prozess der vorliegenden Erfindung stellt ein Integrationsverfahren bereit, um erhöhte Polysiliziumkontakte für ultraflache Übergänge auszubilden. Das Verfahren kann für DRAM und Nicht-DRAM Bauelemente angewendet werden.
- Während die Erfindung insbesondere mit Bezug auf bevorzugte Ausführungsformen derselben gezeigt und beschrieben wurde, wird der Fachmann verstehen, daß verschiedene Änderungen in Form und Einzelheiten durchgeführt werden können, ohne vom Geist und Umfang der Erfindung abzuweichen.
Claims (13)
- Ein Verfahren zur Ausbildung von Kontakten bei der Herstellung eines integrierten Schaltkreis-Bauelements, das umfasst: Bereitstellen von Halbleiter-Bauelementstrukturen in und auf einem Substrat (
10 ); Bedecken der Halbleiter-Bauelementstrukturen mit einer dielektrischen Schicht (40 ); Ätzen durch die dielektrische Schicht (40 ), um erste Öffnungen (50 ,52 ) zu dem Substrat (10 ) auszubilden; Amorphisieren einer Oberfläche des Substrats (10 ) an Stellen, an denen es in den ersten Öffnungen (50 ,52 ) freigelegt ist; selektives Ausbilden einer Polysiliziumschicht (120 ) auf der amorphisierten Substratoberfläche; Implantieren von Ionen in die Polysiliziumschicht (120 ), um erhobene Kontakte auszubilden; darauf folgend Ätzen durch die dielektrische Schicht (40 ) um zweite Öffnungen (54 ) zu Gates auszubilden; und Füllen der ersten (50 ,52 ) und zweiten (54 ) Öffnungen mit einer leitenden Schicht (170 ), um die Ausbildung der Kontakte zu vervollständigen bei der Herstellung des integrierten Schaltkreis-Bauelements. - Das Verfahren gemäß Anspruch 1, wobei die Halbleiter-Bauelementstrukturen Gate-Elektroden und Source Gebiete und Drain Gebiete beinhalten.
- Das Verfahren gemäß Anspruch 1, wobei die dielektrische Schicht (
40 ) einen oder mehrere Stoffe aus der Siliziumdioxid, Borophosphotetraethoxysilaneoxid, Borophosphosilikatglas, Phosphosilikatglas beinhaltenden Gruppe umfasst. - Das Verfahren gemäß Anspruch 1, wobei die dielektrische Schicht (
40 ) eine Dicke zwischen ungefähr 600 und 1000 Nanometer hat. - Das Verfahren gemäß Anspruch 1, wobei der Schritt um die ersten Öffnungen (
50 ,52 ) durch Ätzen auszubilden ein selbstjustierender Kontakt-Ätzprozess ist. - Das Verfahren gemäß Anspruch 1, wobei der Schritt der Amorphisierung der Oberfläche des Substrats (
10 ) die Dotierung der Substratoberfläche mit einem Prozess aus der Insitu-Dotierung, Ionenimplantierung, und Plasmaimplantierung beinhaltenden Gruppe umfasst. - Das Verfahren gemäß Anspruch 1, wobei der Schritt der Amorphisierung der Oberfläche des Substrats (
10 ) die schichtweise Implantierung des Substrat (10 ) mit Ionen aus der Ar, Xe, und Kr beinhaltenden Gruppe umfasst. - Das Verfahren gemäß Anspruch 1, wobei der Schritt der Amorphisierung der Oberfläche des Substrats (
10 ) die Abdeckung des Substrats (10 ) und die Implantierung des Substrats (10 ) mit Ionen aus der In, As2, Sb, BF2, und B10Hx beinhaltenden Gruppe umfasst. - Das Verfahren gemäß Anspruch 1, wobei der Schritt der selektiven Ausbildung einer Polysiliziumschicht (
120 ) auf der amorphisierten Oberfläche des Substrats (10 ) das Aufwachsen einer Polysiliziumschicht (120 ) unter Einsatz eines Prozesses halbkugelförmiger Körnung umfasst. - Das Verfahren gemäß Anspruch 1, wobei der Schritt der Ionenimplantierung in die Polysiliziumschicht (
120 ) zur Ausbildung von erhöhten Kontakten einen Prozess aus der Insitu-Dotierung, Ionenimplantierung und Plasmaimplantierung beinhaltenden Gruppe umfasst. - Das Verfahren gemäß Anspruch 9, wobei der Schritt der Ionenimplantierung in die Polysiliziumschicht (
120 ) zur Ausbildung von erhöhten Kontakten eine Dotierung mit Niederenergie zwischen ungefähr 5 und 20 KeV und hoher Dosierung zwischen ungefähr 1E14 und 1E15 Ionen/cm2 umfasst. - Das Verfahren gemäß Anspruch 9, das weiterhin eine Wärmebehandlung des Substrats (
10 ) zur Ausbildung flacher, unterhalb der erhöhten Kontakte liegender Übergänge umfasst, wobei die flachen Übergänge eine Tiefe zwischen ungefähr 50 und 100 Nanometer haben. - Das Verfahren gemäß einem der Ansprüche 1 – 3, 5 – 8, 10 oder 12, in dem das selektive Ausbilden einer Polysiliziumschicht (
120 ) auf der amorphisierten Substratoberfläche unter Einsatz eines Prozesses halbkugelförmiger Körnung erfolgt; und in dem das Implantieren von Ionen in die Polysiliziumschicht (120 ), um erhobene Kontakte auszubilden, eine Energie von weniger als 30 keV und eine Dosierung von mehr als 3E15 Ionen/cm2 umfasst.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW90114159 | 2001-06-12 | ||
| TW090114159A TWI262561B (en) | 2001-06-12 | 2001-06-12 | Method of forming ultra-shallow junction devices and its application in a memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10210233A1 DE10210233A1 (de) | 2003-01-02 |
| DE10210233B4 true DE10210233B4 (de) | 2007-03-22 |
Family
ID=21678511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10210233A Expired - Fee Related DE10210233B4 (de) | 2001-06-12 | 2002-03-08 | Neues Integrationsverfahren zur Ausbildung erhöhter Kontakte für Sub-150nm Bauelemente |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6472302B1 (de) |
| DE (1) | DE10210233B4 (de) |
| TW (1) | TWI262561B (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363099B1 (ko) * | 2001-01-12 | 2002-12-05 | 삼성전자 주식회사 | 주변회로부의 소오스/드레인 영역에 컨택패드를 갖는반도체 장치의 형성방법 |
| DE10303683B4 (de) * | 2003-01-30 | 2007-03-08 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Verringern der durch Kontamination hervorgerufenen Prozessfluktuationen während des Ionenimplantierens |
| JP4589606B2 (ja) * | 2003-06-02 | 2010-12-01 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
| DE10358721B3 (de) * | 2003-12-15 | 2005-09-08 | Infineon Technologies Ag | Verfahren zur Herstellung von Kobaltsilizidkontakten, insbesondere in einem Speicherzellenfeld |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| TWI298179B (en) * | 2006-05-19 | 2008-06-21 | Promos Technologies Inc | Metal oxide semiconductor transistor and method of manufacturing thereof |
| JP2008047720A (ja) * | 2006-08-17 | 2008-02-28 | Elpida Memory Inc | 半導体装置の製造方法 |
| US11329052B2 (en) * | 2019-08-02 | 2022-05-10 | Applied Materials, Inc. | Method of processing DRAM |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912065A (en) * | 1987-05-28 | 1990-03-27 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method |
| US4966868A (en) * | 1988-05-16 | 1990-10-30 | Intel Corporation | Process for selective contact hole filling including a silicide plug |
| US5156994A (en) * | 1990-12-21 | 1992-10-20 | Texas Instruments Incorporated | Local interconnect method and structure |
| US5210043A (en) * | 1989-09-26 | 1993-05-11 | Seiko Instruments Inc. | Process for producing semiconductor device |
| US5298463A (en) * | 1991-08-30 | 1994-03-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer using a contact etch stop |
| US5563448A (en) * | 1993-03-02 | 1996-10-08 | Samsung Electronics Co., Ltd. | Ohmic contact structure of a highly integrated semiconductor device having two resistance control layers formed between a metal electrode and the substrate |
| US5718800A (en) * | 1995-11-08 | 1998-02-17 | Micron Technology, Inc. | Self-aligned N+/P+ doped polysilicon plugged contacts to N+/P+ doped polysilicon gates and to N+/P+ doped source/drain regions |
| US5904770A (en) * | 1994-02-03 | 1999-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6008104A (en) * | 1998-04-06 | 1999-12-28 | Siemens Aktiengesellschaft | Method of fabricating a trench capacitor with a deposited isolation collar |
| US6090691A (en) * | 1999-11-15 | 2000-07-18 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a raised source and drain without using selective epitaxial growth |
| US6136643A (en) * | 1999-02-11 | 2000-10-24 | Vanguard International Semiconductor Company | Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187653A (ja) * | 1997-09-09 | 1999-03-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| TW383500B (en) * | 1998-10-03 | 2000-03-01 | United Semiconductor Corp | Manufacturing method for lower electrode of capacitor using hemisphere grain polysilicon |
| TW399235B (en) * | 1998-12-04 | 2000-07-21 | United Microelectronics Corp | Selective semi-sphere silicon grain manufacturing method |
| US6365453B1 (en) * | 1999-06-16 | 2002-04-02 | Micron Technology, Inc. | Method and structure for reducing contact aspect ratios |
-
2001
- 2001-06-12 TW TW090114159A patent/TWI262561B/zh not_active IP Right Cessation
- 2001-11-06 US US09/993,421 patent/US6472302B1/en not_active Expired - Lifetime
-
2002
- 2002-03-08 DE DE10210233A patent/DE10210233B4/de not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912065A (en) * | 1987-05-28 | 1990-03-27 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method |
| US4966868A (en) * | 1988-05-16 | 1990-10-30 | Intel Corporation | Process for selective contact hole filling including a silicide plug |
| US5210043A (en) * | 1989-09-26 | 1993-05-11 | Seiko Instruments Inc. | Process for producing semiconductor device |
| US5156994A (en) * | 1990-12-21 | 1992-10-20 | Texas Instruments Incorporated | Local interconnect method and structure |
| US5298463A (en) * | 1991-08-30 | 1994-03-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer using a contact etch stop |
| US5563448A (en) * | 1993-03-02 | 1996-10-08 | Samsung Electronics Co., Ltd. | Ohmic contact structure of a highly integrated semiconductor device having two resistance control layers formed between a metal electrode and the substrate |
| US5904770A (en) * | 1994-02-03 | 1999-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US5718800A (en) * | 1995-11-08 | 1998-02-17 | Micron Technology, Inc. | Self-aligned N+/P+ doped polysilicon plugged contacts to N+/P+ doped polysilicon gates and to N+/P+ doped source/drain regions |
| US6008104A (en) * | 1998-04-06 | 1999-12-28 | Siemens Aktiengesellschaft | Method of fabricating a trench capacitor with a deposited isolation collar |
| US6136643A (en) * | 1999-02-11 | 2000-10-24 | Vanguard International Semiconductor Company | Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology |
| US6090691A (en) * | 1999-11-15 | 2000-07-18 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a raised source and drain without using selective epitaxial growth |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI262561B (en) | 2006-09-21 |
| US6472302B1 (en) | 2002-10-29 |
| DE10210233A1 (de) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102008011814B4 (de) | CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben | |
| DE10245607B4 (de) | Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht | |
| DE60001601T2 (de) | Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren | |
| DE102008054075B4 (de) | Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren | |
| DE102007052050B4 (de) | Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements | |
| DE102017117949B4 (de) | Verringerung von rippenverlust beim ausbilden von finfets | |
| DE102009006885B4 (de) | Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente | |
| DE102004042156B4 (de) | Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben | |
| DE102014112283A1 (de) | Integrierter Transistor | |
| DE10335101B4 (de) | Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht | |
| DE10328577A1 (de) | Nichtflüchtige Speicherzelle und Herstellungsverfahren | |
| DE10219107A1 (de) | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben | |
| DE112008002270T5 (de) | MOS-Strukturen mit einem geringeren Kontaktwiderstand und Verfahren zu deren Herstellung | |
| DE3855889T2 (de) | Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen | |
| DE10330070A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE102006029701A1 (de) | Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils | |
| DE102008045034B4 (de) | Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet | |
| DE10210233B4 (de) | Neues Integrationsverfahren zur Ausbildung erhöhter Kontakte für Sub-150nm Bauelemente | |
| DE10135580C1 (de) | Kontaktintegrationsschema für Halbleiteranordnungen | |
| DE60132129T2 (de) | Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren | |
| DE102004031743B4 (de) | Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche | |
| DE102006025364B4 (de) | Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens | |
| DE102004047751B3 (de) | Verfahren zur Herstellung von Transistorstrukturen für DRAM-Halbleiterbauelemente | |
| DE102004052581B4 (de) | Verfahren zur Herstellung einer CMOS-Gatestruktur mit einem vordotierten Halbleitergatematerial | |
| DE102015107977A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 21283 |
|
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |