DE10335101B4 - Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht - Google Patents

Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht Download PDF

Info

Publication number
DE10335101B4
DE10335101B4 DE10335101A DE10335101A DE10335101B4 DE 10335101 B4 DE10335101 B4 DE 10335101B4 DE 10335101 A DE10335101 A DE 10335101A DE 10335101 A DE10335101 A DE 10335101A DE 10335101 B4 DE10335101 B4 DE 10335101B4
Authority
DE
Germany
Prior art keywords
metal silicide
layer
polysilicon
gate electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10335101A
Other languages
English (en)
Other versions
DE10335101A1 (de
Inventor
Thorsten Kammler
Karsten Wieczorek
Matthias Schaller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10335101A priority Critical patent/DE10335101B4/de
Priority to US10/790,974 priority patent/US7122410B2/en
Publication of DE10335101A1 publication Critical patent/DE10335101A1/de
Application granted granted Critical
Publication of DE10335101B4 publication Critical patent/DE10335101B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Abstract

Verfahren mit:
Strukturieren einer Polysiliziumschicht, die über einem Silizium enthaltenen Gebiet eines Substrats gebildet ist, um ein Polysiliziumstrukturelement zu erhalten;
Bilden eines ersten Metallsilizids benachbart zu dem Polysiliziumstrukturelement, wobei eine obere Oberfläche und Seitenwände des Polysiliziumstrukturelements abgedeckt sind;
Dotieren des Polysiliziumstrukturelements nach Bildung des ersten Metallsilizids;
Freilegen der oberen Oberfläche; und
Bilden eines zweiten Metallsilizids in dem Polysiliziumstrukturelement, wobei das zweite Metallsilizid sich von dem ersten Metallsilizid unterscheidet;
dadurch gekennzeichnet, dass
das Bilden des zweiten Metallsilizids Abscheiden einer Metallschicht auf dem Polysiliziumstrukturelement und dem ersten Metallsilizid, wobei die Metallschicht das erste Metallsilizid berührt, Erwärmen des Substrats zur Ingangsetzung einer chemischen Reaktion zwischen Silizium und dem Metall, und selektives Entfernen von nicht reagiertem Metall umfasst.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung von integrierten Schaltungen und dabei das Herstellen von Metallsilizidgebieten auf siliziumenthaltenden leitenden Schaltungselementen, um deren Schichtwiderstand zu verringern.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In modernen integrierten Schaltungen mit äußerst hoher Packungsdichte werden die Bauteilelemente ständig verkleinert, um das Bauteilverhalten und die Funktionalität der Schaltung zu verbessern. Das Reduzieren der Strukturgrößen zieht jedoch gewisse Probleme nach sich, die teilweise die durch das Reduzieren der Strukturgrößen gewonnenen Vorteile aufheben können. Im Allgemeinen kann das Reduzieren der Größe beispielsweise eines Transistorelements, etwa eines MOS-Transistors, zu verbesserten Leistungsverhalten auf Grund der reduzierten Kanallänge des Transistorelements führen, woraus sich eine höhere Stromtreibefähigkeit und eine erhöhte Schaltungsgeschwindigkeit ergeben. Bei der Verringerung der Kanallänge der Transistorelemente wird jedoch der elektrische Widerstand von Leitungen und Kontaktgebieten, d. h. von Gebieten, die elektrischen Kontakt zur Peripherie der Transistorelemente herstellen, ein zunehmendes Problem, da die Querschnittsfläche dieser Leitungen und Gebiete ebenso reduziert wird. Die Querschnittsfläche bestimmt jedoch im Zusammenwirken mit den Eigenschaften des Materials, aus dem die Leitungen und Kontaktgebiete aufgebaut sind, deren wirksamen elektrischen Widerstand.
  • Des weiteren erfordert eine größere Zahl an Schaltungselementen pro Einheitsfläche eine erhöhte Anzahl an Verbindungen zwischen diesen Schaltungselementen, wobei üblicherweise die Anzahl der erforderlichen Verbindungen in nicht linearer Weise mit der Anzahl der Schaltungselemente anwächst, so dass der verfügbare Platz für die Verbindungen noch mehr beschränkt wird.
  • Die Mehrheit der integrierten Schaltungen basiert auf Silizium, d. h. die meisten Schaltungselemente enthalten Siliziumgebiete in kristalliner, polykristalliner und amorpher Form – dotiert und undotiert –, die als leitende Bereiche dienen. Ein anschauliches Beispiel in diesem Zusammenhang ist eine Gateelektrode eines MOS-Transistorelements, die als eine Polysiliziumleitung betrachtet werden kann. Bei Anlegen einer geeigneten Steuerspannung an die Gateelektrode bildet sich ein leitender Kanal an der Grenzfläche einer dünnen Gateisolationsschicht und eines aktiven Gebiets des halbleitenden Substrats. Obwohl das Reduzieren der Strukturgröße eines Transistorelements das Bauteilverhalten auf Grund der reduzierten Kanallänge verbessert, kann die Größenreduzierung der Gateelektrode (in der Gatelängenrichtung) jedoch zu deutlichen Verzögerungen bei der Signalausbreitung entlang der Gateelektrode, d. h. bei der Bildung des Kanals entlang der gesamten Ausdehnung (in der Gatebreitenrichtung, die senkrecht zur Zeichenebene steht) der Gateelektrode führen. Das Problem der Signalausbreitungsverzögerung wird für Polysiliziumleitungen, die einzelne Schaltungselemente oder unterschiedliche Chipgebiete verbinden, noch verschärft. Daher ist es äußerst wichtig, den Schichtwiderstand von Polysiliziumleitungen und anderer siliziumenthaltender Kontaktgebiete zu verbessern, um eine weitere Bauteilgrößenreduzierung ohne Beeinträchtigung der Bauteilleistungsfähigkeit zu ermöglichen. Aus diesem Grunde ist es übliche Praxis geworden, den Schichtwiderstand von Polysiliziumleitungen und Siliziumkontaktgebiete durch Herstellen eines Metallsilizids in und auf geeigneten Bereichen der entsprechenden siliziumenthaltenden Gebiete zu verringern.
  • Mit Bezug zu den 1a bis 1d wird nun ein typischer konventioneller Prozessablauf zur Herstellung eines Metallsilizids auf einem entsprechenden Teil eines MOS-Transistorelements als ein anschauliches Beispiel zum demonstrieren der Reduzierung des Schichtwiderstandes von Silizium beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Transistorelements 100, etwa eines MOS-Transistors, der auf einem Substrat 101 mit einem siliziumenthaltenden aktiven Gebiet 102 gebildet ist. Das aktive Gebiet 102 wird von einer Isolationsstruktur 103 umschlossen, die in dem vorliegenden Beispiel in der Form einer Flachgrabenisolation, wie sie typischerweise für modernste integrierte Schaltungen verwendet wird, vorgesehen ist. Stark dotierte Source- und Draingebiete 104 mit Erweiterungsgebieten 105 sind in dem aktiven Gebiet 102 ausgebildet. Die Source- und Draingebiete 104 einschließlich der Erweiterungsgebiete 105 sind in lateraler Richtung durch ein Kanalgebiet 106 getrennt. Eine Gateisolationsschicht 107 isoliert und trennt physikalisch eine Gateelektrode 108 von dem darunter liegenden Kanalgebiet 106. Abstandselemente 109 mit einer Oxidbeschichtung 109a sind an den Seitenwänden der Gateelektrode 108 ausgebildet. Eine hochschmelzende Metallschicht 110 ist über dem Transistorelement 100 mit einer Dicke ausgebildet, die für die weitere Bearbeitung zur Herstellung von Metallsilizidbereichen erforderlich ist.
  • Ein typischer Prozessablauf zur Herstellung des Transistorelements 100, wie es in 1a gezeigt ist, kann die folgenden Schritte umfassen. Nach dem Definieren des aktiven Gebiets 102 durch Bilden der Flachgrabenisolationen 103 mittels fortschrittlicher Photolithographie- und Ätztechniken, werden etablierte und bekannte Implantationsschritte ausgeführt, um ein gewünschtes Dotierprofil in dem aktiven Gebiet 102 und dem Kanalgebiet 106 zu erzeugen.
  • Danach wird die Gateisolationsschicht 107 und die Gateelektrode 108 durch moderne Abscheide-, Photolithographie- und anisotrope Ätzverfahren so gebildet, um eine gewünschte Gatelänge zu erreichen, die die horizontale Ausdehnung der Gateelektrode 108 repräsentiert, wie sie durch den Doppelpfeil 150 in 1a gekennzeichnet ist, d. h. diese liegt in der Zeichenebene der 1a. Danach wird eine erste Implantationssequenz ausgeführt, um die Erweiterungsgebiete 105 zu bilden, wobei abhängig von Entwurfserfordernissen zusätzlich sogenannte Halo-Implantationen ausgeführt werden können.
  • Anschließend wird die Oxidbeschichtung 109a mittels eines fortschrittlichen Oxidationsprozesses gebildet, so dass diese als eine Ätzstoppschicht für die nachfolgende Herstellung der Abstandselemente 109 dient. Die Abstandselemente 109 werden dann hergestellt, indem ein dielektrisches Material, etwa Siliziumdioxid und/oder Siliziumnitrid, abgeschieden und das dielektrische Material mittels eines anisotropen Ätzprozesses strukturiert wird. Danach wird ein weiterer Implantationsprozess ausgeführt, um die Source- und Draingebiete 104 zu bilden, worauf sich Ausheizzyklen anschließen, um die Dotierstoffe zu aktivieren und um zumindest teilweise durch die Implantationszyklen hervorgerufene Gitterschäden auszuheilen.
  • Anschließend wird die hochschmelzende Metallschicht 110 auf dem Transistorelement 100 mittels beispielsweise chemischer Dampfabscheidung (CVD) oder physikalischer Dampfabscheidung (PVD) abgeschieden. Vorzugsweise wird ein hochschmelzendes Metall, etwa Titan, Kobalt und dergleichen für die Metallschicht 110 verwendet. Es stellt sich jedoch heraus, dass die Eigenschaften der diversen hochschmelzenden Metalle während der Herstel lung eines Metallsilizids und danach in Form eines Metallsilizids deutlich voneinander abweichen. Daher hängt das Auswählen eines geeigneten Materials von weiteren Entwurfsparametern des Transistorelements 100 sowie von Prozesserfordernissen in folgenden Prozessen ab. Zum Beispiel wird Titan häufig zur Herstellung eines Metallsilizids auf den entsprechenden siliziumenthaltenden Bereichen verwendet. Die elektrischen Eigenschaften des resultierenden Titansilizids hängen jedoch stark von den Abmessungen des Transistorelements 100 ab. Titansilizid neigt dazu, an den Korngrenzen des Polysiliziums zu verklumpen und kann daher den gesamten elektrischen Widerstand erhöhen, wobei diese Wirkung mit abnehmender Strukturgröße verstärkt in Erscheinung tritt, so dass die Anwendung von Titan für Polysiliziumleitungen, etwa die Gateelektrode 108 mit einer lateralen Abmessung, d. h. einer Gatelänge, von 0.2 μm und darunter nicht akzeptabel ist.
  • Für Schaltungselemente mit Strukturgrößen in dieser Größenordnung wird vorzugsweise Kobalt als ein hochschmelzendes Metall verwendet, da Kobalt im Wesentlichen keine Neigung zum Blockieren der Korngrenzen des Polysiliziums zeigt. In der weiteren Beschreibung des konventionellen Prozessablaufes wird daher angenommen, dass die Metallschicht 110 Kobalt aufweist, um somit die Herstellung des Transistorelements 100 als ein modernes Bauteil mit einer Gatelänge von deutlich 0.2 μm zu ermöglichen.
  • Ein erster Ausheizzyklus wird ausgeführt, um eine Reaktion zwischen dem Kobalt in der Schicht 110 und dem Silizium in den Drain- und Sourcegebieten 104 und dem Polysilizium in der Gateelektrode 108 in Gang zu setzen. Optional kann eine Titannitridschicht mit einer Dicke im Bereich von ungefähr 10 nm bis 20 nm über der hochschmelzenden Metallschicht 110 vor dem Ausheizen des Substrats 101 abgeschieden werden, um den schließlich erhaltenen Schichtwiderstand des Kobaltdisilizids durch Verringern einer Oxidation von Kobalt in den nachfolgenden Ausheizzyklen zu verringern. Typischerweise kann die Ausheiztemperatur im Bereich von ungefähr 450°C bis 550°C zur Erzeugung von Kobaltmonosilizid liegen. Danach wird Kobalt, das nicht reagiert, selektiv weggeätzt und anschließend wird ein zweiter Ausheizzyklus mit einer höheren Temperatur von ungefähr 700°C durchgeführt, um Kobaltmonosilizid in Kobaltdisilizid umzuwandeln.
  • 1b zeigt schematisch das Transistorelement 100 mit Kobaltdisilizidgebieten 111, die auf dem Drain- und dem Sourcegebiet 104 gebildet sind, und einem Kobaltdisilizidgebiet 112, das auf der Gateelektrode 108 gebildet ist. Obwohl Kobalt erfolgreich für Strukturgrö ßen von ungefähr 0.2 μm und darunter verwendbar ist, zeigt es sich, dass bei weiterer Bauteilgrößenreduzierung, wobei eine Gatelänge von deutlich kleiner als 100 nm erforderlich ist, der Schichtwiderstand der durch das Kobaltdisilizid angereicherten Gateelektrode 108 stärker ansteigt als dies erwartet würde, wenn lediglich die reduzierte Strukturgröße der Gateelektrode 108 berücksichtigt wird. Es wird angenommen, dass der Anstieg des Widerstands des Gebiets 112 durch mechanische Dehnungsspannungen zwischen einzelnen Kobaltdisilizidkörnern hervorgerufen wird, wodurch die Filmintegrität des Kobaltdisilizids deutlich beeinflusst wird, wenn die Gatelänge in der Größenordnung eines einzelnen Korns liegt.
  • 1c und 1d zeigen schematisch die Situation für die Gateelektrode 108 mit einer Gatelänge L1 von ungefähr 200 nm im Vergleich zu einer Gatelänge L2 von ungefähr 50 nm. 1c zeigt die Gateelektrode 108 mit der Gatelänge L1, die mehrere einzelne Körner 113 aufweist, die entlang der Länge L1 angeordnet sind, wohingegen, wie in 1d gezeigt ist, lediglich ein einzelnes Korn 113 über die Länge L2 hinweg ausgebildet ist. Während die thermische Spannung, die während des zweiten Ausheizzyklusses beim Umwandeln von Kobaltmonosilizid in Kobaltdisilizid eingeführt wird, durch die mehreren Körner über die Länge L1 hinweg kompensiert werden kann, ermöglicht das einzelne Korn, das über die Länge L2 hinweg ausgebildet ist, es nicht in effizienter Weise, die Spannung zu absorbieren und kann daher eine Unterbrechung des Kobaltdisilizidfilms hervorrufen, wie dies durch 114 gekennzeichnet ist. Als Folge davon wird der Schichtwiderstand der Polysiliziumgateelektrode deutlich erhöht, wodurch deutliche Bauteilgrößenreduzierungen ohne Beeinträchtigung der Transistorleistungsfähigkeit verhindert werden.
  • Daher wird häufig Nickel als ein vielversprechender Kandidat als Ersatz für Kobalt betrachtet, da Nickelmonosilizid eine ausgezeichnete Leitfähigkeit aufweist, ohne im Wesentlichen Körner mit mechanischer Spannung bei einer Größe von 50 nm und darunter zu bilden. Es kann jedoch eine deutliche Verringerung der Produktionsausbeute beobachtet werden, die hauptsächlich aus einem beeinträchtigten Transistorverhalten in den Drain- und Sourcegebieten herrührt. Ohne die vorliegende Erfindung auf die folgende Erläuterung einschränken zu wollen, wird angenommen, dass ein wesentliches Problem bei der Herstellung von Nickelsilizidgebieten in den Drain- und Sourcegebieten das unkontrollierte Entstehen von Nickelsilizidvorsprüngen ist, die in den PN-Übergang hineinreichen können, und damit den Transistorbetrieb nachteilig beeinflussen können oder sogar einen vollständigen Ausfall des Transistors hervorrufen können. Daher scheint das bloße Ersetzen von Kobalt durch Nickel in dem oben beschriebenen Prozess eine nicht vielversprechende Möglichkeit zu sein.
  • In Hinblick auf die oben erläuterten Probleme besteht daher ein Bedarf für eine verbesserte Technik zur Silizidherstellung, die eine weitere Bauteilgrößenreduzierung ermöglicht, ohne ungebührlich die Produktionsausbeute zu beeinträchtigen.
  • ÜBERBLICK OBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die das unabhängige Herstellen eines ersten Metallsilizids, etwa eines Nickelsilizids, auf einer Polysiliziumleitung, beispielsweise einer Polysiliziumgateelektrode, ermöglicht, während ein zweites Metallsilizid, etwa Kobaltdisilizid, auf dotierten Gebieten, etwa den Drain- und Sourcegebieten von Feldeffekttransistoren, gebildet wird, und wobei die Dotierstoffkonzentrationen in der Gateelektrode und den Drain- und Sourcegebieten wirksam entkoppelt werden kann, wodurch eine äußerst aggressive Größenreduzierung der Gatelänge ermöglicht wird, ohne die Produktionsausbeute zu beeinträchtigen, da die exzellente Leitfähigkeit und die Herstellungseigenschaften von beispielsweise Kobaltdisilizid auf den Drain- und Sourcegebieten beibehalten bleiben.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren die Merkmale des Anspruchs 1.
  • In anderen anschaulichen Ausführungsformen wird die obere Oberfläche abgedeckt von einer Schicht oder einem Schichtstapel, die als eine antireflektierende Unterseitenschicht während der Strukturierung der Polysiliziumschicht dient.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a und 1b schematisch Querschnittsansichten eines konventionellen Feldeffekttransistors während unterschiedlicher Phasen der Herstellung;
  • 1c und 1d schematisch Draufsichten von Gateelektroden mit unterschiedlicher Gatelänge, wobei ein übermäßig erhöhter Gatewiderstand bei einer Gatelänge von deutlich unter 100 nm beobachtbar ist;
  • 2a bis 2f schematisch Querschnittsansichten eines Feldeffekttransistors während diverser Herstellungsstadien gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung mit einer Deckschicht, um eine unabhängige Bildung von Silizidgebieten in der Gateelektrode und den Drain- und Sourcegebieten zu ermöglichen;
  • 3a und 3b schematisch Querschnittsansichten eines Transistorelements, wobei das Dotieren der Gateelektrode von jenem der Drain- und Sourcegebiete gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung entkoppelt ist; und
  • 4a bis 4f schematisch Querschnittsansichten zum Entkoppeln der Metallsilizidherstellung auf den Drain- und Sourcegebieten und auf der Gateelektrode gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung.
  • DETAILLLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Es sollte beachtet werden, dass die vorliegende Erfindung besonders vorteilhaft ist, wenn diese auf die Herstellung von Feldeffekttransistoren angewendet wird, die ein Nickelsilizidgebiet auf der Gateelektrode und ein Kobaltdisilizidgebiet auf den Drain- und Sourcebereichen des Transistors erhalten, da, wie zuvor erläutert ist, Nickelsilizid eine Verringerung der Linienbreite ermöglicht, ohne die Silizidfilmeigenschaften unnötig zu beeinträchtigen, wohingegen Kobaltdisilizid ein erprobtes und gut etabliertes Silizidmaterial auf siliziumenthaltenden Gebieten mit lateralen Abmessungen von mehr als 100 nm ist. Es ist jedoch leicht erkennbar, dass zumindest einige der hierin offenbarten Ausführungsformen verwendet werden können, um ein beliebiges Metallsilizid auf der Gateelektrode und den Drain- und Sourcegebieten in im Wesentlichen unabhängiger Weise voneinander herzustellen, unab hängig von dem verwendeten Metall. Daher sollte die vorliegende Erfindung nicht auf die speziellen Nickelsilizid- und Kobaltdisilizidmaterialien eingeschränkt betrachtet werden, die hierin offenbart sind, sofern derartige Einschränkungen nicht explizit in den angefügten Patentansprüchen aufgeführt sind.
  • Mit Bezug zu den Fig. werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch die frühen Anfangsstadien bei der Herstellung eines Halbleiterbauelements 200 auf Siliziumbasis in Form eines Feldeffekttransistors. Das Halbleiterbauelement 200 umfasst ein Substrat 201, beispielsweise ein großvolumiges Siliziumsubstrat oder ein SOI-Substrat mit einem darauf ausgebildeten kristallinen Siliziumgebiet 202, das auch als aktives Gebiet bezeichnet wird. Das aktive Gebiet 202 ist von einer Isolationsstruktur 203 umschlossen, die in Form einer Grabenisolationsstruktur bereitgestellt werden kann, wie dies in modernen Halbleiterbauelementen typischerweise der Fall ist. Eine Gateisolationsschicht 207 mit einer geforderten Dicke und Zusammensetzung ist über dem aktiven Gebiet 202 ausgebildet, an die sich eine Polysiliziumschicht 208a mit einer Dicke anschließt, wie sie für das nachfolgende Strukturieren einer Gateelektrode erforderlich ist. Eine Deckschicht 220 ist auf der Polysiliziumschicht 208a gebildet, gefolgt von einer Lackschicht 221, wobei die Deckschicht 220 und die Lackschicht 221 hinsichtlich ihrer Dicke und Zusammensetzung so gebildet sind, um die hohen Anforderungen fortschrittlicher Photolithographietechniken zum Strukturieren von Strukturgrößen von kleiner als 100 nm zu erfüllen. Die Deckschicht 220 kann aus einer oder mehreren Schichten gebildet sein, die optische Eigenschaften so aufweisen, dass sie als eine antireflektierende Unterseitenbeschichtung (BARC) während der nachfolgenden Lithographie dienen. In einer anschaulichen Ausführungsform ist die Deckschicht 220 aus einer Siliziumnitridschicht aufgebaut, die einen gewissen Anteil an Sauerstoff aufweisen kann, wobei die optischen Eigenschaften und die Dicke geeignet gewählt sind, um die Rückreflexion während der Bestrahlung mit Licht im tiefen UV-Bereich zu unterdrücken. In anderen Ausführungsformen ist die Dicke der Deckschicht 220, die in Form einer Siliziumnitridschicht vorgesehen sein kann, so gewählt, um in wirksamer Weise als eine Implantationsmaske in nachfolgenden Implantationszyklen zu dienen, wie dies detaillierter später beschrieben ist, während diese dennoch die erforderlichen optischen Eigenschaften während der nachfolgenden Lithographie zeigt. In einer an schaulichen Ausführungsform kann eine Dicke der Deckschicht im Bereich von ungefähr 20 nm (Nanometer) bis 100 nm liegen.
  • Prozesse zur Herstellung des Halbleiterbauelements 200, wie es in 2a gezeigt ist, können gut etablierte Verfahren, etwa Lithographie, Ätzverfahren und Abscheideverfahren zur Herstellung der Grabenisolationsstruktur 203 gefolgt von weit entwickelten Oxidations- und/oder Abscheideverfahren zur Herstellung der Gateisolationsschicht 207 umfassen. Das Abscheiden der Schichten 208a, 220 und 221 ist ebenso etabliert im Stand der Technik und wird hierin nicht weiter detailliert beschrieben. Die Auswahl einer geeigneten Dicke für die Deckschicht 220, wobei dennoch ein gewünschtes optisches Verhalten erreicht wird, kann im Voraus auf der Grundlage gut etablierter Prozessrezepte durchgeführt werden. Danach wird die Lackschicht 221 lithographisch strukturiert, wobei die optischen Eigenschaften der Deckschicht 220 ausgenutzt werden, um eine Lackmaske zu bilden, die dann zur Strukturierung der Polysiliziumschicht 208a durch moderne anisotrope Ätztechniken verwendet wird.
  • In anderen Ausführungsformen kann die Deckschicht 220 aus einer oder mehreren Schichten aufgebaut sein, wobei eine Dicke und/oder eine Materialzusammensetzung so gewählt wird, um ein Eindringen von Ionen zu unterdrücken, insbesondere von Borionen, wenn ein P-Kanaltransistor hergestellt wird. Dies kann die Beeinträchtigung der Gateisolationsschicht 207 verringern, wie dies später erläutert wird.
  • 2b zeigt schematisch das Halbleiterbauteil 200 nach Abschluss der zuvor beschriebenen Prozesssequenz und der Strukturierung der Gateisolationsschicht 207. Wie gezeigt, ist eine Gateelektrode 208 auf der strukturierten Gateisolationsschicht 207 gebildet, wobei eine obere Oberfläche 222 der Gateelektrode 208 von der verbleibenden Deckschicht 220 bedeckt ist, die nunmehr als Deckschicht 220a bezeichnet ist. Das Halbleiterbauelement 200 wird einer Ionenimplantationssequenz unterzogen, die durch das Bezugszeichen 223 gekennzeichnet ist, um damit Erweiterungsgebiete 205 in dem aktiven Gebiet 202 zu bilden, wobei die Erweiterungsgebiete 205 lateral durch ein Kanalgebiet 206 getrennt sind. Es sollte beachtet werden, dass die Implantationssequenz 223 mehrere einzelne Implantationsschritte umfassen kann, um das geforderte Dotierprofil des Erweiterungsgebiets 205 zu erzeugen. Zum Beispiel kann die Implantation geneigte Implantationsschritte mit geeigneten Dotierstoffen enthalten, um damit die PN-Übergänge zu bilden, die an einer geeigneten Stelle eine Verbindung zu dem Kanalgebiet 206 aufweisen. Wie zuvor erläutert ist, kann die Deckschicht 220a beispielsweise aus Siliziumnitrid aufgebaut sein, und kann in effizienter Weise das Eindringen von Ionen in die Gateelektrode 208 reduzieren, was bei der Herstellung von P-Kanaltransistoren vorteilhaft sein kann, wenn äußerst diffusionsaktive Dotierstoffe, etwa Bor, implantiert werden, um die Erweiterungsgebiete 205 zu bilden. Somit kann die Implantation auf die Erfordernisse, die durch das Dotierprofil der Erweiterungsgebiete 205 zu erfüllen sind, zugeschnitten werden, ohne im Wesentlichen die Dotierstoffkonzentration an unteren Bereichen der Gateelektrode 208 in der Nähe der Gateisolationsschicht 207 zu beeinflussen.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem fortgeschrittenen Herstellungsstadium. Wie gezeigt, umfasst das Halbleiterbauelement 200 Seitenwandabstandselemente 209, die beispielsweise aus Siliziumnitrid gebildet sind, wobei ein Beschichtungsmaterial 209a, beispielsweise ein thermisches Oxid, zwischen den Seitenwandabstandselementen 209 und der Gateelektrode 208 und dem aktiven Gebiet 202 gebildet sein kann. Die Seitenwandabstandselemente 209 mit dem Beschichtungsmaterial 209a können entsprechend gut etablierter Oxidation- und/oder Abscheide- und anisotroper Ätzverfahren hergestellt werden. Danach kann das Halbleiterbauelement 200 einem weiteren Implantationszyklus, der durch 224 bezeichnet ist, unterzogen werden, um Drain- und Sourcegebiete 204 zu bilden. Wiederum reduziert die Deckschicht 220a in wirksamer Weise ein Eindringen von Ionen während der Implantation 224, so dass eine maximale Spitzenkonzentration bei einer Höhe 225 lokalisiert sein kann, wodurch die Auswahl der Implantationsparameter in Hinblick auf das gewünschte Dotierprofil in dem Gebiet 204 möglich ist, ohne die Dotierkonzentration in der Gateelektrode 208 in der Nähe der Gateisolationsschicht 207 zu beeinflussen. Es sollte beachtet werden, dass in anderen Ausführungsformen im Wesentlichen konventionelle Implantationsrezepte, die sich auf eine freigelegte obere Oberfläche 222 beziehen, angewendet werden können, wenn eine Dicke der Deckschicht 220a, d. h. eine anfängliche Dicke der Deckschicht 220, ausreichend dünn gewählt ist, so dass der Einfluss der Deckschicht 220a im Wesentlichen vernachlässigbar ist in Hinblick auf das Dotierprofil innerhalb der Gateelektrode 108.
  • Es sollte ferner beachtet werden, dass eine Breite der Abstandselemente 209, obwohl ihre Höhe entsprechend der Dicke der Deckschicht 220a variieren kann, im Wesentlichen gleich bleibt, unabhängig von der Dicke der Deckschicht 220a, da die Abstandselementsbreite durch die Dicke der Siliziumnitridschicht bestimmt ist, die abgeschieden wurde, um durch eine anisotropen Ätzvorgang zur Herstellung der Abstandselemente 209 strukturiert zu werden. Somit ist die Prozesssequenz in hohem Maße kompatibel mit einem konventionellen Prozessablauf, in welchem eine BARC-Schicht geformt werden kann und nach Strukturierung der Gateelektrode 208 und vor den Implantationszyklen 223 und 224 entfernt wird.
  • 2d zeigt schematisch das Halbleiterbauelement 200 mit Metallsilizidgebieten 211, die in den Drain- und Sourcegebieten 204 gebildet sind. Wie zuvor erläutert ist, können die Metallsilizidgebiete 211 aus Kobaltdisilizid auf Grund der ausgezeichneten elektrischen Eigenschaften des Kobaltdisilizids, wenn eine laterale Ausdehnung des Metallsilizidgebiets 211 deutlich über 100 nm liegt, aufgebaut sein. In anderen Ausführungsformen können andere hochschmelzende Metalle, etwa Titan und dergleichen verwendet werden, wenn diese in Hinblick auf spezielle Entwurfskriterien als geeignet erachtet werden.
  • Das Metallsilizidgebiet 211, das beispielsweise aus Kobaltdisilizid aufgebaut ist, kann gebildet werden, indem eine Kobaltschicht abgeschieden, ein erster Ausheizprozess zur Bildung von Kobaltmonosilizid ausgeführt, nicht reagiertes Kobalt entfernt und ein zweiter Ausheizprozess ausgeführt wird, um das Kobaltmonosilizid in Kobaltdisilizid umzuwandeln. Während dieses Herstellungsprozesses verhindert die Deckschicht 220a in wirksamer Weise eine chemische Reaktion des Kobalts mit der darunter liegenden Gateelektrode 208. Danach wird die Deckschicht 220a entfernt, beispielsweise durch einen anisotropen Ätzprozess, wobei gleichzeitig die Höhe der Seitenwandabstandselemente 209 entsprechend reduziert wird. Der anisotrope Ätzprozess kann eine gewisse Selektivität zu dem Metallsilizid der Gebiete 211 zeigen, um nicht unnötig die Eigenschaften dieser Gebiete zu beeinflussen. In anderen Ausführungsformen kann die Deckschicht 220a selektiv durch einen nasschemischen Prozess, beispielsweise auf der Grundlage heißer Phosphorsäure, entfernt werden. In diesem Falle kann eine Reduzierung der Abstandselementsbreite stattfinden und kann tolerierbar sein, da relevante Transistoreigenschaften, etwa das Dotierprofil der Gebiete 204 und 205 sowie die Abmessungen des Metallsilizidgebiets 211 bereits definiert sind.
  • 2e zeigt schematisch das Halbleiterbauelement 200 nach der Entfernung der Deckschicht 220a, wobei eine Metallschicht 230 darauf gebildet ist, wobei in einer speziellen Ausführungsform die Metallschicht 230 Nickel aufweist. Nachfolgend wird die Wärme behandlung mit einer geeignet niedrigen Temperatur von ungefähr 350 bis 450°C ausgeführt, um Nickelmonosilizid auf der Gateelektrode 208 zu bilden. Während der chemischen Reaktion von Nickel und Silizium auf der Gateelektrode 208 wird die Diffusion von Nickel in andere Bauteilgebiete, insbesondere in das Metallsilizidgebiet 211, wenn dieses aus Kobaltdisilizid aufgebaut ist, in wirksamer Weise unterdrückt. Somit kann nicht reagiertes Nickel dann selektiv entfernt werden, ohne wesentlich andere Bauteilgebiete als die Gateelektrode 208 zu beeinflussen.
  • 2f zeigt schematisch das Halbleiterbauelement 200 mit einem Metallsilizidgebiet 231, das auf der Gateelektrode 208 gebildet ist, wobei das Gebiet 231 vorzugsweise Nickelmonosilizid aufweist, wodurch der Gateelektrode 208 und natürlich anderen Polysiliziumleitungen, die gleichzeitig mit der Gateelektrode 208 gebildet werden, ein reduzierter elektrischer Widerstand verliehen wird, selbst für eine Gatelänge oder Linienbreite von 100 nm und deutlich darunter oder sogar von 50 nm und darunter, während die elektrischen Eigenschaften des Metallsilizidgebiets 211 auf den Drain- und Sourcegebieten unabhängig von jenen der Gateelektrode 208 einstellbar sind.
  • Wie zuvor mit Bezug zu den 2b und 2c dargestellt ist, kann das Dotierstoffprofil innerhalb der Gateelektrode 208 wirksam modifiziert werden, abhängig von der ursprünglich gewählten Dicke der Deckschicht 220, so dass die Dotierprofile in den Drain- und Sourcegebieten im Wesentlichen von der Dotierung der Gateelektrode 208 entkoppelt sind.
  • Mit Bezug zu den 3a und 3b und den 4a bis 4f werden nun weitere anschauliche Ausführungsformen detaillierter beschrieben, die in Kombinationen mit den Ausführungsformen, die zuvor beschrieben sind, durch Ausführen eines separaten Gatedotierungsschrittes eine wesentliche Entkopplung der entsprechenden Dotierprofile in Kombination mit einer unabhängigen Ausbildung der Metallsilizidgebiete auf den Drain- und Sourcegebieten und auf der Gateelektrode ermöglichen, wobei dennoch ein hohes Maß an Kompatibilität mit dem konventionellen Prozessablauf erreicht wird. In den 3a, 3b und 4a bis 4f sind Komponenten, die jenen, die mit Bezug zu den 2a bis 2f beschrieben sind, ähnlich sind, mit den gleichen Bezugszeichen belegt, mit Ausnahme der ersten Stelle ”2”, die durch eine ”3” oder eine ”4” ersetzt ist. Eine detaillierte Beschreibung dieser Komponenten sowie der Prozesse zur Herstellung der Komponenten ist daher im Folgenden weggelassen.
  • 3a zeigt ein Halbleiterbauelement 300 mit einem Aufbau, der sehr ähnlich zu jenem ist, der in 2c gezeigt ist. Somit umfasst das Halbleiterbauelement 300 die Gateelektrode 208 mit einem Dotierprofil 325, das während der Implantationszyklen zur Herstellung des Erweiterungsgebiets 305 und der Drain- und Sourcegebiete 304 erzeugt wurde. Wie zuvor erläutert ist, kann die Deckschicht 320a so gestaltet sein, um in wirksamer Weise ein Eindringen von Ionen in untere Bereiche der Gateelektrode 308 zu unterdrücken, wodurch eine Diffusion von Dotierstoffen, etwa von Bor in die Gateisolationsschicht 307 und in das Kanalgebiet 306 während der Ausheizzyklen zur Bildung der Gebiete 304 und 305 deutlich verringert wird. Des weiteren umfasst das Halbleiterbauelement 300 eine Opferschicht 340, die beispielsweise aus Siliziumdioxid aufgebaut sein kann. Die Opferschicht 340 kann durch chemische Dampfabscheidung entsprechend gut etablierter Prozessrezepte abgeschieden werden. Eine Dicke der Opferschicht 340 ist so gewählt, um eine Höhe der Gateelektrode 308 zu übersteigen. Anschließend wird die Opferschicht 340 eingeebnet mittels chemisch-mechanischen Polierens (CMP), wobei der Poliervorgang auf oder in der Deckschicht 320a gestoppt werden kann.
  • 3b zeigt schematisch das Halbleiterbauelement 300 nach Beendigung des CMP-Prozesses, wobei in der in 3b gezeigten Ausführungsform die Opferschicht 340 eingeebnet ist und ein Teil der Deckschicht 320a während des Poliervorgangs ebenfalls entfernt wurde. Da die Dicke der Deckschicht 320a zu einer moderaten Größe, beispielsweise im Bereich von ungefähr 20 bis 50 nm gewählt wurde, ist eine Endpunkterkennung des CMP-Vorganges nicht kritisch. Wie gezeigt, wird das Bauelement 300 einer Implantationssequenz 326 unterzogen, die so gestaltet ist, um ein Dotierprofil in der Gateelektrode 308, das durch 325a bezeichnet ist, zu erzeugen, um damit eine Gateelektrodenverarmung zu minimieren, wobei dennoch ein Eindringen von Dotierstoffen in die Gateisolationsschicht 307 und das Kanalgebiet 306 unterdrückt wird. Somit kann das Dotieren der Gateelektrode 308 und das des aktiven Gebiets 302 im Wesentlichen entkoppelt werden, wodurch jede Dotiersequenz speziell so gestaltet werden kann, um ein optimiertes Dotierprofil zu erreichen.
  • Anschließend kann die Opferschicht 340 durch einen selektiven anisotropen Ätzprozess entfernt werden, während dem auch die Beschichtung 309a teilweise entfernt werden kann, jedoch mit einer deutlich geringeren Ätzrate auf Grund der geringen Breite der Beschichtung 309a und möglicherweise auf Grund einer unterschiedlichen Ätzrate im Vergleich zu der abgeschiedenen Opferschicht 340. Danach kann die weitere Bearbeitung so durchgeführt werden, wie dies mit Bezug zu den 2d bis 2e beschrieben ist, um Kobaltdisilizidgebiete in den Drain- und Sourcegebieten 304 und ein Nickelsilizidgebiet in der Gateelektrode 308 zu bilden. Auf Grund der möglicherweise teilweise freigelegten Seitenwand der Gateelektrode 308 auf Grund der teilweisen Entfernung der Beschichtung während des anisotropen Ätzprozesses kann sich auch Kobaltdisilizid an oberen Seitenwandbereichen der Gateelektrode 308 bilden, was jedoch die Nickelsilizidbildung nicht negativ beeinflusst. In anderen Ausführungsformen kann die Opferschicht 340 mittels eines selektiven isotropen Ätzprozesses entfernt werden, in welchem eine Abtragsrate für die Beschichtung 309a deutlich geringer im Vergleich zur Abtragsrate für die Opferschicht 340 ist.
  • In anderen Ausführungsformen werden Kobaltdisilizidgebiete auf den Drain- und Sourcegebieten 304 vor der Abscheidung der Opferschicht 340 gebildet. Der CMP-Prozess und die Gateimplantation können dann in der oben beschriebenen Weise ausgeführt werden. Während der Entfernung der Opferschicht 340 kann dann ein Freilegen von Seitenwandbereichen der Gateelektrode 308 vorteilhafterweise zu einem vergrößerten Nickelsilizidgebiet in der Gateelektrode führen.
  • 4a zeigt schematisch ein Halbleiterbauelement 400 mit einem Aufbau, der ähnlich zu jenem ist, der in 2d gezeigt ist. Ferner umfasst das Halbleiterbaulelement 400 eine dielektrische Schicht 440, wobei eine Dicke der dielektrischen Schicht 440 so gewählt ist, um eine Höhe der Gateelektrode 408 zu übersteigen. Die dielektrische Schicht 440 kann aus Siliziumdioxid aufgebaut sein, das durch gut etablierte CVD-Prozesse abgeschieden wird.
  • 4b zeigt schematisch das Bauteil 400 nach Abschluss eines CMP-Prozesses, um überschüssiges Material der Schicht 440 zu entfernen, wobei der CMP-Prozess auf oder in der Deckschicht 420a gestoppt wird. In einer Ausführungsform kann eine Gateimplantationssequenz ausgeführt werden, um das bestehende Dotierprofil 425, das aus den Implantationssequenzen zur Bildung der Drain- und Sourcegebiete 404 und der Erweiterungsgebiete 405 entstanden ist, so zu modifizieren, dass die Erfordernisse für eine optimale Gateleitfähigkeit und eine minimale Gateverarmung erreicht werden. Wie in den mit Bezug zu 3a beschriebenen Ausführungsformen wird ein Eindringen von Dotierstoffen in die Silizidgebiete 411 und/oder die Drain- und Sourcegebiete 404 von der Schicht 440 wirksam blockiert wird.
  • 4c zeigt das Bauteil 400 gemäß einer noch weiteren anschaulichen Ausführungsform, wobei ein selektiver Ätzprozess ausgeführt wird, um die Deckschicht 420a zu entfernen. Abhängig von der Zusammensetzung der Deckschicht 420a und der Seitenwandabstandselemente 409 kann die Höhe der Seitenwandabstandselemente ebenso während des selektiven Ätzprozesses verringert werden, wie dies in 4c dargestellt ist. Des weiteren kann die Gateimplantation, die durch 426 bezeichnet ist, ausgeführt werden, wenn die Deckschicht 420 entfernt ist, oder wie mit Bezug zu 4b erläutert ist, die Implantation kann vor dem Entfernen der Deckschicht 420a ausgeführt werden. Folglich wird ein entsprechendes Gatedotierprofil 425a erzeugt, das den Erfordernissen für ein gewünschtes Gateverhalten entspricht.
  • 4d zeigt schematisch das Bauteil 400 mit einer darauf gebildeten Nickelschicht 430. Anschließend wird eine Wärmebehandlung durchgeführt, um eine chemische Reaktion zwischen der Gateelektrode 408 und der Nickelschicht 430 in Gang zu setzen, wie dies auch mit Bezug zu 2e beschrieben ist.
  • 4e zeigt schematisch das Bauteil 400 mit einem entsprechenden Nickelsilizidgebiet 431, das auf der Gateelektrode 408 gebildet ist, wobei ferner eine Ätzstoppschicht 441 konform auf dem Bauteil 400 abgeschieden ist. Die Ätzstoppschicht 441 kann beispielsweise Siliziumnitrid mit einer erforderlichen Dicke aufweisen, um zuverlässig einen nachfolgenden Ätzprozess für die Bildung von Kontaktlöchern zu stoppen. Es sollte beachtet werden, dass eine Höhendifferenz 442 zwischen der Gateelektrode 408 und der umgebenden Ätzstoppschicht 441 aus der vorhergehenden Entfernung der Deckschicht 420a (siehe 4c) resultieren kann, die teilweise durch die Nickelsilizidumwandlung während der Bildung des Nickelsilizidgebiets 431 kompensiert werden kann. Somit kann die resultierende Höhendifferenz 442 eingestellt werden, indem der CMP-Prozess zum Einebnen der Schicht 440 gesteuert wird und/oder indem ein zusätzlicher selektiver Ätzschritt nach Freilegen der oberen Oberfläche der Gateelektrode 408 (siehe 4c) ausgeführt wird. Anschließend wird das Bauteil 400 einem CMP-Prozess unterzogen, um die Ätzstoppschicht 441 von der darunter liegenden dielektrischen Schicht 440 zu entfernen, wobei die Höhendifferenz 442 sicherstellt, dass die Gateelektrode 408 von einem Teil der Ätzstoppschicht 441 bedeckt bleibt.
  • 4f zeigt das Bauteil 400 nach Abschluss des CMP-Prozesses mit einer restlichen Ätzstoppschicht 441a, die über der Gateelektrode 408 gebildet ist. Anschließend kann eine weitere dielektrische Schicht mit einer erforderlichen Dicke abgeschieden werden und anschließend können entsprechende Kontaktlöcher durch gut etablierte Lithographie- und Ätztechniken hergestellt werden, wobei die Ätzstoppschicht 441a ein zuverlässiges Stoppen an der Gateelektrode 408 während eines gemeinsamen Ätzvorganges zur Herstellung eines Kontakts zu den Drain- und Sourcegebieten und der Gateelektrode sicherstellt. Falls eine Ätzstoppschicht auch auf den Metallsilizidgebieten 411 als notwendig erachtet wird, kann eine entsprechende Ätzstoppschicht (nicht gezeigt) vor der Abscheidung der dielektrischen Schicht 440 (vergleiche 4a) abgeschieden werden, und dann kann die weitere Bearbeitung ausgeführt werden, wie dies mit Bezug zu den 4b bis 4f beschrieben ist.
  • Es gilt also, die vorliegende Erfindung ermöglicht eine unabhängige Bildung eines Gatesilizids und eines Drain- und Sourcesilizids, wobei vorteilhafterweise Nickelsilizid an der Gateelektrode und ein Kobaltdisilizid auf den Drain- und Sourcegebieten verwendet wird. Ferner kann die Gatedotierung und die Drain- und Sourcedotierung in wirksamer Weise entkoppelt werden, um verbesserte Gateeigenschaften bereitzustellen, wobei dennoch ein hohes Maß an Prozessverträglichkeit mit einem standardmäßigen Prozessablauf beibehalten bleibt.

Claims (17)

  1. Verfahren mit: Strukturieren einer Polysiliziumschicht, die über einem Silizium enthaltenen Gebiet eines Substrats gebildet ist, um ein Polysiliziumstrukturelement zu erhalten; Bilden eines ersten Metallsilizids benachbart zu dem Polysiliziumstrukturelement, wobei eine obere Oberfläche und Seitenwände des Polysiliziumstrukturelements abgedeckt sind; Dotieren des Polysiliziumstrukturelements nach Bildung des ersten Metallsilizids; Freilegen der oberen Oberfläche; und Bilden eines zweiten Metallsilizids in dem Polysiliziumstrukturelement, wobei das zweite Metallsilizid sich von dem ersten Metallsilizid unterscheidet; dadurch gekennzeichnet, dass das Bilden des zweiten Metallsilizids Abscheiden einer Metallschicht auf dem Polysiliziumstrukturelement und dem ersten Metallsilizid, wobei die Metallschicht das erste Metallsilizid berührt, Erwärmen des Substrats zur Ingangsetzung einer chemischen Reaktion zwischen Silizium und dem Metall, und selektives Entfernen von nicht reagiertem Metall umfasst.
  2. Das Verfahren nach Anspruch 1, wobei Strukturieren des Polysiliziumstrukturelements umfasst: Bilden einer Deckschicht auf der Polysiliziumschicht und Bilden des Polysiliziumstrukturelements durch Lithographie und anisotropes Ätzen, wobei ein nicht entfernter Teil der Deckschicht zum Abdecken der oberen Oberfläche während der Herstellung des ersten Metallsilizids dient.
  3. Das Verfahren nach Anspruch 2, das ferner Einstellen optischer Eigenschaften der Deckschicht umfasst, so dass diese als eine antireflektierende Unterseitenbeschichtung dient.
  4. Das Verfahren nach Anspruch 2, das ferner umfasst: Einstellen einer Zusammensetzung und/oder einer Dicke der Deckschicht so, um ein Eindringen von Ionen in das Polysiliziumstrukturelement während einer folgenden Ionenimplantation zu behindern.
  5. Das Verfahren nach Anspruch 1, wobei das zweite Metallsilizid Nickelmonosilizid aufweist.
  6. Das Verfahren nach Anspruch 5, wobei das erste Metallsilizid Kobaltdisilizid aufweist.
  7. Das Verfahren nach Anspruch 2, wobei die obere Oberfläche durch anisotropes Ätzen des nicht entfernten Teils der Deckschicht freigelegt wird.
  8. Das Verfahren nach Anspruch 1, das ferner Bilden von Seitenwandabstandselementen zum Bedecken der Seitenwände des Polysiliziumstrukturelements umfasst.
  9. Das Verfahren nach Anspruch 5, das ferner Bilden dotierter Bereiche benachbart zu dem Polysiliziumstrukturelement vor dem Bilden des ersten Metallsilizidgebiets umfasst.
  10. Das Verfahren nach Anspruch 9, wobei das Freilegen der oberen Oberfläche einen isotropen Ätzprozess umfasst.
  11. Verfahren nach Anspruch 1, wobei das Strukturieren der Polysiliziumschicht umfasst: Bilden eines Schichtstapels, mit mindestens einer Gateisolationsschicht, der Polysiliziumschicht und einer Deckschicht über dem Silizium enthaltenden Gebiet; Strukturieren des Schichtstapels, um eine Gateelektrode zu bilden, wobei die obere Oberfläche eine obere Oberfläche der Gateelektrode ist, die von mindestens der Deckschicht bedeckt ist; wobei ein Drain- und ein Sourcegebiet benachbart zu der Gateelektrode gebildet werden; wobei das erste Metallsilizidgebiet in den Drain- und Sourcegebieten gebildet wird; wobei das Dotierten des Polysiliziumstrukturelements ein Dotieren der Gateelektrode nach dem Bilden des ersten Metallsilizids umfasst; und wobei das zweite Metallsilizidgebiet in der Gateelektrode gebildet wird.
  12. Das Verfahren nach Anspruch 11, wobei die Deckschicht so gebildet ist, um als eine antireflektierende Unterseitenbeschichtung während der Strukturierung des Schichtstapels zu dienen.
  13. Das Verfahren nach Anspruch 11, das ferner Bilden von Seitenwandabstandselementen an Seitenwänden der Gateelektrode umfasst.
  14. Das Verfahren nach Anspruch 13, wobei Freilegen der oberen Oberfläche das Ausführen eines anistropen Ätzprozesses zur Entfernung von Material der Deckschicht umfasst.
  15. Das Verfahren nach Anspruch 14, wobei Freilegen der oberen Oberfläche einen isotropen Ätzprozess umfasst.
  16. Das Verfahren nach Anspruch 11, wobei das erste Metallsilizidgebiet Kobaltdisilizid aufweist.
  17. Das Verfahren nach Anspruch 16, wobei das zweite Metallsilizidgebiet Nickelsilizid aufweist.
DE10335101A 2003-07-31 2003-07-31 Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht Expired - Lifetime DE10335101B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10335101A DE10335101B4 (de) 2003-07-31 2003-07-31 Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
US10/790,974 US7122410B2 (en) 2003-07-31 2004-03-02 Polysilicon line having a metal silicide region enabling linewidth scaling including forming a second metal silicide region on the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10335101A DE10335101B4 (de) 2003-07-31 2003-07-31 Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht

Publications (2)

Publication Number Publication Date
DE10335101A1 DE10335101A1 (de) 2005-03-10
DE10335101B4 true DE10335101B4 (de) 2010-02-04

Family

ID=34088998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335101A Expired - Lifetime DE10335101B4 (de) 2003-07-31 2003-07-31 Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht

Country Status (2)

Country Link
US (1) US7122410B2 (de)
DE (1) DE10335101B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1015721A3 (nl) * 2003-10-17 2005-07-05 Imec Inter Uni Micro Electr Werkwijze voor het reduceren van de contactweerstand van de aansluitgebieden van een halfgeleiderinrichting.
US7645687B2 (en) * 2005-01-20 2010-01-12 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate variable work function gates for FUSI devices
JP2006310741A (ja) * 2005-03-30 2006-11-09 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7371333B2 (en) * 2005-06-07 2008-05-13 Micron Technology, Inc. Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines
CN100446184C (zh) * 2005-06-30 2008-12-24 中芯国际集成电路制造(上海)有限公司 多晶硅栅极掺杂方法
CN100356527C (zh) * 2005-08-31 2007-12-19 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
CN100356528C (zh) * 2005-08-31 2007-12-19 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
DE102005057073B4 (de) * 2005-11-30 2011-02-03 Advanced Micro Devices, Inc., Sunnyvale Herstellungsverfahren zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren und entsprechendes Halbleiterbauelement
JP2007158220A (ja) * 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP1801856A1 (de) * 2005-12-23 2007-06-27 Interuniversitair Microelektronica Centrum ( Imec) Verfahren zur Kontrolle der Höhe von Gate-Elektroden
US20070178683A1 (en) * 2006-02-02 2007-08-02 Texas Instruments, Incorporated Semiconductive device fabricated using a two step approach to silicide a gate and source/drains
US7799694B2 (en) * 2006-04-11 2010-09-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US7605045B2 (en) * 2006-07-13 2009-10-20 Advanced Micro Devices, Inc. Field effect transistors and methods for fabricating the same
KR20080008797A (ko) * 2006-07-21 2008-01-24 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
US7585738B2 (en) * 2007-04-27 2009-09-08 Texas Instruments Incorporated Method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device
DE102007052167B4 (de) * 2007-10-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
CN102074479B (zh) * 2009-11-24 2012-08-29 中国科学院微电子研究所 半导体器件及其制造方法
US8304319B2 (en) * 2010-07-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a disilicide
DE102011005641B4 (de) * 2011-03-16 2018-01-04 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Leistungssteigerung in Transistoren durch Reduzierung der Absenkung aktiver Gebiete und durch Entfernen von Abstandshaltern
US8753969B2 (en) * 2012-01-27 2014-06-17 GlobalFoundries, Inc. Methods for fabricating MOS devices with stress memorization
US9023725B2 (en) * 2012-12-19 2015-05-05 Globalfoundries Singapore Pte. Ltd. Filament free silicide formation
US9218976B2 (en) * 2013-08-13 2015-12-22 Globalfoundries Inc. Fully silicided gate formed according to the gate-first HKMG approach
US9972694B2 (en) * 2015-10-20 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition methods and structures thereof
IT202200000203A1 (it) * 2022-01-10 2023-07-10 St Microelectronics Srl Diodo con struttura di contatto includente una regione di barriera perfezionata e relativo procedimento di fabbricazione

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731239A (en) * 1997-01-22 1998-03-24 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned silicide narrow gate electrodes for field effect transistors having low sheet resistance
US5953612A (en) * 1997-06-30 1999-09-14 Vlsi Technology, Inc. Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device
US6153485A (en) * 1998-11-09 2000-11-28 Chartered Semiconductor Manufacturing Ltd. Salicide formation on narrow poly lines by pulling back of spacer
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate
US6458678B1 (en) * 2000-07-25 2002-10-01 Advanced Micro Devices, Inc. Transistor formed using a dual metal process for gate and source/drain region

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197607B2 (ja) * 2002-11-06 2008-12-17 株式会社東芝 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法
US6867130B1 (en) * 2003-05-28 2005-03-15 Advanced Micro Devices, Inc. Enhanced silicidation of polysilicon gate electrodes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731239A (en) * 1997-01-22 1998-03-24 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned silicide narrow gate electrodes for field effect transistors having low sheet resistance
US5953612A (en) * 1997-06-30 1999-09-14 Vlsi Technology, Inc. Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device
US6153485A (en) * 1998-11-09 2000-11-28 Chartered Semiconductor Manufacturing Ltd. Salicide formation on narrow poly lines by pulling back of spacer
US6458678B1 (en) * 2000-07-25 2002-10-01 Advanced Micro Devices, Inc. Transistor formed using a dual metal process for gate and source/drain region
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate

Also Published As

Publication number Publication date
DE10335101A1 (de) 2005-03-10
US7122410B2 (en) 2006-10-17
US20050026379A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE102006040764A1 (de) Tranistor mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung des Transistors
DE112005002158T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die eine dielektrische Gateschicht mit hohem K und eine Gateelektrode aus Metall aufweist
DE102007004859A1 (de) SOI-Bauelement mit einer Substratdiode mit Prozess toleranter Konfiguration und Verfahren zur Herstellung des SOI-Bauelements
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE10351006B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE10335100A1 (de) Technik zur Herstellung verkürzter Seitenabstandselemente für eine Polysiliziumleitung
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE10345374B4 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
DE102004031743B4 (de) Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
DE102005014749B4 (de) Verfahren zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung
DE10240422B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer Leitungsstruktur mit vergrößertem Metallsilizidbereich
DE102006025364A1 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE10208751B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen
DE102010028458A1 (de) Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind
DE102009035438A1 (de) Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen
DE10241397B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right