JP2006310741A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2006310741A
JP2006310741A JP2005308285A JP2005308285A JP2006310741A JP 2006310741 A JP2006310741 A JP 2006310741A JP 2005308285 A JP2005308285 A JP 2005308285A JP 2005308285 A JP2005308285 A JP 2005308285A JP 2006310741 A JP2006310741 A JP 2006310741A
Authority
JP
Japan
Prior art keywords
semiconductor device
drain
substrate
source
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005308285A
Other languages
English (en)
Inventor
Hiroyuki Shimada
浩行 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005308285A priority Critical patent/JP2006310741A/ja
Priority to KR1020060016030A priority patent/KR100728151B1/ko
Priority to US11/363,999 priority patent/US7723197B2/en
Publication of JP2006310741A publication Critical patent/JP2006310741A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 良好な電気的特性のトランジスタが得られるようにし、これによって半導体装置の微細化や高密度化を可能にし、さらには３次元に積み重ねることをも可能にした、半導体装置の製造方法とこの製造方法によって得られる半導体装置を提供する。
【解決手段】 基体１上に形成された結晶性半導体膜３のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、第２の部分および第３の部分にそれぞれソース及びドレインを形成する第２の工程とを備える。第２の工程において、少なくとも第２の部分および第３の部分に対して加熱処理を施すことにより、第１の部分の少なくとも一部をシードとする第２の部分及び第３の部分の固相エピタキシー過程を誘起する。
【選択図】 図１

Description

本発明は、半導体装置の製造方法とこの製造方法によって得られる半導体装置に関する。
液晶表示装置や有機ＥＬ表示装置などの電気光学装置では、基板として、安価なガラスや樹脂等の透明基板が用いられている。これらの基板は耐熱温度が低いため、基板に集積される薄膜トランジスタ（ＴＦＴ）などの半導体素子や各種のデバイスについては、低温プロセスによって製造するのが一般的である（例えば、特許文献１参照）。
特許第３５２８１８２号公報
ところで、一般にトランジスタ等を備えた半導体装置では、例えばこれが実装される電気光学装置の高精細化等を図るため、微細化や高密度化が強く望まれている。
しかしながら、一般の低温プロセスで形成するトランジスタにあっては、ソース／ドレインが不純物の注入により非晶質の半導体層となっているため、特に微細化した場合に、このソース／ドレインでの寄生抵抗が大きくなり、トランジスタとしての良好な電気的特性が得られにくいといった課題があった。
また、高密度化による高精細化を図るためには、トランジスタ等の半導体素子を３次元に積み重ねることも考えられる。しかしながら、半導体層を複層に積み重ねて各層にトランジスタ等を作製する場合、各層での不純物活性化のための高温熱処理が、他の層の半導体素子に通常設計以上の熱履歴を与えてしまう。そのため、プロセス設計が非常に困難あるいは複雑になってしまい、例えば熱に弱いサリサイドプロセスを採用することができないなどの問題があった。
本発明は前記事情に鑑みてなされたもので、良好な電気的特性のトランジスタが得られるようにし、これによって半導体装置の微細化や高密度化を可能にし、さらには３次元に積み重ねることをも可能にした、半導体装置の製造方法とこの製造方法によって得られる半導体装置を提供することにある。
本発明の半導体装置の製造方法は、基体上に形成された結晶性半導体膜のうち前記基体に接する第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、前記第２の部分および前記第３の部分にそれぞれソース及びドレインを形成する第２の工程と、を備え、前記第１の工程は、前記結晶性半導体膜を構成する材料を前記基体上に堆積する第１の副工程を含み、前記第２の工程は、少なくとも前記第２の部分および前記第３の部分に対して加熱する第２の副工程を含むこと、を備えたことを特徴としている。
また、別の半導体装置の製造方法は、基体上に形成された結晶性半導体膜のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、前記第２の部分および前記第３の部分にそれぞれソース及びドレインを形成する第２の工程と、を備え、前記第２の工程において、少なくとも前記第２の部分および前記第３の部分に対して加熱処理を施すことにより、前記第２の部分及び前記第３の部分の結晶性を、前記加熱処理を行う前の前記第２の部分及び前記第３の部分の結晶性に比べて向上させること、を特徴としている。
また、さらに別の半導体装置の製造方法は、基体上に形成された結晶性半導体膜のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、前記第２の部分および前記第３の部分にそれぞれソース及びドレインを形成する第２の工程と、を備え、前記第２の工程において、少なくとも前記第２の部分および前記第３の部分に対して加熱処理を施すことにより、前記第１の部分の少なくとも一部をシードとする前記第２の部分及び前記第３の部分の固相エピタキシー過程を誘起すること、を特徴としている。
前記半導体装置の製造方法によれば、ソース／ドレインを、例えば結晶性半導体の一部である前記第１の部分の少なくとも一部をシードとする固相エピタキシー法により、不純物を活性化し、形成するので、不純物が比較的低温で拡散して本来の有効なサイトに入ることにより、ソース／ドレインが電気的に良好に活性化し、これによってトランジスタが良好な電気的特性を有するものとなる。また、固相エピタキシー法によってソース／ドレインを構成する半導体層が結晶化されるので、寄生抵抗が小さくなり、これによってトランジスタの電気的特性がより良好になる。
なお、前記の製造方法においては、前記第２の工程において、少なくとも前記第２の部分および前記第３の部分に対して施す加熱処理を、３５０℃以上５５０℃以下の加熱温度で行うのが好ましい。
このような温度範囲で固相エピタキシー法を行うことにより、ソース／ドレインを良好に形成することが可能になり、しかも他の要素に通常設計以上の熱履歴が与えられてしまうことも回避される。
また、前記の製造方法においては、前記結晶性半導体層上に、ゲート絶縁膜を介して金属からなるゲート電極を形成する工程を備えているのが好ましい。
このようにすれば、ゲート電極やチャネル領域に不純物を注入し活性化する工程が不要になるので、この活性化のための高温での熱処理により、他の要素に対して通常設計以上の熱履歴を与えてしまうといったことが確実に回避される。
また、前記の製造方法においては、前記ソース／ドレイン上に金属層を形成し、次いで加熱処理を行うことにより、前記ソース／ドレインの表層部をシリサイド化する工程を備えているのが好ましい。
このようにすれば、ソース／ドレインの寄生抵抗がより小さくなるので、トランジスタの電気的特性がより良好になる。
なお、この製造方法においては、シリサイド化する工程での加熱処理を、３５０℃以上５５０℃以下の温度で行うのが好ましく、このような温度範囲にすることにより、他の要素に通常設計以上の熱履歴が与えられてしまうことが回避される。
また、このような温度範囲で形成するシリサイドとしては、ニッケルモノシリサイド（ＮｉＳｉ）が好適となり、このニッケルモノシリサイドは抵抗率が約２０μΩ・ｃｍと低いため、ソース／ドレインの寄生抵抗が十分に小さくなる。
また、前記の製造方法においては、前記基体として、基板上にトランジスタを形成したものを用いることにより、前記基板上に、トランジスタを３次元に積層するのが好ましい。
特に固相エピタキシー法によるソース／ドレインの形成を、例えば５５０℃以下の低温で行うことにより、基体中のトランジスタに通常設計以上の熱履歴を与えてしまうことがなくなる。したがって、基板上にトランジスタを支障なく３次元に積み重ねることが可能になり、これによってトランジスタの高密度化が可能になる。
本発明の半導体装置は、基体上にトランジスタを形成してなる半導体装置において、
基体上に、堆積法によって形成された結晶性半導体層が設けられ、
前記結晶性半導体に、前記基体側の一部をシード層とした固相エピタキシー法により不純物が活性化されて形成された、ソース／ドレインが設けられていることを特徴としている。
この半導体装置によれば、ソース／ドレインが、結晶性半導体の一部をシード層とする固相エピタキシー法によって不純物が活性化され、設けられているので、前述したようにソース／ドレインが電気的に良好に活性化し、これによってトランジスタが良好な電気的特性を有するものとなる。また、固相エピタキシー法によってソース／ドレインを構成する半導体層が結晶化されているので、寄生抵抗が小さくなり、これによってトランジスタの電気的特性がより良好になる。
以下、本発明を、半導体装置の製造方法の一実施形態に基づき、詳しく説明する。
本実施形態は、基板上にトランジスタを３次元に積み重ねて形成する、３次元構造の半導体装置を製造する方法であって、特に基板を石英基板とし、この石英基板上に５５０℃以下の低温プロセスでトランジスタを形成するようにした方法である。なお、本実施形態では、石英からなる基板を本発明における基体としている。
まず、図１（ａ）に示すように石英からなる基板（基体）１を用意し、この基板１上に、下地絶縁膜２として酸化シリコンを成膜する。次に、図１（ｂ）に示すようにこの下地絶縁膜２上に、堆積法を用いて結晶性のシリコン層（半導体膜）３を、厚さ５０ｎｍ程度で島状に形成する。このシリコン層３の形成については、例えばプラズマＣＶＤ法によって非晶質シリコン層を形成し、その後、エキシマレーザを照射して多結晶化し、結晶性であるポリシリコンとする。または、例えばジシランを用いた熱ＣＶＤ法によって４２５℃程度で非晶質シリコンを堆積し、エキシマレーザーを照射することにより、非常に大きなグレインの単結晶シリコンを形成してこれを結晶性のシリコン層としてもよい。なお、結晶性のシリコン層３を形成するための堆積法としては、ＣＶＤ法以外にも、例えばスパッタリング法や蒸着法を採用することができる。
その後、フォトリソグラフィ法を用いてシリコン層を島状にパターニングすることにより、島状のシリコン層３を形成する。
このようにして島状で結晶性のシリコン層３を形成したら、酸素およびクリプトンを用い、これらのガス比（容量比）をＯ２：Ｋｒ＝３：９７とし、圧力を１ｔｏｒｒ、電力を３ｋＷ、基板温度を４００℃としてプラズマ酸化することにより、図１（ｃ）に示すようにシリコン層３の表層部にＳｉＯ２を厚さ５ｎｍ程度に形成し、ゲート絶縁膜４とする。
続いて、キセノンガスを使ったスパッタリング法により、窒化タンタル、金属タンタル、窒化タンタルをこの順に成膜積層し、３層が積層されてなる金属層を形成する。その後、フォトリソグラフィ法を用いて金属層をパターニングすることにより、この金属層からなるゲート電極５を形成する。
次いで、ＣＶＤ法等によって酸化シリコン層を形成し、さらにこれを異方性エッチングすることにより、図１（ｄ）に示すようにゲート電極５の両側にサイドウォール６を形成する。なお、このようなエッチングにより、ゲート電極５およびサイドウォール６の直下にのみゲート絶縁膜４が残り、他の部位に形成されたゲート絶縁膜４は除去される。
続いて、これらゲート電極５及びサイドウォール６をマスクにして、前記シリコン層３における第２の部分（図示せず）と第３の部分（図示せず）とにそれぞれ不純物を注入し、ソース形成領域７とドレイン形成領域８とを形成する（第１の工程）。この不純物の注入には、イオンドーピングやイオンインプラ等のイオン注入法が採用される。このような不純物の注入を行う際、本発明では、前記シリコン層３の底部側、つまり基板１側を一部残してシード層９とし、このシード層９には不純物を注入せず、このシード層９の上に選択的に不純物を注入することにより、前記のソース形成領域７およびドレイン形成領域８を形成する。なお、このシード層９となる部分は、本発明における第１の部分となる。
すなわち、不純物をイオン注入する際のエネルギーを適宜に調整することにより、不純物がシリコン層３の底部側の一部に注入されないようにする。このような不純物の注入により、ソース形成領域７およびドレイン形成領域８は、元の単結晶または多結晶の結晶性の状態から非晶質化する。そして、この不純物が注入されずに結晶性のシリコン層３のままに保持された底部側を、シード層９とする。
前記シード層９については、基板１側の底面からソース形成領域７またはドレイン形成領域８に接する上面までの厚さが、少なくとも１０ｎｍ以上となるように形成する。シード層９をこのような厚さに形成することで、後述する固相エピタキシー法による不純物の活性化の際、このシード層９を核にしてソース形成領域７およびドレイン形成領域８を良好に固相エピタキシャル成長させ、再度結晶化させることができる。
ソース形成領域７およびドレイン形成領域８を形成するための打ち込みエネルギーとしては、例えばＢ（ホウ素）の場合に２ｋｅＶ程度とし、Ｐ（リン）の場合に６ｋｅＶ程度とする。また、ドーズ量については１．５×１０１５／ｃｍ２程度とする。なお、注入する不純物の型については、作製トランジスタがＮ型の場合はＰ型不純物、Ｐ型の場合はＮ型不純物とするのが一般的であるが、それらに限定されることなく、トランジスタの閾値をどの値に設定したいかで、不純物の型を適宜設定することができる。
なお、シリコン層３の、前記ゲート電極５及びサイドウォール６の直下は、不純物が注入されていない真性半導体層領域、あるいは微量の不純物がドープされた微量不純物領域となる。そして、このような真性半導体層領域あるいは微量不純物領域により、チャネル領域１０が形成されている。
次いで、前記基板１を焼成炉に入れ、例えばアルゴン雰囲気にて３５０℃〜５５０℃で１時間〜５時間程度加熱し（第２の工程）、前記シード層９を核（シード）として前記ソース形成領域７およびドレイン形成領域８に固相エピタキシー過程を誘起させ、固相エピタキシャル成長させる。本実施形態では、５５０℃で１時間加熱した。すると、このような固相エピタキシャル成長（固相エピタキシー法）によってソース形成領域７およびドレイン形成領域８は、注入した不純物が比較的低温で拡散し、活性化して本来の有効なサイトに入ることにより、図２（ａ）に示すようにソース７ａおよびドレイン８ａとなる。
また、一旦非晶質化したソース形成領域７およびドレイン形成領域８が結晶回復し、前述したように結晶性のシード層９を核にして再結晶化し、ソース７ａおよびドレイン８ａとなる。このとき、この固相エピタキシー法による不純物活性化・再結晶化を５５０℃（３５０℃〜５５０℃）で行うので、基板１上に仮に半導体素子等の他の構成要素があったとしても、これに対して通常設計以上の熱履歴を与えてしまうといったことがない。
次いで、スパッタ法等によってニッケルを成膜し、さらにこの上に窒化チタン膜を積層する。続いて、３５０℃から５５０℃、本実施形態では４００℃で加熱してアニール処理し、ソース７ａおよびドレイン８ａの表層部をシリサイド化する。このような温度で加熱してシリサイド化することにより、ソース７ａおよびドレイン８ａの表層部には、ニッケルモノシリサイド（ＮｉＳｉ）からなるシリサイド層１１が形成される。このニッケルモノシリサイドからなるシリサイド層１１は、抵抗率が約２０μΩ・ｃｍと低いため、ソース７ａおよびドレイン８ａの寄生抵抗が十分に小さくなる。
その後、図２（ｂ）に示すように、前記ニッケルモノシリサイドとなったシリサイド層１１以外の領域における未反応のニッケル膜および窒化チタン膜をウエットエッチングによって選択的に除去する。
次いで、図２（ｃ）に示すように、前記シリサイド層１１およびゲート電極５を覆って酸化シリコンを成膜し、層間絶縁膜１２を形成する。
次に、図３（ａ）に示すように、層間絶縁膜１２を貫通して前記のソース７ａ側のシリサイド層１１、ドレイン８ａ側のシリサイド層１１に至る２つのコンタクトホール１３を、フォトリソグラフィ法によって形成する。
その後、層間絶縁膜１２上に、例えばＴｉ／Ａｌ／Ｔｉの積層膜をスパッタ法等の成膜法によって形成し、続いてフォトリソグラフィ法により前記積層膜をパターニングすることにより、図３（ｂ）に示すソース電極１４及びドレイン電極１５を形成し、トランジスタ（薄膜トランジスタ）１６を形成する。
このようにして得られたトランジスタ１６は、ソース７ａおよびドレイン８ａが、シリコン層３の一部をシード層９とする固相エピタキシー法によって不純物が活性化されているので、これらソース７ａおよびドレイン８ａが電気的に良好に活性化し、これによって良好な電気的特性を有するトランジスタとなる。
また、固相エピタキシー法により、ソース７ａおよびドレイン８ａを構成するシリコン層が再結晶化されているので、寄生抵抗が小さくなり、これによってトランジスタの電気的特性がより良好になる。さらに、シリサイド化によってソース７ａおよびドレイン８ａにニッケルモノシリサイドからなるシリサイド層１１が形成されているので、ソース７ａおよびドレイン８ａでの寄生抵抗が十分に小さくなり、したがってトランジスタの電気的特性がより良好になる。
また、本実施形態では、このようにして形成したトランジスタ１６について、これを３次元に積み重ねて形成することにより、３次元構造の半導体装置を製造する。すなわち、図４（ａ）に示すように、前記トランジスタ１６の上に酸化シリコン等からなる層間絶縁膜１７を形成する。
次に、図１（ｂ）に示したように層間絶縁膜１６上に島状のシリコン層３を形成する。以下、図１（ｃ）、図２（ａ）〜（ｃ）、図３（ａ）、（ｂ）に示した工程を繰り返し、図４（ｂ）に示すように、前記のトランジスタ１６上に同じ構成からなるトランジスタ１６を積み重ねる。
このような上層のトランジスタ１６の形成において、特にソース７ａ、ドレイン８ａの形成を、３５０℃〜５５０℃の温度範囲での加熱による固相エピタキシー法によって行っているので、これらソース７ａ、ドレイン８ａを良好に形成することができるとともに、他の要素、例えば下層のトランジスタ１６におけるソース７ａやドレイン８ａなどに、通常設計以上の熱履歴を与えてしまうことも回避することができる。
また、シリサイド層１１を形成するためのシリサイド化工程での加熱処理温度についても、３５０℃〜５５０℃の温度で行っているので、この工程においても他の要素、すなわち下層のトランジスタ１６におけるソース７ａやドレイン８ａなどに、通常設計以上の熱履歴を与えてしまうことを回避することができる。
なお、このように２層目のトランジスタ１６を形成した後、さらに同じ工程を用いることで、３層目、４層目…と順次トランジスタ１６を積み重ねていき、高集積化した３次元の半導体装置を得るようにしてもよい。
このようにして得られた３次元の半導体装置にあっては、集積化により十分に高密度化が図られ、かつ、上下の半導体層間で直接３次元的にコンタクトを接続できるため、従来に比して配線距離を非常に短くすることができる。この結果、配線遅延時間を大幅に短縮できるので、微細化に頼らず半導体装置の高性能化を図ることが可能となる。また、例えばこれを電気光学装置などに応用することにより、表示の高精細化等も可能になる。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。例えば、前記実施形態では、石英からなる基板を本発明における基体としているが、基板については、例えばＳＯＩ基板やシリコン基板を用いることができる。このようなＳＯＩ基板やシリコン基板を用いた場合、特に最下層の半導体素子（トランジスタ）については、その他の素子を構成する要素がないため、前述したようないわゆる低温ポリシリコン膜で作る方法に代えて、高温ポリシリコン膜で作る方法を採用することができる。そして、このようにして形成した最下層の半導体素子（トランジスタ）上に、前記した方法でトランジスタ１６を形成する。このように、最下層の半導体素子（トランジスタ）について高温ポリシリコン膜で作る方法を採用した場合、特に前記のＳＯＩ基板やシリコン基板からなる基板と、これに形成した最下層の半導体素子（トランジスタ）とを備えたものを、本発明における基体とする。
（ａ）〜（ｄ）は本発明の半導体装置の製造工程説明図である。 （ａ）〜（ｃ）は本発明の半導体装置の製造工程説明図である。 （ａ）、（ｂ）は本発明の半導体装置の製造工程説明図である。 （ａ）、（ｂ）は本発明の半導体装置の製造工程説明図である。
符号の説明
１…基板（基体）、３…シリコン層（半導体膜）、４…ゲート絶縁膜、５…ゲート電極、７…ソース形成領域、７ａ…ソース、８…ドレイン形成領域、８ａ…ドレイン、１０…チャネル領域、１１…シリサイド層、１４…ソース電極、１５…ドレイン電極、１６…トランジスタ

Claims (10)

  1. 基体上に形成された結晶性半導体膜のうち前記基体に接する第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、
    前記第２の部分および前記第３の部分にそれぞれソース及びドレインを形成する第２の工程と、を備え、
    前記第１の工程は、前記結晶性半導体膜を構成する材料を前記基体上に堆積する第１の副工程を含み、
    前記第２の工程は、少なくとも前記第２の部分および前記第３の部分に対して加熱する第２の副工程を含むこと、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 基体上に形成された結晶性半導体膜のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、
    前記第２の部分および前記第３の部分にそれぞれソース及びドレインを形成する第２の工程と、を備え、
    前記第２の工程において、少なくとも前記第２の部分および前記第３の部分に対して加熱処理を施すことにより、前記第２の部分及び前記第３の部分の結晶性を、前記加熱処理を行う前の前記第２の部分及び前記第３の部分の結晶性に比べて向上させること、
    を特徴とする半導体装置の製造方法。
  3. 基体上に形成された結晶性半導体膜のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、
    前記第２の部分および前記第３の部分にそれぞれソース及びドレインを形成する第２の工程と、を備え、
    前記第２の工程において、少なくとも前記第２の部分および前記第３の部分に対して加熱処理を施すことにより、前記第１の部分の少なくとも一部をシードとする前記第２の部分及び前記第３の部分の固相エピタキシー過程を誘起すること、
    を特徴とする半導体装置の製造方法。
  4. 前記第２の工程において、少なくとも前記第２の部分および前記第３の部分に対して施す加熱処理を、３５０℃以上５５０℃以下の加熱温度で行うことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記結晶性半導体層上に、ゲート絶縁膜を介して金属からなるゲート電極を形成する工程を備えたことを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記ソース／ドレイン上に金属層を形成し、次いで加熱処理を行うことにより、前記ソース／ドレインの表層部をシリサイド化する工程を備えたことを特徴とする請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記のシリサイド化する工程での加熱処理を、３５０℃以上５５０℃以下の温度で行うことを特徴とする請求項４記載の半導体装置の製造方法。
  8. 前記ソース／ドレインの表層部をニッケルモノシリサイドにすることを特徴とする請求項６又は７記載の半導体装置の製造方法。
  9. 前記基体として、基板上にトランジスタを形成したものを用いることにより、前記基板上に、トランジスタを３次元に積層することを特徴とする請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
  10. 基体上にトランジスタを形成してなる半導体装置において、
    基体上に、堆積法によって形成された結晶性半導体層が設けられ、
    前記結晶性半導体に、前記基体側の一部をシード層とした固相エピタキシー法により不純物が活性化されて形成された、ソース／ドレインが設けられていることを特徴とする半導体装置。



JP2005308285A 2005-03-30 2005-10-24 半導体装置の製造方法及び半導体装置 Pending JP2006310741A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005308285A JP2006310741A (ja) 2005-03-30 2005-10-24 半導体装置の製造方法及び半導体装置
KR1020060016030A KR100728151B1 (ko) 2005-03-30 2006-02-20 반도체 장치의 제조 방법 및 반도체 장치
US11/363,999 US7723197B2 (en) 2005-03-30 2006-03-01 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005096837 2005-03-30
JP2005308285A JP2006310741A (ja) 2005-03-30 2005-10-24 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2006310741A true JP2006310741A (ja) 2006-11-09

Family

ID=37071112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005308285A Pending JP2006310741A (ja) 2005-03-30 2005-10-24 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US7723197B2 (ja)
JP (1) JP2006310741A (ja)
KR (1) KR100728151B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283923A (ja) * 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2009302530A (ja) * 2008-06-02 2009-12-24 Commissariat A L'energie Atomique 動的に調整可能な閾値電圧を有する３次元集積トランジスタの回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409346A (zh) * 2014-10-17 2015-03-11 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473313A (ja) 1990-05-23 1992-03-09 Nagatomo Shigeki 薬液注入工法
JPH05190449A (ja) 1992-01-09 1993-07-30 Nippondenso Co Ltd 半導体薄膜の製造方法
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JP2742747B2 (ja) 1992-05-29 1998-04-22 株式会社半導体エネルギー研究所 薄膜トランジスタを有する多層半導体集積回路
KR100541253B1 (ko) * 1997-02-17 2006-07-10 세이코 엡슨 가부시키가이샤 표시장치
US5818069A (en) * 1997-06-20 1998-10-06 Advanced Micro Devices, Inc. Ultra high density series-connected transistors formed on separate elevational levels
US5940693A (en) 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
JPH11111634A (ja) 1997-10-02 1999-04-23 Ishikawajima Harima Heavy Ind Co Ltd Ｎ型半導体膜の形成方法
US6472282B1 (en) * 2000-08-15 2002-10-29 Advanced Micro Devices, Inc. Self-amorphized regions for transistors
JPWO2002033738A1 (ja) * 2000-10-16 2004-02-26 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
US6465847B1 (en) * 2001-06-11 2002-10-15 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device with hyperabrupt source/drain junctions
US20030113960A1 (en) * 2001-12-19 2003-06-19 Chang Kent Kuohua Method of fabricating a MOS transistor with low gate depletion
US6784101B1 (en) * 2002-05-16 2004-08-31 Advanced Micro Devices Inc Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation
US6831008B2 (en) * 2002-09-30 2004-12-14 Texas Instruments Incorporated Nickel silicide—silicon nitride adhesion through surface passivation
US6713810B1 (en) * 2003-02-10 2004-03-30 Micron Technology, Inc. Non-volatile devices, and electronic systems comprising non-volatile devices
DE10335101B4 (de) * 2003-07-31 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283923A (ja) * 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2009302530A (ja) * 2008-06-02 2009-12-24 Commissariat A L'energie Atomique 動的に調整可能な閾値電圧を有する３次元集積トランジスタの回路

Also Published As

Publication number Publication date
KR20060106650A (ko) 2006-10-12
KR100728151B1 (ko) 2007-06-13
US20060223289A1 (en) 2006-10-05
US7723197B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
US8482042B2 (en) Strained semiconductor device and method of making same
JP3713232B2 (ja) 結晶質シリコン活性層を含む薄膜トランジスタの製造方法
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP2978736B2 (ja) 半導体装置の製造方法
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
JP5587376B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置
US9646838B2 (en) Method of forming a semiconductor structure including silicided and non-silicided circuit elements
TW546846B (en) Thin film transistor and method for manufacturing the same
JP2006093715A (ja) 薄膜トランジスタの製造方法
KR20090019693A (ko) 스트레인된 반도체 장치 및 이의 제조 방법
JP2010206201A (ja) 多結晶シリコン層の製造方法
JPH10284728A (ja) コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法
EP1759420B1 (en) Semiconductor on insulator semiconductor device and method of manufacture
JP2008252108A (ja) 半導体装置
US8546259B2 (en) Nickel silicide formation for semiconductor components
CN101331598A (zh) 绝缘体上硅中的源极和漏极的形成
JP4707677B2 (ja) 半導体装置及びその製造方法
JP2006310741A (ja) 半導体装置の製造方法及び半導体装置
KR100685848B1 (ko) 박막트랜지스터의 제조방법
WO2004114413A1 (ja) 半導体装置及びその製造方法
JPH06291141A (ja) 半導体装置の製造方法
US7211489B1 (en) Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
JP2005183509A (ja) 薄膜トランジスタ及びその製造方法
TW200406830A (en) Semiconductor device and method for manufacturing the same
JP2003051600A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081021