JP2009283923A - 光電変換装置の作製方法 - Google Patents

光電変換装置の作製方法 Download PDF

Info

Publication number
JP2009283923A
JP2009283923A JP2009101599A JP2009101599A JP2009283923A JP 2009283923 A JP2009283923 A JP 2009283923A JP 2009101599 A JP2009101599 A JP 2009101599A JP 2009101599 A JP2009101599 A JP 2009101599A JP 2009283923 A JP2009283923 A JP 2009283923A
Authority
JP
Japan
Prior art keywords
semiconductor layer
single crystal
layer
crystal semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009101599A
Other languages
English (en)
Other versions
JP2009283923A5 (ja
JP5286146B2 (ja
Inventor
Sho Kato
翔 加藤
Satoshi Chokai
聡志 鳥海
Fumito Isaka
史人 井坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009101599A priority Critical patent/JP5286146B2/ja
Publication of JP2009283923A publication Critical patent/JP2009283923A/ja
Publication of JP2009283923A5 publication Critical patent/JP2009283923A5/ja
Application granted granted Critical
Publication of JP5286146B2 publication Critical patent/JP5286146B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/30—Electrical components
    • H02S40/34—Electrical components comprising specially adapted electrical connection means to be structurally associated with the PV module, e.g. junction boxes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】限りある資源を有効活用しつつ、優れた光電変換特性を有する光電変換装置を安全に提供することを課題の一とする。
【解決手段】単結晶半導体基板中に脆化層を形成し、且つ単結晶半導体基板の一表面上に第１の不純物半導体層、第１の電極、及び絶縁層を形成し、絶縁層と支持基板を密着させて単結晶半導体基板と支持基板を貼り合わせた後、脆化層において単結晶半導体基板を分離させて第１の単結晶半導体層を有する積層体を形成し、第１の単結晶半導体層上に第１の半導体層及び第２の半導体層を形成し、固相成長により、第１の半導体層及び第２の半導体層の結晶性を向上させて、第２の単結晶半導体層を形成し、第２の単結晶半導体層上に、第１の不純物半導体層とは逆の導電型の第２の不純物半導体層を形成し、第２の不純物半導体層上に第２の電極を形成する。
【選択図】図１

Description

技術分野は、単結晶半導体を用いた光電変換装置の作製方法に関する。
産業の発達により、世界のエネルギー消費量は増加の一途をたどっている。しかし、主として使用される石油、石炭、天然ガスなどのエネルギー資源の消費が二酸化炭素の発生源となっており、急激な地球温暖化の要因とも言われている。このため、近年では代替エネルギーとして太陽光発電の普及が進められている。
太陽光発電には、熱を利用するものもあるが、多くは半導体の光電特性を利用して、光エネルギーを電気エネルギーに変換する方式を用いるものである。このように、光エネルギーを電気エネルギーに変換するための装置を一般に光電変換装置（又は、光起電力装置、太陽電池など）と呼ぶ。
光電変換装置は既に市販されており、世界各国政府の太陽電池支援策にも後押しされてその生産量は年々増加している。例えば、２００６年の全世界での太陽電池の生産量は２５２１ＭＷであり、年率４０％を超える勢いで増加している。ここで、世界的に普及が進んでいるのは結晶半導体を用いた光電変換装置であり、単結晶シリコン基板又は多結晶シリコン基板を用いたものが生産量の大部分を占めている。
光電変換装置の構造としては、様々なものが提案されている。例えば、単結晶シリコン基板又は多結晶シリコン基板にｎ型又はｐ型の拡散層を形成した典型的な構成に加え、単結晶半導体又は多結晶半導体で構成される単位セルと、アモルファス半導体又は微結晶半導体で構成される単位セルを組み合わせた構造が知られている（例えば、特許文献１参照）。なお、この場合においても、単結晶シリコン基板又は多結晶シリコン基板が用いられることになる。
上述の如き光電変換装置の生産量の増加に伴い、単結晶シリコンや多結晶シリコンの原料であるシリコンの供給不足と、価格高騰が産業界の深刻な問題となっている。既に、世界の大手シリコン供給メーカー各社がシリコン生産能力の増強を図っているものの、需要の伸びがそれを上回っており、供給不足解消の見通しは立っていない。
結晶系シリコンを用いる場合、シリコン薄膜の厚さは１０μｍ程度あれば十分である。しかし、一般に製造される単結晶シリコンウェーハの厚さは６００μｍ以上８００μｍ以下程度、多結晶シリコンウェーハの厚さは２００μｍ以上３５０μｍ以下程度である。つまり、単結晶シリコン基板や多結晶シリコン基板は光電変換装置に必要な厚さの数十倍もの厚さを有しており、原料を有効活用しているとは言い難い。この点において、現状の光電変換装置には改善の余地が残されていると言える。
ところで、近年では絶縁表面を有する基板上に形成された単結晶シリコン薄膜を有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の開発が盛んである。ＳＯＩ基板は高価であるが、支持基板をガラス基板などの安価な基板で代用できれば、単結晶シリコン基板を用いる場合と比較して低コスト化を図ることができる。また、原料となるシリコンの消費量も低減することになる。このような技術として、ガラス基板に単結晶シリコン薄膜を固定したＳＯＩ基板を製造する方法が開示されている（例えば、特許文献２参照）。
特公平６−０４４６３８号公報 特開平１１−０９７３７９号公報
水素イオン注入剥離法では、ＳＩＭＯＸ法や貼り合わせ後に研削・研磨を用いて薄膜化する方法などと比較して、低温で均一な単結晶シリコン薄膜を形成できる。また、単結晶シリコン薄膜を分離した後の単結晶シリコン基板を再利用することが可能であり、資源の有効活用を図ることができる。
水素イオン注入剥離法を用いる場合、イオンの加速電圧により単結晶シリコン基板に対するイオンの侵入深さが決まり、得られる単結晶シリコン薄膜の厚さが決定されることになるが、光電変換効率を考慮すると、単結晶シリコン薄膜の厚さは８００ｎｍ以上とすることが好ましい。
一方で、イオン注入装置の加速電圧には装置上の制限があり、また、加速電圧を高めることで安全上問題となる放射線の発生が懸念される。このため、所望の厚さの単結晶シリコン薄膜を得るために加速電圧を高めることは容易ではない。また、従来の装置では、加速電圧を高めつつ大量のイオンを照射することは困難であり、所定の注入量を得るためには長時間を要し、タクトタイムが悪化するという懸念もある。
上述のような問題に鑑み、限りある資源を有効活用しつつ、優れた光電変換特性を有する光電変換装置を安全に提供することを課題の一とする。
本明細書等（少なくとも、明細書、特許請求の範囲、および図面を含む）において開示する発明の一態様では、固相成長（固相エピタキシャル成長）法を用いることで、単結晶半導体層を厚膜化する。より具体的には、次のような工程により単結晶半導体層を作製する。まず、単結晶半導体基板を薄片化して形成した単結晶半導体層に対し、結晶性が高い半導体層を薄く形成する。そして、この結晶性が高い半導体層上に、結晶性が低い半導体層を厚く形成する。その後、上述の積層構造に対して加熱処理などを施して、固相成長による厚い単結晶半導体層を形成する。
上記の「結晶性が高い半導体層」は、シラン系ガスと水素との混合ガスを用いて、プラズマＣＶＤ法により形成することができる。例えば、シラン系ガスに対して、流量比で５０倍以上、好ましくは１００倍以上の水素を含ませることで形成することができる。なお、上記「結晶性が高い半導体層」は、薄片化して形成された単結晶半導体層の結晶性の影響を大きく受けることになるため、上記の作製方法を特に気相成長（気相エピタキシャル成長）法と呼ぶこともできる。しかし、その結晶性は単結晶であることに限定されず、後に形成される「結晶性が低い半導体層」との関係において結晶性が高ければよい。
「結晶性が低い半導体層」は、どのような方法を用いて形成しても良い。例えば、上記「結晶性が高い半導体層」と同様に、シラン系ガスと水素との混合ガスを用いて、プラズマＣＶＤ法により形成することができる。この場合、上記の「結晶性が高い半導体層」の場合と比較して、成膜速度が高い条件を用いることが好ましい。例えば、シラン系ガスに対して、流量比で２倍以上２０倍以下（好ましくは５倍以上１５倍以下）の水素を含ませた原料ガスを用いて形成することができる。
開示する発明の一態様である光電変換装置の作製方法は、単結晶半導体基板にイオンを照射して、単結晶半導体基板中に脆化層を形成し、単結晶半導体基板の一表面上に第１の不純物半導体層、第１の電極、及び絶縁層を形成し、絶縁層と支持基板を密着させて単結晶半導体基板と支持基板を貼り合わせ、脆化層において単結晶半導体基板を分離させることにより、支持基板上に絶縁層、第１の電極、第１の不純物半導体層及び第１の単結晶半導体層を有する積層体を形成し、第１の単結晶半導体層上に第１の半導体層を形成し、第１の半導体層上に、第１の半導体層とは異なる条件による第２の半導体層を形成し、固相成長により、第１の半導体層及び第２の半導体層の結晶性を向上させて、第２の単結晶半導体層を形成し、第２の単結晶半導体層上に、第１の不純物半導体層とは逆の導電型の第２の不純物半導体層を形成し、第２の不純物半導体層上に第２の電極を形成することを特徴としている。
上記において、第２の半導体層の結晶性より第１の半導体層の結晶性が高くなるように、第１の半導体層及び第２の半導体層を形成すると良い。また、第２の半導体層の水素濃度より第１の半導体層の水素濃度が低くなるように、第１の半導体層及び第２の半導体層を形成すると良い。また、第１の半導体層の成膜速度より、第２の半導体層の成膜速度を大きくすることが望ましい。
なお、第１の半導体層の厚さは、５ｎｍ以上１００ｎｍ以下（好ましくは１０ｎｍ以上５０ｎｍ以下）程度にする。また、第１の単結晶半導体層と第２の単結晶半導体層の厚さの合計が８００ｎｍ以上となるように第１の単結晶半導体層と第２の単結晶半導体層を形成することが望ましい。また、上記のイオンとして、水素を含む原料ガスにより生成されるイオンを用いることが望ましい。
また、上記において、第１の不純物半導体層をｐ型不純物半導体層とし、第２の不純物半導体層をｎ型不純物半導体層とすることができる。もちろん、第１の不純物半導体層をｎ型不純物半導体層とし、第２の不純物半導体層をｐ型不純物半導体層としても良い。
上記において、第１の半導体層の形成は、シラン系ガスに対する水素（ガス）の流量比を５０倍以上とするプラズマ化学気相成長法により行うと良い。これにより、結晶性が高い（水素濃度が低い）第１の半導体層を形成することができる。ここで、シラン系ガスとしては、シラン又はジシランを用いると良い。また、プラズマ化学気相成長法は、１Ｐａ以上１０３Ｐａ以下の圧力下で行われることが好ましい。
なお、本明細書において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が一定の方向を向いているものをいう。もっとも、本明細書においては、結晶構造の規則性を乱す欠陥や格子歪みなどの存在を除外するものではない。
開示する発明の一態様では、エピタキシャル成長技術を利用して単結晶半導体層の厚膜化を図っている。このため、原料の消費量を抑えつつ、光電変換効率の向上を図ることができる。また、単結晶半導体基板の表層部を薄片化し、単結晶半導体層として用いるため、原料となる単結晶半導体の消費量を低減することができる。また、単結晶半導体層を厚く形成する必要がないため、イオン照射の際の加速電圧に起因する諸問題を解消することができる。さらに、単結晶半導体層を分離した後の単結晶半導体基板は繰り返し利用することができる。
なお、開示する発明の一態様では、単結晶半導体層上に結晶性半導体層（バッファー層と呼んでも良い）を形成した後、結晶性半導体層上に結晶性が低い半導体層（例えば非晶質半導体層）を形成している。これにより、エピタキシャル成長の際の加熱処理などにおける半導体層の剥離を防止することができる。すなわち、エピタキシャル成長法を用いて十分な厚さを有する単結晶半導体層を歩留まり良く形成することができる。
上述のように、開示する発明の一態様を用いることで、資源を有効活用し、優れた光電変換特性を有する光電変換装置を提供することができる。
光電変換装置の例を示す断面図である。 光電変換装置の例を示す平面図である。 光電変換装置の製造方法の例を示す断面図である。 光電変換装置の製造方法の例を示す断面図である。 光電変換装置の製造方法の例を示す断面図である。 光電変換装置の製造方法の例を示す断面図である。 光電変換装置のユニットセルの断面図と対応するエネルギーバンド図である。 光電変換装置の例を示す断面図である。 円形の単結晶半導体基板から、所定の形状の半導体基板を切り出した態様を示す図である。 光電変換装置の製造方法の例を示す断面図である。 光電変換装置の製造方法の例を示す断面図である。 光電変換装置の製造方法の例を示す断面図である。 光電変換装置の製造方法の例を示す断面図である。 タンデム型の光電変換装置の例を示す断面図である。 タンデム型の光電変換装置の製造方法の例を示す断面図である。 タンデム型の光電変換装置の製造方法の例を示す断面図である。 タンデム型の光電変換装置のユニットセルの断面図と対応するエネルギーバンド図である。 スタック型の光電変換装置の例を示す断面図である。 スタック型の光電変換装置のユニットセルの断面図と対応するエネルギーバンド図である。 光電変換装置の製造方法の例を示す断面図である。 イオンドーピング装置の構成を示す概念図である。 光電変換装置の例を示す断面図である。 太陽光発電モジュールの構成を説明する概念図である。 太陽光発電システムの例を説明する概念図である。 実施例における観察結果を示す図である。
実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、その趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
図１に、本実施の形態に係る光電変換装置１００の断面の模式図を示す。また、図２に、本実施の形態に係る光電変換装置１００の上面の模式図（平面図）を示す。なお、図１は、図２中のＯ−Ｐ切断線に対応する断面図の一例である。
本実施の形態で示す光電変換装置１００は、支持基板１０２上に、絶縁層１０４、第１の電極１０６、ユニットセル１２０が順に積層された構造を有している。ここで、ユニットセル１２０は、一導電型の第１の不純物半導体層１０８、第１の単結晶半導体層１１０、第２の単結晶半導体層１１２、第２の不純物半導体層１１４の積層構造となっている。
上記第１の電極１０６のユニットセル１２０が形成されていない領域には、補助電極１１６が形成されており、これにより、電気エネルギーの外部への取り出しを可能としている。また、ユニットセル１２０上には第２の電極１１８が形成されている。つまり、電気エネルギーを外部に取り出すための電極は、支持基板１０２の一方の面に露出するように形成されていることになる。なお、第２の電極１１８は、格子状（櫛状、櫛形、櫛歯状）になっている。このような形状とすることにより、ユニットセル１２０の受光面積を十分に大きくすることができる。
支持基板１０２は、絶縁表面を有する基板又は絶縁基板である。該絶縁基板としては、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を用いることができる。または、上記ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁基板、金属やステンレスなどの導電体でなる基板の表面を絶縁処理した基板などを用いても良い。
絶縁層１０４は支持基板１０２と第１の電極１０６とを接着する機能を有している。この意味において、絶縁層１０４を接合層と呼ぶことができる。また、第１の電極１０６はユニットセル１２０と接して形成されているため、ユニットセル１２０は絶縁層１０４によって支持基板１０２に固定されることになる。
なお、絶縁層１０４の支持基板１０２（又は第１の電極１０６）との貼り合わせに係る表面は、一定の平坦性を有していることが好ましい。一定の平坦性を有することにより、強固な貼り合わせが実現されるためである。例えば、平均面粗さ（Ｒａ）が、０．５ｎｍ以下となるように絶縁層１０４を形成する。より好ましくは０．３ｎｍ以下である。なお、本明細書における平均面粗さ（Ｒａ）とは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを、面に対して適用できるよう拡張したものである。
ユニットセル１２０において、第１の不純物半導体層１０８と、第２の不純物半導体層１１４は、所定の導電型を付与する不純物元素が添加された半導体層である。ここで、第１の不純物半導体層１０８と、第２の不純物半導体層１１４とは、異なる導電型を付与されている。つまり、第１の不純物半導体層１０８をｐ型とする場合には、第２の不純物半導体層１１４はｎ型となり、第１の不純物半導体層１０８をｎ型とする場合には、第２の不純物半導体層１１４はｐ型となる。ｐ型を付与する不純物元素としてはホウ素、アルミニウムなどの第１３族元素を用いることができ、ｎ型不純物元素としてはリン、ヒ素などの第１５族元素を用いることができる。
第１の単結晶半導体層１１０と第２の単結晶半導体層１１２は、代表的には単結晶シリコンで形成される。ここで、第２の単結晶半導体層１１２は、作製方法が異なる下層領域１１２Ａと上層領域１１２Ｂとを有している。なお、第１の単結晶半導体層１１０の導電型と第２の不純物半導体層１１４の導電型とが異なるものであれば、第１の単結晶半導体層１１０に第１の不純物半導体層１０８としての機能を持たせることができるため、第１の不純物半導体層１０８を設けない構成とすることが可能である。
第１の単結晶半導体層１１０は、単結晶半導体基板を分割して形成することができる。例えば、単結晶半導体基板中に水素などのイオンを高濃度に導入し、該イオン導入領域において単結晶半導体基板を分割することで第１の単結晶半導体層１１０を形成する。上記の単結晶半導体基板としては、単結晶シリコンウェーハを用いれば良い。また、多孔質半導体層（代表的には多孔質シリコン層）上に単結晶半導体層をエピタキシャル成長させた後、ウォータージェットなどで分離する方法を用いて第１の単結晶半導体層１１０を形成しても良い。
第２の単結晶半導体層１１２は、第１の単結晶半導体層１１０上に形成した半導体層を元に形成する。具体的には、該半導体層に加熱処理を施して、第１の単結晶半導体層１１０を種結晶とする固相成長（ＳＰＥ；Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）を進行させて第２の単結晶半導体層１１２を形成する。
ここで、第２の単結晶半導体層１１２の元となる半導体層として、積層構造の半導体層を用いる。より具体的には、第１の単結晶半導体層上の結晶性の高い第１の半導体層と、該第１の半導体層上の結晶性の低い第２の半導体層との積層構造を用いる。または、第１の単結晶半導体層上の水素濃度が低い（水素含有量が小さい）第１の半導体層と、該第１の半導体層上の水素濃度が高い（水素含有量が大きい）第２の半導体層との積層構造を用いても良い。なお、加熱処理によって、第１の半導体層は第２の単結晶半導体層１１２の下層領域１１２Ａとなり、第２の半導体層は第２の単結晶半導体層１１２の上層領域１１２Ｂとなる。
光電変換効率を考慮すると、第１の単結晶半導体層１１０と第２の単結晶半導体層１１２とを合わせた厚さは８００ｎｍ以上とすることが好ましい。より好ましくは、１０００ｎｍ以上である。第１の単結晶半導体層の厚さは、好ましくは５ｎｍ以上５００ｎｍ以下（好ましくは３００ｎｍ以下）程度とし、第２の単結晶半導体層の厚さは３００ｎｍ以上（好ましくは５００ｎｍ以上）とする。第２の単結晶半導体層の元になる第１の半導体層及び第２の半導体層の厚さについて、特に制限はないが、第１の半導体層より第２の半導体層を厚く形成することが好ましい。これは、その特性上、第１の半導体層の成膜速度は第２の半導体層の成膜速度より小さくなる傾向にあるためである。例えば、第１の半導体層は５ｎｍ以上１００ｎｍ以下（好ましくは１０ｎｍ以上５０ｎｍ以下）とし、第２の半導体層は２００ｎｍ以上（好ましくは４００ｎｍ以上）とすることができる。
なお、上記第１の単結晶半導体層１１０と第２の単結晶半導体層１１２の導電型は異なる場合がある。例えば、ｐ型の単結晶半導体基板を用いて作製した第１の単結晶半導体層１１０はｐ型となり、ｎ型の単結晶半導体基板を用いる場合にはｎ型となる。一方で、第２の単結晶半導体層１１２は、形成の際の原料ガスに導電型を付与する不純物を含まない場合にはｉ型（真性半導体）となる。
次に、本実施の形態に係る光電変換装置１００の製造方法の一例について、図３乃至図６を参照して説明する。
はじめに、単結晶半導体基板１０３を準備する。該単結晶半導体基板１０３は、その一表面から所定の深さの領域に脆化層１０５が形成され、一表面付近には第１の不純物半導体層１０８が形成されている。また、単結晶半導体基板１０３の一表面上（第１の不純物半導体層１０８上）には第１の電極１０６と絶縁層１０４が順に形成されている（図３（Ｄ）参照）。
脆化層１０５、第１の不純物半導体層１０８、第１の電極１０６、絶縁層１０４の形成順序は特に限定されず、例えば、以下の（１）乃至（４）に示す順序を採用することができる。
（１）単結晶半導体基板の一表面上に保護層を形成し、該保護層の表面から一導電型を付与する不純物元素を照射して単結晶半導体基板の一表面側に第１の不純物半導体層を形成した後、保護層の表面からイオンを照射して単結晶半導体基板の所定の深さの領域に脆化層を形成する。保護層を除去した後、第１の不純物半導体層上に第１の電極を形成し、該第１の電極上に絶縁層を形成する。
（２）単結晶半導体基板の一表面上に保護層を形成し、該保護層の表面にイオン照射して単結晶半導体基板の所定の深さの領域に脆化層を形成した後、保護層の表面から一導電型を付与する不純物元素を照射して単結晶半導体基板の一表面側に第１の不純物半導体層を形成する。保護層を除去した後、第１の不純物半導体層上に第１の電極を形成し、該第１の電極上に絶縁層を形成する。
（３）単結晶半導体基板の一表面上に第１の電極を形成する。該第１の電極の表面に一導電型を付与する不純物元素を照射して、単結晶半導体基板の一表面側に第１の不純物半導体層を形成する。さらに、第１の電極の表面にイオンを照射して単結晶半導体基板の所定の深さの領域に脆化層を形成した後、第１の電極上に絶縁層を形成する。
（４）単結晶半導体基板の一表面上に第１の電極を形成する。該第１の電極の表面にイオンを照射して単結晶半導体基板の所定の深さの領域に脆化層を形成する。さらに、第１の電極の表面に一導電型を付与する不純物元素を照射して、単結晶半導体基板の一表面側に第１の不純物半導体層を形成する。そして、第１の電極上に絶縁層を形成する。
なお、本実施の形態では、上記（１）の場合について、図３を用いて説明する。
まず、単結晶半導体基板１０３の一表面上に保護層１０７を形成する。そして、保護層１０７の表面に一導電型を付与する不純物元素を照射することで、単結晶半導体基板１０３に不純物元素を添加して、第１の不純物半導体層１０８を形成する（図３（Ａ）参照）。
単結晶半導体基板１０３としては、シリコンやゲルマニウムなどの半導体ウェーハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウェーハなどを用いることができる。中でも、単結晶シリコンウェーハを用いることが好ましい。単結晶半導体基板１０３の平面形状は特に限定されないが、後に固定する支持基板が矩形の場合には、単結晶半導体基板１０３も矩形とすることが望ましい。また、単結晶半導体基板１０３の表面は、鏡面研磨されていることが望ましい。
なお、市場に流通している単結晶シリコンウェーハは円形のものが多いが、このような円形のウェーハを用いる場合には、矩形又は多角形となるように加工すればよい。例えば、図９に示すように、円形の単結晶半導体基板１０１（図９（Ａ）参照）より矩形の単結晶半導体基板１０３ａ（図９（Ｂ）参照）、多角形の単結晶半導体基板１０３ｂ（図９（Ｃ）参照）を切り出すことができる。
なお、図９（Ｂ）には、円形の単結晶半導体基板１０１に内接し、面積が最大となる矩形の単結晶半導体基板１０３ａを切り出す場合について示している。ここで、単結晶半導体基板１０３ａの角部（頂点）の角度は略９０度である。また、図９（Ｃ）には、上記単結晶半導体基板１０３ａよりも対辺の間隔が長い単結晶半導体基板１０３ｂを切り出す場合について示している。この場合、単結晶半導体基板１０３ｂの角部（頂点）の角度は９０度とはならず、該単結晶半導体基板１０３ｂは矩形ではなく多角形となる。
保護層１０７としては、酸化シリコン又は窒化シリコンを用いることが好ましい。作製方法としては、例えば、プラズマＣＶＤ法やスパッタリング法などを用いればよい。また、酸化性の薬液や酸素ラジカルにより単結晶半導体基板１０３を酸化処理することで、保護層１０７を形成することもできる。さらに、熱酸化法により単結晶半導体基板１０３表面を酸化して保護層１０７を形成しても良い。保護層１０７を形成することで、単結晶半導体基板１０３に脆化層を形成する際、或いは単結晶半導体基板に一導電型を付与する不純物元素を添加する際に、基板表面が損傷するのを防ぐことができる。
第１の不純物半導体層１０８は、単結晶半導体基板１０３に一導電型を付与する不純物元素を添加することで形成される。なお、単結晶半導体基板１０３上には保護層１０７が形成されているため、一導電型を付与する不純物元素は保護層１０７を通過して単結晶半導体基板１０３に添加されることになる。ここで、第１の不純物半導体層１０８の厚さは、３０ｎｍ乃至１５０ｎｍ、好ましくは５０ｎｍ乃至１００ｎｍとする。
上記一導電型を付与する不純物元素としては、例えば、ホウ素を用いる。これにより、ｐ型の第１の不純物半導体層１０８を形成することができる。なお、第１の不純物半導体層１０８は、熱拡散法により形成することもできる。ただし、熱拡散法では、９００℃程度又はそれ以上の高温処理が行われるため、脆化層を形成する前に行うことが必要となる。
上記の方法で形成される第１の不純物半導体層１０８は、光入射面とは反対側の面に配置されることになる。ここで、単結晶半導体基板１０３としてｐ型基板を用いる場合には、第１の不純物半導体層１０８は、高濃度のｐ型領域となる。これにより、光入射面とは反対側から、高濃度ｐ型領域と低濃度ｐ型領域が順に配置されることになり、裏面電界（ＢＳＦ；Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）が形成される。すなわち、高濃度ｐ型領域には電子が入り込むことができず、光励起により生じたキャリアの再結合を低減することができる。
次に、保護層１０７の表面にイオンを照射して、単結晶半導体基板１０３中に脆化層１０５を形成する（図３（Ｂ）参照）。ここで、上記イオンとしては、水素を含む原料ガスを用いて生成するイオン（特に、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋など）を用いることが好ましい。なお、脆化層１０５が形成される深さは、イオンを照射する際の加速電圧によって制御される。また、脆化層１０５を形成する深さによって単結晶半導体基板１０３から分離される単結晶半導体層の厚さが決定される。
脆化層１０５は、単結晶半導体基板１０３の表面（正確には、第１の不純物半導体層１０８の表面）から５００ｎｍ以下の深さ、好ましくは４００ｎｍ以下の深さ、より好ましくは５０ｎｍ以上３００ｎｍ以下の深さに形成する。脆化層１０５を浅い領域に形成することで、分離後の単結晶半導体基板が厚く残存するため、単結晶半導体基板の繰り返し利用回数を増加させることができる。ただし、脆化層１０５を浅い領域に形成する場合には、加速電圧を低くすることになるため、生産性などについての考慮が必要となる。
上記イオンの照射は、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオンドーピング装置は通常、質量分離を伴わないため、単結晶半導体基板１０３が大型化しても、単結晶半導体基板１０３の全面に均一にイオンを照射することができる。
図２１に、イオンドーピング装置の構成の一例を示す。イオン源２０００にはガス供給部２００４から水素等の原料ガスが供給される。また、イオン源２０００にはフィラメント２００１が備えられている。フィラメント電源２００２はフィラメント２００１に対してアーク放電電圧を印加し、フィラメント２００１に流れる電流を調節する。ガス供給部２００４から供給された原料ガスは、排気系により排気される。
イオン源２０００に供給された水素等は、フィラメント２００１から放出される電子との反応によりイオン化する。このようにして生成されたイオンは、引出し電極２００５によって加速され、イオンビーム２０１７を形成することになる。イオンビーム２０１７は、基板支持部２００６に設置された単結晶半導体基板１０３に照射される。なお、イオンビーム２０１７に含まれるイオンの構成比は基板支持部２００６の近傍に設けられた質量分析管２００７によって測定される。また、質量分析管２００７の測定結果は、質量分析計２００８で信号変換され、電源制御部２００３にフィードバックされる。これにより、イオンの構成比を制御することができる。
なお、第１の不純物半導体層１０８を通じて上記のイオンビームを照射することになるため、第１の不純物半導体層１０８の水素化を兼ねることもできる。
上記脆化層１０５の形成後、保護層１０７を除去して、第１の不純物半導体層１０８上に第１の電極１０６を形成する（図３（Ｃ）参照）。
ここで、第１の電極１０６は、後の工程における熱処理に耐え得るものとする必要がある。このため、第１の電極１０６は、高融点金属材料を用いて形成することが好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、前述の金属材料と、金属材料の窒化物との積層構造としても良い。例えば、窒化チタン層とチタン層の積層構造、窒化タンタル層とタンタル層の積層構造、窒化タングステン層とタングステン層の積層構造などを用いることができる。上記のような窒化物との積層構造とする場合には、第１の不純物半導体層１０８と接するように窒化物を形成すると良い。このように窒化物を形成することで、第１の電極１０６と第１の不純物半導体層１０８との密着性を向上させることができる。なお、第１の電極１０６は、蒸着法やスパッタリング法を用いて形成することができる。また、その厚さは１００ｎｍ以上とすることが好ましい。
次に、第１の電極１０６上に絶縁層１０４を形成する（図３（Ｄ）参照）。絶縁層１０４は単層構造でも２層以上の積層構造でもよいが、その表面は高い平坦性を有することが好ましい。また、最表面は、親水性を有していることが望ましい。上記絶縁層１０４としては、例えば、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層などを形成することができる。絶縁層１０４の形成方法としては、プラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ法などのＣＶＤ法を挙げることができる。特に、プラズマＣＶＤ法を適用することで、平均面粗さ（Ｒａ）が０．５ｎｍ以下（好ましくは０．３ｎｍ以下）の平坦な絶縁層１０４を形成することができる。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
なお、上記絶縁層１０４としては、特に、有機シランを用いて化学気相成長法により作製される酸化シリコン層を用いると良い。有機シランとしては、珪酸エチル（ＴＥＯＳ：Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等を用いることができる。もちろん、モノシラン、ジシラン、又はトリシラン等の無機シランを用いて、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコンなどを形成しても良い。
また、絶縁層１０４を積層構造とする場合には、窒化シリコン層や窒化酸化シリコン層などの窒素を含有するシリコン絶縁層を含む積層構造とすることが好ましい。これにより、支持基板１０２からのアルカリ金属やアルカリ土類金属などによる半導体の汚染を防止できる。なお、絶縁層１０４は、５ｎｍ乃至５００ｎｍ程度の厚さとすることが好ましい。
なお、第１の電極１０６の表面が一定の平坦性を有する場合、具体的には、平均面粗さ（Ｒａ）が０．５ｎｍ以下（好ましくは０．３ｎｍ以下）である場合には、絶縁層１０４を形成しなくとも貼り合わせ可能な場合がある。この場合には、絶縁層１０４を形成しない構成としても良い。
次に、上記絶縁層１０４の一表面と支持基板１０２の一表面を密着させて加圧することで、単結晶半導体基板１０３を含む積層構造と、支持基板１０２とを貼り合わせる（図４（Ａ）参照）。
この際、貼り合わせに係る面（ここでは、絶縁層１０４の一表面と支持基板１０２の一表面）は十分に清浄化しておく。貼り合わせに係る面に微小なゴミなどが存在すると、貼り合わせ不良の発生確率が高まるためである。なお、貼り合わせ不良を低減するために、貼り合わせに係る面を活性化しておいても良い。例えば、貼り合わせに係る面の一方又は双方に原子ビーム又はイオンビームを照射することでその表面を活性化することができる。その他、プラズマ処理や薬液処理などを用いて活性化を行っても良い。このように、貼り合わせに係る面を活性化することで、４００℃以下の温度であっても良好に貼り合わせることができる。
なお、支持基板１０２上に窒化シリコン層や窒化酸化シリコン層などの窒素を含有するシリコン絶縁層を形成し、これを絶縁層１０４と密着させる構成としても良い。この場合にも、支持基板１０２からのアルカリ金属やアルカリ土類金属などによる半導体の汚染を防止できる。
次に、熱処理を施して、貼り合わせを強化する。この際の温度は、脆化層１０５における分離が進行しない条件とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とすることができる。熱処理時間については特に限定されず、処理速度と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。一例としては、２００℃、２時間の程度の熱処理条件を採用することができる。ここで、貼り合わせに係る領域のみにマイクロ波を照射して、局所的な熱処理を行うことも可能である。なお、貼り合わせ強度に問題がない場合は、上記加熱処理を省略しても良い。
次に、脆化層１０５にて、単結晶半導体基板１０３を、分離基板１０９と第１の単結晶半導体層１１０とに分離する（図４（Ｂ）参照）。単結晶半導体基板１０３の分離は、熱処理により行う。該熱処理の温度は、支持基板１０２の耐熱温度を目安にすることができる。例えば、支持基板１０２としてガラス基板を用いる場合には、熱処理温度は４００℃以上６５０℃以下とすることが好ましい。ただし、短時間であれば、４００℃以上７００℃以下の熱処理を行っても良い。もちろん、ガラス基板の耐熱温度が７００℃より高い場合には、熱処理温度を７００℃より高く設定しても良い。
上述のような熱処理を行うことで、脆化層１０５に形成された微小な空孔の体積変化が生じ、脆化層１０５に亀裂が生ずる。その結果、脆化層１０５に沿って単結晶半導体基板１０３が分割される。絶縁層１０４は支持基板１０２と貼り合わせられているので、支持基板１０２上には単結晶半導体基板１０３から分離された第１の単結晶半導体層１１０が残存することになる。また、この熱処理で、支持基板１０２と絶縁層１０４の貼り合わせに係る界面が加熱されるため、貼り合わせに係る界面に共有結合が形成され、支持基板１０２と絶縁層１０４の結合力が一層向上する。
なお、第１の単結晶半導体層１１０と第１の不純物半導体層１０８を合わせた厚さは、脆化層１０５が形成される深さにほぼ対応しており、５００ｎｍ以下、好ましくは４００ｎｍ以下、より好ましくは５０ｎｍ以上３００ｎｍ以下となる。
以上の工程により、支持基板１０２上に固定された第１の単結晶半導体層１１０を得ることができる。なお、分離基板１０９は、再生処理を行った後、再利用することができる。再生処理後の分離基板１０９は、単結晶半導体層を得るための基板（本実施の形態においては、単結晶半導体基板１０３に対応）として用いてもよいし、その他の用途に用いても良い。単結晶半導体層を得るための基板として用いる場合には、１枚の単結晶半導体基板から複数の光電変換装置を製造できることになる。
次に、第１の単結晶半導体層１１０上に第１の半導体層１１１Ａを形成する（図４（Ｃ）参照）。例えば、気相成長（気相エピタキシャル成長）法を用いて第１の半導体層１１１Ａを形成する（図４（Ｃ）参照）。この場合、第１の半導体層１１１Ａは、第１の単結晶半導体層１１０の結晶性の影響を受けた半導体層となる。ここで、第１の半導体層１１１Ａは、第１の単結晶半導体層１１０に合わせて材料を選択し、形成すればよい。第１の半導体層１１１Ａとしてシリコン層を形成する場合には、例えば、シラン系ガス（代表的にはシラン）と水素との混合ガスを原料として、プラズマＣＶＤ法により形成することができる。また、第１の半導体層１１１Ａは、１０ｎｍ以上１００ｎｍ以下（好ましくは１０ｎｍ以上５０ｎｍ以下）程度の厚さとなるように形成すれば良い。
上記原料ガスは、シラン系ガスに対する水素の流量比を５０倍以上（好ましくは１００倍以上）とする混合ガスである。例えば、シラン（ＳｉＨ４）を４ｓｃｃｍ、水素を４００ｓｃｃｍで混合させて用いれば良い。水素の流量を高めることにより、成膜速度は低下するが、結晶性の高い半導体層を形成することができる。この場合、半導体層中の水素含有量は低下することになる。
なお、シラン系ガスとしてシランを用いることに限定されず、ジシラン（Ｓｉ２Ｈ６）その他を用いても良い。また、上記の原料ガスには、希ガスを添加してもよい。
プラズマＣＶＤ法を用いて第１の半導体層１１１Ａを形成する際のその他の条件は、周波数が１０ＭＨｚ乃至２００ＭＨｚ、電力が５Ｗ以上５０Ｗ以下、チャンバー内圧力が１０Ｐａ以上１０３Ｐａ以下、電極間隔（平行平板型の場合）が１５ｍｍ以上３０ｍｍ以下、支持基板１０２の温度が２００℃以上４００℃以下であり、代表的には、それぞれ、６０ＭＨｚ、１５Ｗ、１００Ｐａ、２０ｍｍ、２８０℃である。なお、上記の成膜条件は一例に過ぎず、開示する発明の一態様はこれに限定して解釈されるものではない。ここで重要な点は、第１の半導体層１１１Ａとして結晶性の高い半導体層（又は水素濃度が低い半導体層、水素含有量が小さい半導体層）を形成することであるから、この目的を達成することができれば、どのような形成方法で第１の半導体層１１１Ａを形成しても構わない。
なお、第１の半導体層１１１Ａのエピタキシャル成長を行う前に、第１の単結晶半導体層１１０表面に形成されている自然酸化層などは除去しておくことが好ましい。これは、第１の単結晶半導体層１１０の表面に酸化層が存在する場合には、第１の単結晶半導体層１１０の結晶性を受けたエピタキシャル成長を進行させることができず、第１の半導体層１１１Ａの結晶性が低下してしまうためである。ここで、上記の酸化層の除去は、フッ酸系の溶液などを用いて行うことができる。
次に、第１の半導体層１１１Ａ上に第２の半導体層１１１Ｂを形成する（図５（Ａ）参照）。ここで、第２の半導体層１１１Ｂは、第１の半導体層１１１Ａに合わせて材料を選択し、形成する。また、第２の半導体層１１１Ｂは、２００ｎｍ以上（好ましくは４００ｎｍ以上）の厚さとなるように形成する。この場合においても、第１の半導体層１１１Ａ表面に形成されている酸化層は除去しておくことが好ましい。
第２の半導体層１１１Ｂは、第１の半導体層１１１Ａと比較して結晶性が低い半導体層とする。または、第２の半導体層１１１Ｂは、第１の半導体層１１１Ａと比較して水素濃度が高い半導体層（水素含有量が大きい半導体層）とする。このような第２の半導体層１１１Ｂとしては、例えば、非晶質半導体層を形成すればよい。
第２の半導体層１１１Ｂの形成方法は任意であるが、少なくとも第１の半導体層１１１Ａより成膜速度が高い条件で形成することが好ましい。例えば、シラン系ガス（代表的にはシラン）と水素ガスとの混合ガスを原料として、プラズマＣＶＤ法により第２の半導体層１１１Ｂを形成する場合には、シラン系ガスに対する水素ガスの流量比を２倍以上２０倍以下（好ましくは５倍以上１５倍以下）とすればよい。また、周波数を１０ＭＨｚ乃至２００ＭＨｚ、電力を５Ｗ以上５０Ｗ以下、チャンバー内圧力を１０Ｐａ以上１０３Ｐａ以下、電極間隔（平行平板型の場合）を１５ｍｍ以上３０ｍｍ以下、支持基板１０２の温度を２００℃以上４００℃以下とすると良い。代表的には、シラン（ＳｉＨ４）の流量を２５ｓｃｃｍ、水素の流量を１５０ｓｃｃｍ、周波数を２７ＭＨｚ、電力を３０Ｗ、圧力を６６．６Ｐａ、電極間隔を２５ｍｍ、基板温度を２８０℃とする。なお、上記の成膜条件は一例に過ぎず、開示する発明の一態様はこれに限定して解釈されるものではない。ここで重要な点は、第２の半導体層１１１Ｂとして結晶性は低くとも（又は水素濃度が高くとも）成膜速度の高い半導体層を形成することであるから、この目的を達成することができれば、どのような方法で第２の半導体層１１１Ｂを形成しても構わない。
その後、熱処理を行い、固相成長（固相エピタキシャル成長）による第２の単結晶半導体層１１２を形成する（図５（Ｂ）参照）。なお、第１の半導体層１１１Ａは第２の単結晶半導体層１１２の下層領域１１２Ａに対応し、第２の半導体層１１１Ｂは第２の単結晶半導体層１１２の上層領域１１２Ｂに対応する。
上記の熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、炉（ファーネス）、ミリ波加熱装置などの熱処理装置を用いて行うことができる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。レーザビームの照射や、熱プラズマジェットの照射を行っても良い。
一般的に、炉は外熱式であり、チャンバー内と被処理物は熱的に平衡状態となる。一方、ＲＴＡは、被処理物に直接エネルギーを与えることで瞬間的な加熱（急速加熱）を行うものであり、チャンバー内と被処理物は熱的に非平衡状態である。ＲＴＡ装置としては、ランプ加熱式のＲＴＡ（ＬＲＴＡ；Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、加熱された気体を用いるガス加熱式のＲＴＡ（ＧＲＴＡ；Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、又はランプ加熱式とガス加熱式の両方を備えたＲＴＡ装置等が挙げられる。
ＲＴＡ装置を用いる場合には、処理温度５００℃以上７５０℃以下、処理時間０．５分以上１０分以下とすることが好ましい。炉を用いる場合は、処理温度５００℃以上６５０℃以下、処理時間１時間以上４時間以下とすることが好ましい。
以上により、第１の単結晶半導体層１１０と第２の単結晶半導体層１１２の積層構造が形成される。ここで、光電変換効率を考慮すると、光電変換装置には８００ｎｍ以上の厚さの単結晶半導体層が要求される。このため、例えば、第１の単結晶半導体層１１０の厚さを３００ｎｍとする場合には、第２の単結晶半導体層１１２を少なくとも５００ｎｍ以上とすることが好ましい。ここで、５００ｎｍ以上の厚さの第２の単結晶半導体層１１２を形成するために、気相エピタキシャル成長法のみを用いることは、成膜速度の点から好ましくない。一方で、固相エピタキシャル成長法のみを用いて第２の単結晶半導体層１１２を形成する場合には、固相成長（固相エピタキシャル成長）の際の熱処理などに起因して半導体層の剥離の問題が生じることになる。これは、成膜直後の半導体層（例えば、非晶質半導体層）が多量の水素を含有することに起因するものと考えられる。
本実施の形態では、気相成長（気相エピタキシャル成長）により第１の半導体層１１１Ａを薄く形成した後、異なる条件の気相成長（気相エピタキシャル成長）により第２の半導体層１１１Ｂを厚く形成し、その後、固相成長（固相エピタキシャル成長）を行うことで、第１の半導体層１１１Ａであった下層領域１１２Ａと第２の半導体層１１１Ｂであった上層領域１１２Ｂを有する第２の単結晶半導体層１１２を形成している。これにより、成膜速度を確保しつつ、半導体層の剥離の問題を解消することができる。つまり、生産性良く、且つ、歩留まり良く、単結晶半導体層を形成することができる。
なお、本実施の形態のように、単結晶半導体層上に結晶性の高い半導体層と結晶性の低い半導体層の積層構造を形成し、その後固相成長させることで剥離の問題が低減されるのは、隣接する層同士の結晶性の差が小さくなることで、界面における原子同士の結合が強化され、密着性が高まることによるものと考えられる。
本実施の形態においては、単結晶半導体層（第１の単結晶半導体層１１０）と結晶性が低い半導体層（第２の半導体層１１１Ｂ）との間に結晶性が高い半導体層（第１の半導体層１１１Ａ）を一層形成しているが、上述の理由からすれば、開示する発明の一態様をこれに限定して解釈する必要はない。つまり、単結晶半導体層と結晶性が低い半導体層との間に、結晶性が異なる半導体層を複数設ける構成としても良い。例えば、単結晶半導体層上に、結晶性が高い半導体層を形成し、その上に結晶性がやや高い半導体層を形成し、その上に結晶性が低い半導体層を形成する。このような構成とすることで、密着性をより向上させることが可能である。
また、界面における密着力という観点からすれば、上記積層構造は、できるだけ大気などに触れないように形成することが好ましい。例えば、第１の半導体層１１１Ａと第２の半導体層１１１Ｂを同一のチャンバー内で連続的に成膜すると良い。
次に、第２の単結晶半導体層１１２の一表面側（第１単結晶半導体層１１０と接しない面側）に第１の不純物半導体層１０８とは異なる導電型を付与する不純物元素を添加し、第２の不純物半導体層１１４を形成する（図５（Ｃ）参照）。例えば、不純物元素としてリン又はヒ素を添加し、ｎ型の第２の不純物半導体層１１４を形成する。支持基板１０２としてガラス基板を適用する場合、熱拡散法のプロセス温度には耐えられないため、イオン注入やイオンドーピングにより不純物元素を添加することになる。
また、第２の不純物半導体層１１４を、第２の単結晶半導体層１１２上に非晶質半導体により形成しても良い（図１３（Ａ）、図１３（Ｂ）参照）。主に光電変換層として機能する領域は単結晶半導体層で形成されているため、第２の不純物半導体層１１４を非晶質半導体で形成しても大きな問題とはならない。
なお、第２の不純物半導体層１１４の厚さは２０ｎｍ以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上１００ｎｍ以下程度とすることが好ましい。第２の不純物半導体層１１４を薄く形成することにより、第２の不純物半導体層１１４でのキャリアの再結合を防止できる。
以上により、一導電型の第１の不純物半導体層１０８、第１の単結晶半導体層１１０、第２の単結晶半導体層１１２、前記一導電型とは異なる導電型である第２の不純物半導体層１１４が順に積層されたユニットセル１２０を得ることができる。
その後、第１の電極１０６上に設けられた第１の不純物半導体層１０８、第１の単結晶半導体層１１０、第２の単結晶半導体層１１２及び第２の不純物半導体層１１４をエッチングして、第１の電極１０６の一部（好ましくは第１の電極１０６端部）を露出させる（図６（Ａ）参照）。
ここで、第１の電極１０６の一部を露出させるのは、後に補助電極（又は補助配線）を形成するためである。光電変換装置として機能させるためには、正極と負極に対応する電極から電気エネルギーを取り出せることが必要となるが、第１の電極１０６の上部は単結晶半導体層などに覆われており、第１の電極の下方には支持基板１０２が設けられているため、そのままでは電気エネルギーを取り出しにくい。そこで、第１の電極１０６の上方に形成されている層の一部をエッチングし、第１の電極１０６の一部を露出させ、引き回すことができる補助電極（又は補助配線）を形成できるようにする。
具体的には、第２の不純物半導体層１１４上にレジストや窒化シリコン層などの絶縁層を用いてマスクを形成し、該マスクを用いてエッチングを行えばよい。エッチングは、例えば、ＮＦ３、ＳＦ６などのフッ素系ガスを用いたドライエッチングとすることができ、少なくとも第１の電極１０６と、第１の電極１０６の上方に形成されている層（第１の不純物半導体層１０８、第１の単結晶半導体層１１０、第２の単結晶半導体層１１２、第２の不純物半導体層１１４）との選択比が充分に確保できる条件で行えばよい。なお、エッチング後、不要となったマスクは除去する。
本実施の形態では第２の不純物半導体層１１４を形成した後に第１の電極１０６を露出させる例を示したが、第１の電極１０６を露出させた後に第２の不純物半導体層１１４を形成しても良い。
次に、露出させた第１の電極１０６に接する補助電極１１６、及び、第２の不純物半導体層１１４上の第２の電極１１８を形成する（図６（Ｂ）参照）。
補助電極１１６は、光電変換された電気エネルギーを取り出しやすくするために設けられている。すなわち、補助電極１１６は取り出し電極（集電極とも言う）として機能する。
第２の電極１１８は、図２に示すように上方から見て格子状（或いは櫛状、櫛形、櫛歯状）となるように形成する。このような形状とすることで、ユニットセル１２０に十分な光を照射することができ、ユニットセル１２０の光吸収効率を向上させることができる。第２の電極１１８の形状は特に限定されるものではないが、ユニットセル１２０（第２の不純物半導体層１１４）上における第２の電極１１８の面積が小さいほど、光吸収効率が向上することは言うまでもない。なお、第２の電極１１８は補助電極１１６と同じ工程で形成することができる。
補助電極１１６と第２の電極１１８は、アルミニウム、銀、鉛錫（半田）などを用いて、印刷法などの方法で形成すれば良い。例えば、銀ペーストを用いてスクリーン印刷法で形成することができる。
以上により、光電変換装置１００を製造することができる。
なお、ユニットセル１２０上には反射防止機能を有するパッシベーション層１１９を形成することが好ましい（図８参照）。
パッシベーション層１１９には、屈折率がユニットセル１２０の入射面（本実施の形態においては、第１の不純物半導体層１１４）と空気の中間である材料を用いる。また、ユニットセル１２０への光の入射を妨げないように、所定の波長の光に対する透過性を有する材料を用いる。このような材料を用いることで、ユニットセル１２０の入射面における反射を防ぐことができる。なお、このような材料としては、例えば、窒化シリコン、窒化酸化シリコン、フッ化マグネシウムなどを挙げることができる。
パッシベーション層１１９は、補助電極１１６とユニットセル１２０との間、及び第２の電極１１８とユニットセル１２０の間に設ける。例えば、ユニットセル１２０上にパッシベーション層１１９を形成した後、パッシベーション層１１９を第２の不純物半導体層１１４と第１の電極１０６の一部が露出するようにエッチングする。そして、第１の電極１０６と接する補助電極１１６と、第２の不純物半導体層１１４と接する第２の電極１１８を形成する。なお、リフトオフ法などを適用して、開口部が設けられたパッシベーション層１１９を形成しても良い。
図７（Ａ）には、光電変換装置のユニットセル１２０の断面模式図の一例を示す。ここでは、高濃度にｐ型不純物元素が添加された第１の不純物半導体層１０８（ｐ＋層）と、ｐ型の第１の単結晶半導体層１１０（ｐ層）と、ｉ型の第２の単結晶半導体層１１２（ｉ層）と、ｎ型不純物元素が添加された第２の不純物半導体層１１４（ｎ＋層、又はｎ層）が順に配置された構成を示しているが、開示する発明の一態様はこれに限定して解釈されない。なお、ユニットセル１２０中の単結晶半導体層を単結晶シリコンとする場合には、そのバンドギャップエネルギーは約１．１２ｅＶである。また、光（エネルギー：ｈν）は第２の不純物半導体層１１４側から入射する。
図７（Ｂ）は、図７（Ａ）に示すユニットセル１２０のエネルギーバンド図である。ここで、Ｅｃは伝導帯の底を、Ｅｖは価電子帯の頂上を示している。また、Ｅｆはフェルミ準位のエネルギーを示す。また、Ｅｇｃ１は第１の単結晶半導体層１１０及び第２単結晶半導体層１１２におけるバンドギャップエネルギーである。
図７（Ｂ）に示されるバンド構造に起因して、光励起により生成された電子はｎ＋層（又はｎ層）の方向に流れ、光励起により生成された正孔はｐ＋層の方向に流れる。これが、光電変換の基本的な原理である。ここで、光電変換の効率を高めるためには、光励起により生じるキャリアの数を増大させることが重要である。光励起キャリアを増大させるためには、光吸収層（本実施の形態においては単結晶半導体層）にある程度の厚みを持たせてやればよい。光吸収層として単結晶シリコンを用いる場合には、単結晶シリコンの光吸収係数や、太陽光のスペクトルから、その厚さを８００ｎｍ以上（好ましくは１０００ｎｍ以上）とすれば良い。
この点、本実施の形態では、エピタキシャル成長技術を利用して単結晶半導体層の厚膜化を図っており、第１の単結晶半導体層１１０と第２の単結晶半導体層１１２を合わせて８００ｎｍ以上の厚さとしている。このため、単結晶半導体層において十分なキャリアを発生させることが可能であり、光電変換効率を向上させることができる。
以上、本実施の形態に示すエピタキシャル成長技術を用いることにより、光電変換層として機能する８００ｎｍ以上、好ましくは１０００ｎｍ以上の単結晶半導体層を得ることができる。これにより、バルクの単結晶半導体基板を用いる場合と比較して、単結晶半導体の消費量を抑えることができる。なお、従来では、光電変換装置を支持する構造体も単結晶半導体で形成していたが、単結晶半導体基板を薄片化した単結晶半導体層を用いることで、単結晶半導体の消費量を大幅に低減することができる。また、単結晶半導体層を分離した後の単結晶半導体基板は繰り返し利用することができるため、資源を有効に活用することができる。
さらに、本実施の形態では、結晶性の高い（水素濃度が低い、水素含有量が小さい）第１の半導体層と、結晶性の低い（水素濃度が高い、水素含有量が大きい）第２の単結晶半導体層との積層構造を用いて第２の単結晶半導体層を形成している。これにより、第２の単結晶半導体層を厚く形成する場合であっても、第２の単結晶半導体層の剥離を防止することができる。つまり、第２の半導体層を十分に厚くして生産性を向上しつつ、第２の半導体層の厚膜化に起因する剥離を防止することができるため、必要な厚さを有する光電変換層を、効率的に、歩留まり良く、必要最小限の材料のみを用いて形成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、先の実施の形態と異なる光電変換装置の製造方法の例について説明する。具体的には、先の実施の形態では、脆化層１０５、第１の不純物半導体層１０８、第１の電極１０６、絶縁層１０４の形成順序について、（１）を例に説明したが、本実施の形態では、（２）、（３）、（４）の例について説明する。なお、脆化層１０５、第１の不純物半導体層１０８、第１の電極１０６、絶縁層１０４の形成順序以外については先の実施の形態と同様であるため、説明は省略する。
以下、（２）の例について、図１０を用いて説明する。
まず、単結晶半導体基板１０３の一表面上に保護層１０７を形成する。そして、保護層１０７の表面にイオンを照射して、単結晶半導体基板１０３中に脆化層１０５を形成する（図１０（Ａ）参照）。
次に、保護層１０７の表面に一導電型を付与する不純物元素を照射することで、単結晶半導体基板１０３に不純物元素を添加して、第１不純物半導体層１０８を形成する（図１０（Ｂ）参照）。なお、ここでは既に脆化層１０５が形成されているため、イオン注入法又はイオンドーピング法を用いて不純物元素を添加することが好ましい。熱拡散法のような高温処理を必要とする方法を用いる場合、単結晶半導体基板１０３が脆化層１０５において分離してしまう可能性が高いためである。
その後、保護層１０７を除去し、第１の電極１０６を形成する（図１０（Ｃ）参照）。そして、第１の電極１０６上に絶縁層１０４を形成する（図１０（Ｄ）参照）。この後の工程は、先の実施の形態と同様である。
このように（２）においては、不純物元素が添加されていない単結晶半導体基板にイオンを照射して脆化層を形成することになるため、脆化層のばらつき低減が実現される。
以下、（３）の例について、図１１を用いて説明する。
まず、単結晶半導体基板１０３の一表面上に第１の電極１０６を形成する（図１１（Ａ）参照）。
次に、第１の電極１０６の表面にイオンを照射して、単結晶半導体基板１０３中に脆化層１０５を形成する（図１１（Ｂ）参照）。
その後、第１の電極１０６の表面に一導電型を付与する不純物元素を照射することで、単結晶半導体基板１０３に不純物元素を添加して、第１の不純物半導体層１０８を形成する（図１１（Ｃ）参照）。
そして、第１の電極１０６上に絶縁層１０４を形成する（図１１（Ｄ）参照）。この後の工程は、先の実施の形態と同様である。
このように（３）においては、第１の電極１０６が保護層として機能するため、保護層を別途設ける必要がなく、工程の短縮につながる。
以下、（４）の例について、図１２を用いて説明する。
まず、単結晶半導体基板１０３の一表面上に第１の電極１０６を形成する（図１２（Ａ）参照）。
次に、第１の電極１０６の表面に一導電型を付与する不純物元素を照射することで、単結晶半導体基板１０３に不純物元素を添加して、第１の不純物半導体層１０８を形成する（図１２（Ｂ）参照）。
その後、第１の電極１０６の表面にイオンを照射して、単結晶半導体基板１０３中に脆化層１０５を形成する（図１２（Ｃ）参照）。
そして、第１の電極１０６上に絶縁層１０４を形成する（図１２（Ｄ）参照）。この後の工程は、先の実施の形態と同様である。
このように（４）においては、第１の電極１０６が保護層として機能するため、保護層を別途設ける必要がなく、工程の短縮につながる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、光電変換装置の作製方法の別の例について説明する。
図２２に、第１の電極１０６と支持基板１０２とを直接貼り合わせて形成した光電変換装置の例を示す。第１の電極１０６の表面が平坦である場合、例えば、第１の電極１０６の表面の平均面粗さ（Ｒａ）が０．５ｎｍ以下、好ましくは０．３ｎｍ以下である場合には、絶縁層１０４（図１等参照）を形成しなくとも、第１の電極１０６と支持基板１０２を貼り合わせることができる。
上記の貼り合わせは、十分に清浄化された第１の電極１０６の表面と、支持基板１０２の表面を密着させることで行われる。もちろん、貼り合わせの前に、第１の電極１０６の表面や支持基板１０２の表面を活性化させておいてもよい。また、貼り合わせ後には、熱処理や加圧処理を行っても良い。本実施の形態のように表面が平坦な第１の電極１０６を形成することで、絶縁層１０４を設ける必要がなくなり、工程が短縮されることになる。なお、上記の記載は、絶縁層１０４の形成を除外するものではない。例えば、ブロッキング層として機能する絶縁層などを形成することは、信頼性向上の点からも好ましいと言える。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、光電変換装置の作製方法の別の例について説明する。
先の実施の形態において、単結晶半導体基板１０３から薄片化された第１の単結晶半導体層１１０の表面には、脆化層１０５に起因する結晶欠陥が残留する場合がある（図４（Ｂ）参照）。このような結晶欠陥が存在する場合、キャリアのトラップなどによって光電変換効率が低下するおそれがある。このため、結晶欠陥の回復又は除去を行うことが好ましい。具体的には、レーザ光の照射処理やエッチング処理などを適用することができる。
第１の単結晶半導体層１１０に対してエッチング処理を施す場合、その結晶欠陥を除去することができる。このようなエッチングとしては、ドライエッチング又はウェットエッチングのいずれを用いても良い。
図２０には、レーザ光の照射処理を行う例を示す。第１の単結晶半導体層１１０に適切な強度のレーザ光１８０を照射する場合、第１の単結晶半導体層１１０の少なくとも表面付近の領域は溶融し、溶融していない固相領域を種結晶として再単結晶化することになる。これにより第１の単結晶半導体層１１０の結晶欠陥を回復することができる。なお、ここでは、第１の単結晶半導体層１１０が形成された支持基板１０２を移動させることで、第１の単結晶半導体層１１０の全面にレーザ光１８０を照射する構成としているが、開示する発明の一態様はこれに限定して解釈されるものではない。
レーザ光１８０は第１の単結晶半導体層１１０の表面付近の領域を溶融させるものの、支持基板１０２は殆ど加熱されない。このため、ガラス基板のように耐熱性の低い支持基板を用いる場合に好適である。ここで、レーザ光１８０の照射領域を支持基板の耐熱温度以下の温度（例えば、２５０℃以上６００℃以下程度）に加熱しておくと欠陥の回復を効果的に行うことができるため好ましい。なお、上記レーザ光１８０の照射処理や加熱処理によって、第１の電極１０６を形成する金属と第１の不純物半導体層１０８の界面にはシリサイドが形成され、電流が流れ易くなる。また、上記レーザ光１８０の照射処理や加熱処理によって、第１の不純物半導体層１０８を活性化させることが可能である。
レーザ光１８０の波長としては、紫外から可視程度のものを選択するとよいが、これに限定されない。レーザ発振器としては、Ａｒレーザ、Ｋｒレーザ、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザ、金蒸気レーザ等を用いることができる。
なお、レーザ光の照射は、減圧雰囲気又は不活性雰囲気で行うことが好ましい。減圧雰囲気又は不活性雰囲気でレーザ光を照射するには、気密性のあるチャンバーの雰囲気を制御し、該チャンバー内でレーザ光を照射すればよい。チャンバーを用いない場合には、レーザ光の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、不活性雰囲気を形成することもできる。
上記レーザ光の照射処理を行う際には、位相シフトマスクなどを用いて第１の単結晶半導体層１１０の表面に凹凸を形成してもよい。例えば、１０μｍ角のパターンが交互に配置された、いわゆる市松模様の如き位相シフトマスクを用いることができる。該位相シフトマスクを介してレーザ光を照射することで、マスクのパターンに依存した表面凹凸を形成することができる。このような表面凹凸を設けることで、後に形成される半導体層の密着性を向上させて剥離を抑制することができる。また、表面凹凸に起因する散乱効果や反射防止効果によって、光電変換効率を向上させることができる。
なお、上記エッチング処理とレーザ光の照射処理は組み合わせて用いても良い。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、ユニットセルを複数積層した、いわゆるタンデム型の光電変換装置の例について説明する。なお、本実施の形態では、ユニットセルを２層積層する場合について説明する。
図１４に、本実施の形態に係るタンデム型の光電変換装置２００の断面の模式図を示す。光電変換装置２００は、支持基板１０２上にユニットセル１２０（第１のユニットセルと呼んでも良い）と、ユニットセル２３０（第２のユニットセルと呼んでも良い）が積層された構造を有する。支持基板１０２とユニットセル１２０の間には第１の電極１０６が設けられ、第１の電極１０６と支持基板１０２との間には絶縁層１０４が設けられている。本実施の形態において、支持基板１０２、絶縁層１０４、第１の電極１０６、ユニットセル１２０の構成及び作製方法は実施の形態１と同様であるから、重複する部分の説明は省略する。
光電変換装置２００は、図中の上方（ユニットセル２３０の表面側）から光が入射する構成となっている。また、ユニットセル２３０を構成する半導体層のバンドギャップエネルギーはユニットセル１２０を構成する半導体層のバンドギャップエネルギーより大きい。具体的には、例えば、ユニットセル２３０には非単結晶半導体層を用い、ユニットセル１２０には単結晶半導体層を用いることができる。バンドギャップの異なる光電変換層を積層することで、吸収できる波長帯域が広がり、光電変換効率を向上させることができる。特に、太陽光は、その波長帯域が短波長側から長波長側まで広範囲に渡っており、本実施の形態のような構成を採用することは、極めて有効である。また、光の入射側にバンドギャップの大きい光電変換層を配置することで、効率よく光を吸収することができるようになる。
ユニットセル２３０は、ユニットセル１２０上に、一導電型が付与された第３の不純物半導体層２２２と、非単結晶半導体層２２４と、第３の不純物半導体層２２２とは異なる導電型が付与された第４の不純物半導体層２２６とが、順に積層された構造を有する。ここで、第３の不純物半導体層２２２には、ユニットセル１２０の第２の不純物半導体層１１４とは逆の導電型が付与される。
ユニットセル２３０の非単結晶半導体層２２４には、例えば、非晶質シリコン、微結晶シリコンなどを用いることができる。第３の不純物半導体層２２２と第４の不純物半導体層２２６は、所定の導電型の不純物元素を含む非晶質半導体層又は微結晶半導体層である。その他、非晶質シリコンカーバイドなどを用いても良い。第３の不純物半導体層２２２をｐ型とする場合、第４の不純物半導体層２２６はｎ型となるが、第３の不純物半導体層２２２をｎ型として、第４の不純物半導体層２２６をｐ型としても良い。
非単結晶半導体層２２４は、プラズマＣＶＤ法により形成することができる。例えば、シラン系の原料ガスを用いて非晶質シリコンを形成すればよい。なお、非単結晶半導体層２２４はスパッタリング法を用いて形成することもできる。非単結晶半導体層２２４として非晶質シリコンを用いる場合には、その厚さを５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とする。非晶質シリコンのバンドギャップは約１．７５ｅＶであるから、このような厚さにすることで、６００ｎｍよりも短い波長帯域の光を十分に吸収させることができる。
また、非単結晶半導体層２２４には、微結晶半導体（代表的には微結晶シリコン）を用いても良い。この場合には、ユニットセル１２０上に数ｎｍ程度のごく薄い非晶質半導体層を形成した後に微結晶半導体を形成するとよい。このようにすることで、単結晶半導体からエピタキシャル成長が進行して単結晶半導体層が形成されてしまうことを防止できる。なお、第３の不純物半導体層２２２は単結晶半導体層で形成しても構わないため、数ｎｍ程度の薄い非晶質半導体層は第２の不純物半導体層１１４上又は第３の不純物半導体層２２２上に形成すればよい。
ユニットセル１２０の支持基板１０２側には第１の電極１０６が設けられ、ユニットセル２３０の表面側には第２の電極２３２が設けられている。また、第１の電極１０６に接続する補助電極２１７、及び第２の電極２３２に接続する補助電極２１９が設けられている。補助電極２１７と補助電極２１９は、光電変換層にて変換された電気エネルギーを取り出す取り出し電極（集電極とも言う）として機能する。
ユニットセル２３０を非単結晶半導体で形成する場合にはキャリアのライフタイムが短くなる傾向にあり、これに起因して光電変換効率が低下するおそれがある。これを防ぐために、本実施の形態では第２の電極２３２を基板全面に形成している。ここで、ユニットセル２３０及びユニットセル１２０に十分な光を入射させるため、第２の電極２３２は太陽光の透過率が高い材料を用いて形成する。また、第２の電極２３２に接する補助電極２１９は格子状（或いは櫛状、櫛形、櫛歯状）としている。
次に、本実施の形態に係る光電変換装置２００の作製方法の一例について、図１５、図１６を参照して説明する。なお、第２の不純物半導体層１１４の作製方法までは、実施の形態１と同様であるため、ここでは説明を省略する。
第２の不純物半導体層１１４を形成した後、該第２の不純物半導体層１１４上に、第３の不純物半導体層２２２、非単結晶半導体層２２４、第４の不純物半導体層２２６を順に形成する（図１５（Ａ）参照）。
ここで、第３の不純物半導体層２２２は、第２の不純物半導体層１１４とは異なる導電型の非晶質半導体層又は微結晶半導体層とする。例えば、第２の不純物半導体層１１４がｎ型である場合には、第３の不純物半導体層２２２をｐ型の非晶質半導体層（例えば、ｐ型の非晶質シリコン層）又はｐ型の微結晶半導体層（例えば、ｐ型の微結晶シリコン層）とする。第３の不純物半導体層２２２の膜厚は、１０ｎｍ以上１００ｎｍ以下程度とすればよい。
また、非単結晶半導体層２２４は、導電型を付与する不純物元素を含まない真性半導体層（例えば、ｉ型の非晶質シリコン層又はｉ型の非単結晶シリコン層）とすることが好ましい。膜厚は、５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とする。
また、第４の不純物半導体層２２６は、第３の不純物半導体層２２２とは異なる導電型の非晶質半導体層又は微結晶半導体層とする。例えば、第３の不純物半導体層２２２がｐ型である場合には、第４の不純物半導体層２２６をｎ型の非晶質半導体層（例えば、ｎ型の非晶質シリコン層）又はｎ型の微結晶半導体層（例えば、ｎ型の微結晶シリコン層）とする。第４の不純物半導体層２２６の膜厚は、１０ｎｍ以上１００ｎｍ以下程度とすればよい。
第３の不純物半導体層２２２、非単結晶半導体層２２４、第４の不純物半導体層２２６は、ＣＶＤ法やスパッタリング法を用いて形成することができる。なお、プラズマＣＶＤ法などの気相成長法を用いて非単結晶シリコン層を形成する場合には、原料ガスにジボランなどを添加することでｐ型を付与することができる。一方、ｎ型を付与したい場合には、原料ガスにフォスフィンなどを添加すれば良い。
以上により、一導電型が付与された第３の不純物半導体層２２２、非単結晶半導体層２２４、第３の不純物半導体層２２２とは異なる導電型が付与された第４の不純物半導体層２２６が順に積層されたユニットセル２３０を得ることができる。
次に、第４の不純物半導体層２２６上に第２の電極２３２を形成する（図１５（Ｂ）参照）。第２の電極２３２はスパッタリング法や真空蒸着法を用いて形成することができる。また、第２の電極２３２は太陽光を十分に透過する材料を用いて形成することが好ましい。上記材料としては酸化インジウム・スズ合金（ＩＴＯ）、酸化インジウム・酸化亜鉛合金、酸化亜鉛、酸化スズ、などの酸化物金属を用いればよい。第２の電極２３２は、その膜厚が４０ｎｍ以上２００ｎｍ以下程度（好ましくは５０ｎｍ以上１００ｎｍ以下程度）、シート抵抗が２０Ω／ｓｑ．以上２００Ω／ｓｑ．以下程度となるように形成すれば良い。
本実施の形態では、第２の電極２３２は、ユニットセル２３０上に選択的に形成する。例えば、シャドーマスクを用いて第２の電極２３２を形成する。第２の電極２３２を選択的に形成することで、後に第１の電極１０６の一部（好ましくは端部）を露出させる際のエッチング用マスクとして用いることができる。
なお、第２の電極２３２は、導電性高分子材料（導電性ポリマーとも言う）を用いて形成しても良い。導電性高分子材料としては、π電子共役系導電性高分子を用いることができる。例えば、ポリアニリンやポリピロール、ポリチオフェン又はこれらの誘導体、これらの２種以上の共重合体などを用いれば良い。
次に、第２の電極２３２をマスクとして、第４の不純物半導体層２２６、非単結晶半導体層２２４、第３の不純物半導体層２２２、第２の不純物半導体層１１４、第２の単結晶半導体層１１２、第１の単結晶半導体層１１０及び第１の不純物半導体層１０８をエッチングして、第１の電極１０６の一部を露出させる（図１６（Ａ）参照）。
上記のエッチングは、ＮＦ３、ＳＦ６などのフッ素系ガスを用いたドライエッチングとすれば良く、第１の電極１０６と、第１の電極１０６の上方に形成されている積層（ユニットセル１２０及びユニットセル２３０を構成する各層）との選択比が充分に確保できる条件で行えばよい。ここでは第２の電極２３２をマスクとして用いることができるため、エッチング用のマスクを新たに設ける必要がない。もちろん、レジストや絶縁層を用いてマスクを形成しても良い。
その後、第１の電極１０６に接続する補助電極２１７と、第２の電極２３２に接続する補助電極２１９を形成する（図１６（Ｂ）参照）。
補助電極２１９は、図２に示すように上方から見て格子状（或いは櫛状、櫛形、櫛歯状）となるように形成する。このような形状とすることで、ユニットセル２３０及びユニットセル１２０に十分な光を入射させることができ、光吸収効率を向上させることができる。また、補助電極２１７は、先のエッチングにより露出させた第１電極１０６と接して形成する。
補助電極２１７、補助電極２１９は、アルミニウム、銀、鉛錫（半田）などを用いて、印刷法などの方法で形成すれば良い。例えば、銀ペーストを用いてスクリーン印刷法で形成することができる。
以上により、いわゆるタンデム型の光電変換装置２００を作製することができる。
なお、本実施の形態においては図示していないが、上記タンデム型の光電変換装置２００に関しても、反射防止機能を有するパッシベーション層１１９を形成することが好ましい。
図１７（Ａ）には、光電変換装置のユニットセル１２０とユニットセル２３０の断面模式図の一例を示す。ここでは、高濃度にｐ型不純物元素が添加された第１の不純物半導体層１０８（ｐ＋層）と、ｐ型の第１の単結晶半導体層１１０（ｐ層）と、ｉ型の第２の単結晶半導体層１１２（ｉ層）と、ｎ型不純物元素が添加された第２の不純物半導体層１１４（ｎ＋層、又はｎ層）が順に積層されたユニットセル１２０及び、ｐ型の第３の不純物半導体層２２２（ｐ＋層、又はｐ層）と、ｉ型の非単結晶半導体層２２４（ｉ層）と、ｎ型の第４の不純物半導体層２２６（ｎ＋層、又はｎ層）が順に配置されたユニットセル２３０について示しているが、開示する発明の一態様はこれに限定して解釈されない。なお、ユニットセル１２０中の単結晶半導体層を単結晶シリコンとする場合には、そのバンドギャップエネルギーは約１．１２ｅＶであり、ユニットセル２３０中の非単結晶半導体層を非晶質シリコンとする場合には、そのバンドギャップエネルギーは約１．７５ｅＶである。また、光（エネルギー：ｈν）は第４の不純物半導体層２２６側から入射する。
図１７（Ｂ）は、図１７（Ａ）に示すユニットセル１２０とユニットセル２３０のエネルギーバンド図である。ここで、Ｅｃは伝導帯の底を、Ｅｖは価電子帯の頂上を示している。また、Ｅｆはフェルミ準位のエネルギーを示す。また、Ｅｇｃ１はユニットセル１２０におけるバンドギャップエネルギー（約１．１２ｅＶ）であり、Ｅｇｃ２はユニットセル２３０におけるバンドギャップエネルギー（約１．７５ｅＶ）である。
図１７（Ｂ）に示されるバンド構造に起因して、各ユニットセルで光励起により生成された電子は、各ユニットセルのｎ＋層（又はｎ層）の方向に流れ、また、正孔は、各ユニットセルのｐ＋層（又はｐ層）の方向に流れることになる。これが、光電変換の基本的な原理である。ユニットセル１２０とユニットセル２３０の接続部分では再結合電流が流れるため、外部に電流を取り出すことができる。
単結晶半導体層を有するユニットセル１２０をボトムセルとして用いることで、８００ｎｍ以上の波長の光を吸収して光電変換することが可能となる。また、非単結晶半導体層を有するユニットセル２３０をトップセルとして用いることで、単結晶半導体層では吸収されない８００ｎｍ未満の波長の光を吸収して光電変換することが可能となる。このようなバンドギャップの異なるユニットセルを積層した構造（いわゆるタンデム型の構造）とすることで、光電変換効率を大きく向上させることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、ユニットセルを複数積層した光電変換装置の一例について説明する。具体的には、ユニットセルを３層積層した、いわゆるスタック型の光電変換装置３００について説明する。
図１８に、本実施の形態に係るスタック型の光電変換装置３００の断面の模式図を示す。光電変換装置３００は、支持基板１０２上にユニットセル１２０（第１のユニットセルと呼んでも良い）と、ユニットセル２３０（第２のユニットセルと呼んでも良い）と、ユニットセル３４０（第３のユニットセルと呼んでも良い）が積層された構造を有する。支持基板１０２とユニットセル１２０の間には第１の電極１０６が設けられ、第１の電極１０６と支持基板１０２との間には絶縁層１０４が設けられている。本実施の形態において、支持基板１０２、絶縁層１０４、第１の電極１０６、ユニットセル１２０の構成及び作製方法は実施の形態１と同様であるから、重複する部分の説明は省略する。また、ユニットセル２３０の構成及び作製方法は実施の形態５と同様であるから、重複する部分の説明は省略する。
光電変換装置３００は、図中の上方（ユニットセル３４０の表面側）から光が入射する構成となっている。また、ユニットセル３４０、ユニットセル２３０、ユニットセル１２０を構成する半導体層のバンドギャップエネルギーは、光の入射側ほど大きくなっている。つまり、バンドギャップエネルギーは、大きい順にユニットセル３４０、ユニットセル２３０、ユニットセル１２０である。このように、各ユニットセルのバンドギャップエネルギーを異ならせ、バンドギャップエネルギーが大きい順に入射側から配置することで、効率よく光を吸収できるようになる。
例えば、ユニットセル１２０を構成する半導体層として、単結晶シリコンを用いる場合には、そのバンドギャップエネルギーは約１．１２ｅＶであるから、ユニットセル２３０及びユニットセル３４０には、バンドギャップエネルギーがより大きい材料を用いる。具体的には、例えば、ユニットセル２３０の半導体層としてバンドギャップエネルギーが１．４５ｅＶ以上１．６５ｅＶ以下程度の材料（非晶質シリコンゲルマニウムなど）を用い、また、ユニットセル３４０の半導体層としてバンドギャップエネルギーが１．７ｅＶ以上２．０ｅＶ以下程度の材料（非晶質シリコン、非晶質シリコンカーバイドなど）を用いればよい。
ユニットセル３４０は、ユニットセル２３０上に、一導電型が付与された第５の不純物半導体層３４２と、非単結晶半導体層３４４と、第５の不純物半導体層３４２とは異なる導電型が付与された第６の不純物半導体層３４６とが順に積層された構造を有する。ここで、第５の不純物半導体層３４２には、ユニットセル２３０の第４の不純物半導体層２２６とは逆の導電型が付与される。
ユニットセル１２０の支持基板１０２側には第１の電極１０６が設けられ、ユニットセル３４０の表面側には第２の電極３５２が設けられている。また、第１の電極１０６に接続する補助電極３５３、及び第２の電極３５２に接続する補助電極３５４が設けられている。補助電極３５３と補助電極３５４は、光電変換層にて変換された電気エネルギーを取り出す取り出し電極（集電極とも言う）として機能する。
図１９（Ａ）に、光電変換装置のユニットセル１２０とユニットセル２３０とユニットセル３４０の断面模式図の一例を示す。ここでは、高濃度にｐ型不純物元素が添加された第１の不純物半導体層１０８（ｐ＋層）と、ｐ型の第１の単結晶半導体層１１０（ｐ層）と、ｉ型の第２の単結晶半導体層１１２（ｉ層）と、ｎ型不純物元素が添加された第２の不純物半導体層１１４（ｎ＋層、又はｎ層）が順に積層されたユニットセル１２０、ｐ型の第３の不純物半導体層２２２（ｐ＋層、又はｐ層）と、ｉ型の非単結晶半導体層２２４（ｉ層）と、ｎ型の第４の不純物半導体層２２６（ｎ＋層、又はｎ層）が順に配置されたユニットセル２３０、及びｐ型の第５の不純物半導体層３４２（ｐ＋層、又はｐ層）と、ｉ型の非単結晶半導体層３４４（ｉ層）と、ｎ型の第６の不純物半導体層３４６（ｎ＋層、又はｎ層）が順に配置されたユニットセル３４０について示しているが、開示する発明の一態様はこれに限定して解釈されない。
図１９（Ｂ）は、図１９（Ａ）に示すユニットセル１２０、ユニットセル２３０、ユニットセル３４０のエネルギーバンド図である。ここで、Ｅｃは伝導帯の底を、Ｅｖは価電子帯の頂上を示している。また、Ｅｆはフェルミ準位のエネルギーを示す。また、Ｅｇｃ１はユニットセル１２０のバンドギャップエネルギーであり、Ｅｇｃ２はユニットセル２３０のバンドギャップエネルギーであり、Ｅｇｃ３はユニットセル３４０のバンドギャップエネルギーである。
図１９（Ｂ）に示されるバンド構造に起因して、各ユニットセルで光励起により生成された電子は、各ユニットセルのｎ＋層（又はｎ層）の方向に流れ、また、正孔は、各ユニットセルのｐ＋層（又はｐ層）の方向に流れることになる。これが、光電変換の基本的な原理である。ユニットセル１２０とユニットセル２３０の接続部分、ユニットセル２３０とユニットセル３４０の接続部分では再結合電流が流れるため、外部に電流を取り出すことができる。
以上のように、いわゆるスタック型の構造とすることで、吸収波長帯域を広く採ることができるため、光電変換効率を大きく向上させることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
実施の形態１乃至６などにより得られる光電変換装置を用いて、太陽光発電モジュールを製造することができる。本実施の形態では、実施の形態１に示す光電変換装置を用いた太陽光発電モジュールの例を図２３（Ａ）に示す。太陽光発電モジュール１０２８は、支持基板１０２上に設けられたユニットセル１２０により構成されている。支持基板１０２とユニットセル１２０の間には、支持基板１０２側から絶縁層１０４、第１の電極１０６が設けられている。また、第１の電極１０６は補助電極１１６と接続している。
補助電極１１６及び第２の電極１１８は支持基板１０２の一表面側（ユニットセル１２０が形成されている側）に形成され、支持基板１０２の端部で外部端子コネクタ用の裏面電極１０２６及び裏面電極１０２７とそれぞれ接続する。図２３（Ｂ）は、図２３（Ａ）のＣ−Ｄに対応する断面図であり、支持基板１０２の貫通口を通じて、補助電極１１６が裏面電極１０２６と接続し、第２の電極１１８が裏面電極１０２７と接続する様子を示している。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態８）
図２４に、実施の形態７で示した太陽光発電モジュール１０２８を用いた太陽光発電システムの例を示す。充電制御回路１０２９は、一又は複数の太陽光発電モジュール１０２８から供給される電力を用いて、蓄電池１０３０を充電する。また、蓄電池１０３０が十分に充電されている場合には、太陽光発電モジュール１０２８から供給される電力を負荷１０３１に直接出力する。
蓄電池１０３０として電気二重層キャパシタを用いると、充電に化学反応を必要としないため、急速な充電が可能である。また、化学反応を利用する鉛蓄電池などに比べ、寿命を８倍程度、充放電効率を１．５倍程度に高めることができる。本実施の形態において示す太陽光発電システムは、照明、電子機器など、電力を使用する様々な負荷１０３１に対して用いることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、開示する発明の一態様を用いてガラス基板上に形成された単結晶シリコン層の特性について、図２５を用いて説明する。
まず、上記実施の形態において説明した方法を用いて、ガラス基板上に単結晶シリコン層を形成する。本実施例では、厚さ０．７ｍｍのガラス基板上に、厚さ５０ｎｍの酸化シリコン層と、厚さ５０ｎｍの窒化酸化シリコン層と、厚さ１２０ｎｍの単結晶シリコン層からなる積層構造を形成した。そして、その後、上記単結晶シリコン層上に、結晶性が高いシリコン層と、結晶性が低いシリコン層を順に形成した。
結晶性が高いシリコン層の作製条件は、以下の通りである。
・成膜法：プラズマＣＶＤ
・原料ガス：シラン（４ｓｃｃｍ）＋水素（４００ｓｃｃｍ）
・電力（周波数）：１５Ｗ（６０ＭＨｚ）
・圧力：１００Ｐａ
・電極間隔：２０ｍｍ
・ガラス基板温度：２８０℃
・膜厚：２０ｎｍ
また、結晶性が低いシリコン層の作製条件は、以下の通りである。
・成膜法：プラズマＣＶＤ
・原料ガス：シラン（２５ｓｃｃｍ）＋水素（１５０ｓｃｃｍ）
・電力（周波数）：３０Ｗ（２７ＭＨｚ）
・圧力：６６．６Ｐａ
・電極間隔：２５ｍｍ
・ガラス基板温度：２８０℃
・膜厚：４８０ｎｍ
上記結晶性が低いシリコン層を作製した段階で、半導体層の特性を観察した。具体的には、顕微鏡によるシリコン層の表面観察、ラマンスペクトル観察、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ ＢａｃｋＳｃａｔｔｅｒｉｎｇ Ｐａｔｔｅｒｎ）観察を行った。
その後、固相エピタキシャル成長により、結晶性が低い半導体層を単結晶化した。具体的には、ガス加熱式のＲＴＡ（ＧＲＴＡ；Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いて、６５０℃、６分の熱処理を行った。なお、本実施例で形成した結晶性が高いシリコン層は単結晶シリコン層であるため、上記の加熱処理によって結晶性が大きく変化することはない。もちろん、結晶性が高いシリコン層が単結晶シリコン層ではない場合には、固相成長により単結晶化されることになる。また、この段階では、上記シリコン層の剥離は発生しなかった。上記の熱処理後、再度、表面観察、ラマンスペクトル観察、ＥＢＳＰ観察を行った。
図２５に上記観察結果をまとめて示す。左列は熱処理前の観察結果であり、右列は熱処理後の観察結果である。これらの比較から、加熱処理の前後において、半導体層の特性が大きく変化していることが分かる。例えば、加熱処理後のラマンスペクトルのピーク波数は５１９．１ｃｍ−１であり、また、そのピークが急峻である（半値全幅で５．３３ｃｍ−１）。さらに、ＥＢＳＰ観察より、結晶の配列が十分に整っており、実質的に単結晶化していることが分かる。
このような半導体層を用いることで、優れた特性の光電変換装置を作製することができる。
（比較例）
比較のため、単結晶シリコン層に結晶性が低いシリコン層を直接形成して固相成長のための加熱処理を行った。なお、本比較例では、結晶性が高いシリコン層と結晶性が低いシリコン層の積層構造に代えて、結晶性が低いシリコン層（膜厚：５００ｎｍ）を用いているが、それ以外の条件については、上記実施例と同じ条件を採用した。
加熱処理の結果、本比較例において、半導体層の剥離が発生した。これは、単結晶半導体層と、結晶性が低いシリコン層との密着性が低いためと考えられる。本比較例によって、開示する発明の一態様の有効性が確認できる。
１００ 光電変換装置
１０１ 単結晶半導体基板
１０２ 支持基板
１０３ 単結晶半導体基板
１０３ａ 単結晶半導体基板
１０３ｂ 単結晶半導体基板
１０４ 絶縁層
１０５ 脆化層
１０６ 電極
１０７ 保護層
１０８ 不純物半導体層
１０９ 分離基板
１１０ 単結晶半導体層
１１１Ａ 半導体層
１１１Ｂ 半導体層
１１２ 単結晶半導体層
１１２Ａ 下層領域
１１２Ｂ 上層領域
１１４ 不純物半導体層
１１６ 補助電極
１１８ 電極
１１９ パッシベーション層
１２０ ユニットセル
２００ 光電変換装置
２１７ 補助電極
２１９ 補助電極
２２２ 不純物半導体層
２２４ 非単結晶半導体層
２２６ 不純物半導体層
２３０ ユニットセル
２３２ 電極
３００ 光電変換装置
３４０ ユニットセル
３４２ 不純物半導体層
３４４ 非単結晶半導体層
３４６ 不純物半導体層
３５２ 電極
３５３ 補助電極
３５４ 補助電極
１０２６ 裏面電極
１０２７ 裏面電極
１０２８ 太陽光発電モジュール
１０２９ 充電制御回路
１０３０ 蓄電池
１０３１ 負荷
２０００ イオン源
２００１ フィラメント
２００２ フィラメント電源
２００３ 電源制御部
２００４ ガス供給部
２００５ 電極
２００６ 基板支持部
２００７ 質量分析管
２００８ 質量分析計
２０１７ イオンビーム

Claims (10)

  1. 単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に脆化層を形成し、
    前記単結晶半導体基板の一表面上に第１の不純物半導体層、第１の電極、及び絶縁層を形成し、
    前記絶縁層と支持基板を密着させて前記単結晶半導体基板と前記支持基板を貼り合わせ、
    前記脆化層において前記単結晶半導体基板を分離させることにより、前記支持基板上に前記絶縁層、前記第１の電極、前記第１の不純物半導体層及び第１の単結晶半導体層を有する積層体を形成し、
    前記第１の単結晶半導体層上に第１の半導体層を形成し、
    前記第１の半導体層上に、前記第１の半導体層とは異なる条件による第２の半導体層を形成し、
    固相成長により、前記第１の半導体層及び第２の半導体層の結晶性を向上させて、第２の単結晶半導体層を形成し、
    前記第２の単結晶半導体層上に、前記第１の不純物半導体層とは逆の導電型の第２の不純物半導体層を形成し、
    前記第２の不純物半導体層上に第２の電極を形成することを特徴とする光電変換装置の作製方法。
  2. 請求項１において、
    前記第２の半導体層の結晶性より前記第１の半導体層の結晶性が高くなるように、前記第１の半導体層及び前記第２の半導体層を形成することを特徴とする光電変換装置の作製方法。
  3. 請求項１又は２において、
    前記第２の半導体層の水素濃度より前記第１の半導体層の水素濃度が低くなるように、前記第１の半導体層及び前記第２の半導体層を形成することを特徴とする光電変換装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記第１の半導体層の厚さが１０ｎｍ以上５０ｎｍ以下となるように前記第１の半導体層を形成することを特徴とする光電変換装置の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記イオンとして、水素を含む原料ガスにより生成されるイオンを用いることを特徴とする光電変換装置の作製方法。
  6. 請求項１乃至５のいずれか一において、
    前記第１の単結晶半導体層と前記第２の単結晶半導体層の厚さの合計が８００ｎｍ以上となるように前記第１の単結晶半導体層と前記第２の単結晶半導体層を形成することを特徴とする光電変換装置の作製方法。
  7. 請求項１乃至６のいずれか一において、
    前記第１の不純物半導体層をｐ型不純物半導体層とし、
    前記第２の不純物半導体層をｎ型不純物半導体層とすることを特徴とする光電変換装置の作製方法。
  8. 請求項１乃至７のいずれか一において、
    前記第１の半導体層の形成は、シラン系ガスに対する水素ガスの流量比を５０倍以上とするプラズマ化学気相成長法により行われることを特徴とする光電変換装置の作製方法。
  9. 請求項８において、
    前記シラン系ガスは、シラン又はジシランであることを特徴とする光電変換装置の作製方法。
  10. 請求項８又は９において、
    前記プラズマ化学気相成長法は、１Ｐａ以上１０３Ｐａ以下の圧力下で行われることを特徴とする光電変換装置の作製方法。
JP2009101599A 2008-04-25 2009-04-20 光電変換装置の作製方法 Expired - Fee Related JP5286146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009101599A JP5286146B2 (ja) 2008-04-25 2009-04-20 光電変換装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008114744 2008-04-25
JP2008114744 2008-04-25
JP2009101599A JP5286146B2 (ja) 2008-04-25 2009-04-20 光電変換装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009283923A true JP2009283923A (ja) 2009-12-03
JP2009283923A5 JP2009283923A5 (ja) 2012-04-19
JP5286146B2 JP5286146B2 (ja) 2013-09-11

Family

ID=41215408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009101599A Expired - Fee Related JP5286146B2 (ja) 2008-04-25 2009-04-20 光電変換装置の作製方法

Country Status (5)

Country Link
US (1) US7947523B2 (ja)
JP (1) JP5286146B2 (ja)
KR (1) KR101512785B1 (ja)
CN (1) CN101567408B (ja)
TW (1) TWI478360B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023344A (ja) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2012074675A (ja) * 2010-08-31 2012-04-12 Univ Of Ryukyus 半導体装置の製造方法、半導体装置
WO2014171146A1 (ja) * 2013-04-18 2014-10-23 株式会社 東芝 太陽光発電モジュール
JP7347350B2 (ja) 2020-07-10 2023-09-20 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496540B2 (ja) * 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP2010103510A (ja) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
US8466447B2 (en) * 2009-08-06 2013-06-18 Alliance For Sustainable Energy, Llc Back contact to film silicon on metal for photovoltaic cells
JP5663254B2 (ja) * 2010-02-08 2015-02-04 シャープ株式会社 水素製造装置および水素製造方法
JP5755931B2 (ja) 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
JP5719555B2 (ja) 2010-09-28 2015-05-20 シャープ株式会社 水素製造装置および水素製造方法
US9263611B2 (en) 2011-11-17 2016-02-16 Solar Junction Corporation Method for etching multi-layer epitaxial material
US9142615B2 (en) * 2012-10-10 2015-09-22 Solar Junction Corporation Methods and apparatus for identifying and reducing semiconductor failures
CN104319316B (zh) * 2014-10-31 2017-04-05 中国科学院上海微系统与信息技术研究所 高效薄膜晶硅太阳电池及其自主能源芯片集成技术
WO2017163931A1 (ja) * 2016-03-22 2017-09-28 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
KR101758347B1 (ko) * 2016-08-01 2017-07-18 주식회사 엘케이엔지니어링 정전 척 및 리페어 방법
US11508820B2 (en) * 2019-11-22 2022-11-22 Samsung Electronics Co., Ltd. Single crystal semiconductor structure and method of fabricating the same
US11955374B2 (en) * 2021-08-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming SOI substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214110A (ja) * 1988-02-23 1989-08-28 Seiko Epson Corp 半導体装置の製造方法
JPH08213645A (ja) * 1995-02-02 1996-08-20 Sony Corp 基体から素子形成層を分離する方法
JPH1093122A (ja) * 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
JP2006310741A (ja) * 2005-03-30 2006-11-09 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
WO2007149945A2 (en) * 2006-06-23 2007-12-27 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175170A (ja) 1983-03-24 1984-10-03 Yoshihiro Hamakawa タンデム型太陽電池
JPH0644638B2 (ja) 1982-12-29 1994-06-08 圭弘 濱川 異質単位セル同士のスタック形光起電力素子
US4496788A (en) * 1982-12-29 1985-01-29 Osaka Transformer Co., Ltd. Photovoltaic device
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH1140786A (ja) 1997-07-18 1999-02-12 Denso Corp 半導体基板及びその製造方法
JPH11121310A (ja) 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4364553B2 (ja) * 2002-08-30 2009-11-18 シャープ株式会社 光電変換装置及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
KR100847551B1 (ko) * 2003-08-06 2008-07-21 가부시키가이샤후지쿠라 광전 변환 소자 및 그 제조 방법
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
US7737519B2 (en) * 2004-05-06 2010-06-15 Canon Kabushiki Kaisha Photoelectric conversion device and manufacturing method thereof
TWI296859B (en) * 2006-01-25 2008-05-11 Neo Solar Power Corp Photovoltaic device, photovoltaic element and substrate and manufacturing method thereof
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214110A (ja) * 1988-02-23 1989-08-28 Seiko Epson Corp 半導体装置の製造方法
JPH08213645A (ja) * 1995-02-02 1996-08-20 Sony Corp 基体から素子形成層を分離する方法
JPH1093122A (ja) * 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
JP2006310741A (ja) * 2005-03-30 2006-11-09 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
WO2007149945A2 (en) * 2006-06-23 2007-12-27 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023344A (ja) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2012074675A (ja) * 2010-08-31 2012-04-12 Univ Of Ryukyus 半導体装置の製造方法、半導体装置
WO2014171146A1 (ja) * 2013-04-18 2014-10-23 株式会社 東芝 太陽光発電モジュール
JPWO2014171146A1 (ja) * 2013-04-18 2017-02-16 株式会社東芝 太陽光発電モジュール
JP7347350B2 (ja) 2020-07-10 2023-09-20 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP5286146B2 (ja) 2013-09-11
KR101512785B1 (ko) 2015-04-16
KR20090113227A (ko) 2009-10-29
CN101567408B (zh) 2013-08-14
CN101567408A (zh) 2009-10-28
TWI478360B (zh) 2015-03-21
TW201003940A (en) 2010-01-16
US7947523B2 (en) 2011-05-24
US20090269875A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
JP5286146B2 (ja) 光電変換装置の作製方法
JP5248995B2 (ja) 光電変換装置の製造方法
JP5248994B2 (ja) 光電変換装置の製造方法
JP5459901B2 (ja) 光電変換装置モジュールの作製方法
JP5572307B2 (ja) 光電変換装置の製造方法
JP5352190B2 (ja) 光電変換装置
JP5286046B2 (ja) 光電変換装置の製造方法
JP5070112B2 (ja) 光起電力装置及び光起電力装置の製造方法
JP5315008B2 (ja) 光電変換装置
JP5577030B2 (ja) 光電変換装置及びその製造方法
JP5723204B2 (ja) 半導体基板の作製方法
JP2010109279A (ja) 光電変換装置及び光電変換装置の製造方法
JP2011066212A (ja) 光電変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Ref document number: 5286146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees