JP5496540B2 - 半導体基板の作製方法 - Google Patents

半導体基板の作製方法 Download PDF

Info

Publication number
JP5496540B2
JP5496540B2 JP2009100931A JP2009100931A JP5496540B2 JP 5496540 B2 JP5496540 B2 JP 5496540B2 JP 2009100931 A JP2009100931 A JP 2009100931A JP 2009100931 A JP2009100931 A JP 2009100931A JP 5496540 B2 JP5496540 B2 JP 5496540B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
single crystal
layer
crystal semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009100931A
Other languages
English (en)
Other versions
JP2009283922A (ja
JP2009283922A5 (ja
Inventor
翔 加藤
聡志 鳥海
史人 井坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009100931A priority Critical patent/JP5496540B2/ja
Publication of JP2009283922A publication Critical patent/JP2009283922A/ja
Publication of JP2009283922A5 publication Critical patent/JP2009283922A5/ja
Application granted granted Critical
Publication of JP5496540B2 publication Critical patent/JP5496540B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Description

技術分野は、半導体基板の作製方法に関する。
近年では、高性能デバイス用の半導体装置向けにＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板が用いられている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。
上記のようなＳＯＩ基板を製造する方法の１つに、水素イオン注入と剥離を組み合わせた、いわゆる水素イオン注入剥離法が知られている。水素イオン注入剥離法の代表的な工程を以下に示す。
はじめに、シリコン基板に水素イオンを注入することによって、基板表面から所定の深さにイオン注入層を形成する。次に、ベース基板（支持基板）となる別のシリコン基板を酸化して酸化シリコン層を形成する。その後、水素イオンを注入したシリコン基板と、ベース基板となる別のシリコン基板の酸化シリコン層とを密着させて、２枚のシリコン基板を貼り合わせる。そして、加熱処理を行うことにより、イオン注入層において一方のシリコン基板を分割して薄い単結晶シリコン層を形成する。
上述のような方法で形成される単結晶シリコン層は、通常、５０ｎｍ乃至３００ｎｍ程度であって、非常に薄い。このため、上述のような方法で形成される単結晶シリコン層は、高集積、高速駆動、低消費電力が要求されるトランジスタの用途には極めて適している。一方で、パワーデバイスや光電変換装置などの用途を考える場合、耐圧の向上、光電変換効率の向上などの観点から、単結晶シリコン層に対して一定の厚さが要求されることになる。
イオン注入剥離法を用いて形成される単結晶シリコン層の厚さは、主に、イオン注入の際の加速電圧に依存する。加速電圧を小さくすればイオン注入層は浅い領域に形成されるため、単結晶シリコン層は薄くなる。反対に、加速電圧を大きくすれば、単結晶半導体層は厚くなる。
このことから、単結晶半導体層を厚くするためには、単純に加速電圧を大きくすれば良いことが分かる。しかしながら、現実には、加速電圧を大きくして厚い単結晶半導体層を形成することは容易ではない。これは、量産に適した（大電流が実現可能な装置）イオンの注入装置を用いる場合、その制限から、加速電圧を一定以上に大きくすることが困難であることによる。電流が小さい装置を用いる場合には加速電圧を高めることが可能だが、所定のイオン注入量を得るためには時間を要することになり、生産性の面で好ましくない。また、１００ｋＶを超える高電圧でイオンを加速させる場合には、有害な放射線が発生することもあり、安全性の面で問題がある。
上述のような問題を解消するため、エピタキシャル成長によって単結晶半導体層を厚膜化する方法が検討されている（例えば、特許文献１参照）。
特開２０００−３０９９５号公報
特許文献１に記載の方法は、水素イオン注入剥離法を用いて形成した単結晶半導体層に対して、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの方法を用いて単結晶半導体層を気相成長（気相エピタキシャル成長）させるというものである。しかしながら、このような方法で単結晶半導体層を形成する場合、その成膜速度を一定以上に高めることが難しい。これは、半導体装置の量産を考える場合には大きな問題となる。
上述のような問題点に鑑み、量産に適した方法で半導体基板を提供することを目的の一とする。または、資源を有効に活用しつつ、優れた特性の半導体基板を提供することを目的の一とする。
明細書等（少なくとも明細書、特許請求の範囲、図面を含む）において開示する発明の一態様では、固相成長（固相エピタキシャル成長）法を用いることで、生産性良く半導体基板を作製する。より具体的には、次のような工程により半導体基板を作製する。まず、単結晶半導体基板を薄片化して形成した単結晶半導体層に対し、結晶性が高い半導体層を薄く形成する。そして、この結晶性が高い半導体層上に、結晶性が低い半導体層を厚く形成する。その後、上述の積層構造に対して加熱処理などを施して、固相成長による厚い単結晶半導体層を形成する。
上記の「結晶性が高い半導体層」は、シラン系ガスと水素との混合ガスを用いて、プラズマＣＶＤ法により形成することができる。例えば、シラン系ガスに対して、流量比で５０倍以上、好ましくは１００倍以上の水素を含ませることで形成することができる。なお、上記「結晶性が高い半導体層」は、薄片化して形成された単結晶半導体層の結晶性の影響を大きく受けることになるため、上記の作製方法を特に気相成長（気相エピタキシャル成長）法と呼ぶこともできる。しかし、その結晶性は単結晶であることに限定されず、後に形成される「結晶性が低い半導体層」との関係において結晶性が高ければよい。
「結晶性が低い半導体層」は、どのような方法を用いて形成しても良い。例えば、上記「結晶性が高い半導体層」と同様に、シラン系ガスと水素との混合ガスを用いて、プラズマＣＶＤ法により形成することができる。この場合、上記の「結晶性が高い半導体層」の場合と比較して、成膜速度が高い条件を用いることが好ましい。例えば、シラン系ガスに対して、流量比で２倍以上２０倍以下（好ましくは５倍以上１５倍以下）の水素を含ませた原料ガスを用いて形成することができる。
開示する発明の一態様である半導体基板の作製方法の詳細は以下の通りである。
開示する発明の一態様である半導体基板の作製方法の一は、単結晶半導体基板にイオンを照射して単結晶半導体基板中に損傷領域を形成し、単結晶半導体基板上に絶縁層を形成し、絶縁層と支持基板を密着させて単結晶半導体基板と支持基板を貼り合わせ、損傷領域において単結晶半導体基板を分離させることにより、支持基板上に第１の単結晶半導体層を形成し、第１の単結晶半導体層上に第１の半導体層を形成し、第１の半導体層上に、第１の半導体層とは異なる条件により第２の半導体層を形成し、固相成長法により、第１の半導体層及び第２の半導体層の結晶性を向上させて、第２の単結晶半導体層を形成することを特徴としている。
開示する発明の一態様である半導体基板の作製方法の他の一は、単結晶半導体基板にイオンを照射して単結晶半導体基板中に損傷領域を形成し、支持基板上に絶縁層を形成し、単結晶半導体基板と絶縁層を密着させて単結晶半導体基板と支持基板を貼り合わせ、損傷領域において単結晶半導体基板を分離させることにより、支持基板上に第１の単結晶半導体層を形成し、第１の単結晶半導体層上に第１の半導体層を形成し、第１の半導体層上に、第１の半導体層とは異なる条件により第２の半導体層を形成し、固相成長法により、第１の半導体層及び第２の半導体層の結晶性を向上させて、第２の単結晶半導体層を形成することを特徴としている。
上記において、第２の半導体層の結晶性より第１の半導体層の結晶性が高くなるように、第１の半導体層及び第２の半導体層を形成することが好ましい。また、第２の半導体層の水素濃度より第１の半導体層の水素濃度が低くなるように、第１の半導体層及び第２の半導体層を形成することが好ましい。
また、上記において、第１の半導体層は、その厚さが１０ｎｍ以上１００ｎｍ以下となるように形成され、第２の半導体層は、その厚さが３００ｎｍ以上となるように形成されることが好ましい。
また、上記イオンとして、水素を含む原料ガスにより生成されるイオンを用いると良い。また、第１の半導体層の形成は、シラン系ガスに対する水素ガスの流量比を５０倍以上とするプラズマ化学気相成長法により行われることが好ましい。
また、上記において、第１の単結晶半導体層の下部に、導電性材料を含む層や、不純物元素を含有する半導体層を設けても良い。
なお、明細書等において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が一定の方向を向いているものをいう。もっとも、開示する発明の一態様において、欠陥や格子歪みなどの規則性の乱れを除外するものではない。
開示する発明の一態様では、結晶性が低い半導体層（又は水素濃度が高い半導体層）を形成し、これを固相成長させることで、単結晶半導体層を厚膜化している。これにより、気相成長のみにより単結晶半導体層を形成する場合と比較して、成膜速度を高めることが可能であり、半導体基板の生産性が向上する。また、本発明では、単結晶半導体基板を薄片化して形成した単結晶半導体層上に結晶性半導体層（バッファー層と呼んでも良い）を形成した後、結晶性が低い半導体層（例えば非晶質半導体層など）を形成している。これにより、固相成長の際の加熱処理などにおける半導体層の剥離を防止することができる。つまり、十分な厚さを有する単結晶半導体層を歩留まり良く形成することができる。
また、開示する発明の一態様では、単結晶半導体基板から単結晶半導体層を厚く分離する必要がないため、イオン照射の際の加速電圧に起因する諸問題を解消することができる。また、単結晶半導体層を分離した後の単結晶半導体基板は繰り返し利用することができるため、半導体基板の製造コストを抑えることができる。
このように、開示する発明の一態様によって、優れた特性を有する半導体基板を生産性良く提供することができる。
半導体基板の作製工程を示す図である。 半導体基板の作製工程を示す図である。 半導体基板の作製工程を示す図である。 半導体基板の作製工程を示す図である。 実施例における観察結果を示す図である。
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体基板の作製方法の一例について、図１乃至図３を参照して説明する。
はじめに、支持基板１００を用意する（図１（Ａ）参照）。支持基板１００には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上７００℃以下）であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
なお、支持基板１００としては、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、珪素などの半導体でなる基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。
本実施の形態においては示さないが、支持基板１００の表面に絶縁層を形成しても良い。該絶縁層を設けることにより、支持基板１００に不純物（アルカリ金属やアルカリ土類金属など）が含まれている場合には、当該不純物が半導体層へ拡散することを防止できる。絶縁層は単層構造でも良いし積層構造でも良い。絶縁層を構成する材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを挙げることができる。
ここで、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
次に、単結晶半導体基板１１０を用意する。単結晶半導体基板１１０としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第４属元素でなる半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる基板を用いてもよい。本実施の形態においては、単結晶半導体基板１１０として、単結晶シリコン基板を用いることとする。単結晶半導体基板１１０のサイズに制限は無いが、例えば、８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といった円形の半導体基板を、矩形に加工して用いることができる。
上記の単結晶半導体基板１１０に対して各種処理を施して、損傷領域１１４、絶縁層１１６を形成する（図１（Ｂ）参照）。各種処理の詳細については図３を用いて後に説明する。なお、損傷領域１１４はイオンが導入された領域であり、該領域において単結晶半導体基板１１０を分離することが可能になる。このため、損傷領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定されることになる。本発明においては、損傷領域１１４を単結晶半導体基板１１０の表面から５０ｎｍ以上３００ｎｍ以下の深さに形成する。
また、絶縁層１１６は、貼り合わせに係る層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１１６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を用いることができる。
その後、上記の支持基板１００と単結晶半導体基板１１０とを貼り合わせる（図１（Ｃ）参照）。具体的には、支持基板１００及び絶縁層１１６の表面を超音波洗浄などの方法で洗浄した後、支持基板１００の表面と絶縁層１１６の表面とが接触するように配置する。そして、支持基板１００の表面と絶縁層１１６の表面とが貼り合わせられるように、加圧処理を施す。貼り合わせのメカニズムとしては、ファン・デル・ワールス力が関わるメカニズムや、水素結合が関わるメカニズムなどが考えられる。
なお、上記の貼り合わせを行う前に、支持基板１００又は絶縁層１１６の表面を酸素プラズマ処理又はオゾン処理して、その表面を親水性にしても良い。この処理によって、支持基板１００又は絶縁層１１６の表面に水酸基が付加されるため、貼り合わせに係る界面に水素結合を形成することができる。
次に、貼り合わせられた支持基板１００及び単結晶半導体基板１１０に対して加熱処理を施して、貼り合わせを強化する。この際の加熱温度は、損傷領域１１４における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とすることができる。加熱処理時間については特に限定されず、処理速度と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。本実施の形態においては、２００℃、２時間の加熱処理を施すこととする。ここで、貼り合わせに係る領域にマイクロ波を照射して、貼り合わせに係る領域のみを局所的に加熱することも可能である。なお、貼り合わせ強度に問題がない場合は、上記加熱処理を省略しても良い。
次に、単結晶半導体基板１１０を、損傷領域１１４にて、第１の単結晶半導体層１２０と単結晶半導体基板１３０とに分離する（図１（Ｄ）参照）。単結晶半導体基板１１０の分離は、加熱処理により行う。該加熱処理の温度は、支持基板１００の耐熱温度を目安にすることができる。例えば、支持基板１００としてガラス基板を用いる場合には、加熱温度は４００℃以上６５０℃以下とすることが好ましい。なお、上記加熱温度の上限は、支持基板１００の耐熱性に応じて適宜設定することが可能である。例えば、支持基板１００が７５０℃までの熱処理に耐えるのであれば、７５０℃以下の温度で加熱処理を行えばよい。本実施の形態においては、６００℃、２時間の加熱処理を施すこととする。
上述のような加熱処理を行うことにより、損傷領域１１４に形成された微小な空孔の体積変化が生じ、損傷領域１１４に亀裂が生ずる。その結果、損傷領域１１４において単結晶半導体基板１１０が分離する。絶縁層１１６は支持基板１００と貼り合わせられているので、支持基板１００上には単結晶半導体基板１１０から分離された第１の単結晶半導体層１２０が残存することになる。また、この加熱処理で、支持基板１００と絶縁層１１６の貼り合わせに係る界面が加熱されるため、当該界面に共有結合が形成され、支持基板１００と絶縁層１１６の結合力が一層向上する。なお、分離後の単結晶半導体基板１３０は、再生処理を行った後、再利用することができる。再生処理後の単結晶半導体基板１３０は、単結晶半導体層を得るための基板として用いてもよいし、その他の用途に用いても良い。単結晶半導体層を得るための基板として用いる場合には、１枚の単結晶半導体基板から複数の半導体基板を作製することができることになる。
上述のようにして形成された半導体基板において、第１の単結晶半導体層１２０の表面には、分離工程やイオン照射工程による欠陥が存在し、また、その平坦性は損なわれている。そこで、第１の単結晶半導体層１２０の欠陥修復処理又は表面平坦化処理を行っても良い。なお、以下に示す欠陥修復処理又は表面平坦化処理は必須の工程ではない。
欠陥修復処理や、表面平坦化処理としては、例えば、レーザ光照射を用いることができる。レーザ光を第１の単結晶半導体層１２０の上方から照射することで、第１の単結晶半導体層１２０上部が溶融し、その後、冷却、固化することで、欠陥が修復され、また、表面の平坦性が向上する。レーザ光の照射の際には、支持基板の耐熱温度の範囲内での加熱処理を伴うようにしても良い。支持基板を加熱することにより、欠陥の低減を効果的に進めることができる。
なお、上記レーザ光の照射による第１の単結晶半導体層１２０の溶融は、部分溶融とする。完全溶融とする場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高まるためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、第１の単結晶半導体層１２０が下部界面付近まで溶融されて、液相となることをいう。他方、部分溶融とは、この場合、第１の単結晶半導体層１２０の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
上記レーザ光の照射には、パルス発振レーザ光（パルスレーザ光）を用いることが好ましい。高エネルギーのパルスレーザ光を用いることで、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルスレーザ光の発振器としては、Ａｒレーザ、Ｋｒレーザ、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザ、金蒸気レーザ等を用いることができる。なお、部分溶融させるためにはパルスレーザ光を用いることが好ましいが、本発明はこれに限定して解釈されるものではない。すなわち、連続発振レーザ光（ＣＷレーザ光）の使用を除外するものではない。なお、ＣＷレーザ光の発振器としては、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザ等がある。
レーザ光の波長は、第１の単結晶半導体層１２０に吸収される波長とする必要がある。その波長は、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザ光のエネルギー密度は、レーザ光の波長、レーザ光の表皮深さ、第１の単結晶半導体層１２０の膜厚などを考慮して決定することができる。レーザ光のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすればよい。なお、上記エネルギー密度の範囲は、第１の単結晶半導体層１２０の膜厚を２００ｎｍ程度とし、パルスレーザ光の発振器としてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。
レーザ光の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザ光を照射するには、気密性のあるチャンバー内でレーザ光を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザ光の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
なお、窒素などの不活性雰囲気でレーザ光の照射を行う方が、大気雰囲気で行うよりも第１の単結晶半導体層１２０の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気の方がクラックやリッジの発生を抑える効果が高く、レーザ光の使用可能なエネルギー密度の範囲が広くなる。なお、レーザ光の照射は、真空中で行ってもよい。真空中でレーザ光を照射した場合には、不活性雰囲気における照射と同様の効果を得ることができる。
なお、本実施の形態においては、レーザ光の照射により欠陥の回復、表面の平坦化等を行う例について説明しているが、開示する発明の一態様はこれに限定されない。例えば、第１の単結晶半導体層１２０の表面をエッチング処理して欠陥を除去し、平坦性を向上させても良い。エッチング処理以外にも、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの研磨処理を適用することができる。
以上により、単結晶半導体基板１１０から分離して形成された第１の単結晶半導体層１２０を有する半導体基板を作製することができる。なお、以下の説明においては、上記の欠陥修復処理又は表面平坦化処理を施していない半導体基板を用いる場合について説明する（図１（Ｅ）参照）。
次に、第１の単結晶半導体層１２０上に第１の半導体層１２２Ａをエピタキシャル成長（気相成長、気相エピタキシャル成長）させる（図２（Ａ）参照）。すなわち、第１の半導体層１２２Ａは、第１の単結晶半導体層１２０の結晶性の影響を受けた半導体層である。ここで、第１の半導体層１２２Ａは、第１の単結晶半導体層１２０に合わせて材料を選択し、形成すればよい。第１の半導体層１２２Ａとしてシリコン層を形成する場合には、例えば、シラン系ガス（代表的にはシラン）と水素ガスとの混合ガスを原料として、プラズマＣＶＤ法により形成することができる。また、第１の半導体層１２２Ａは、５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下程度の厚さとなるように形成する。
上記原料ガスは、シラン系ガスに対する水素ガスの流量比を５０倍以上（好ましくは１００倍以上）とする混合ガスである。例えば、シラン（ＳｉＨ４）を４ｓｃｃｍ、水素を４００ｓｃｃｍで混合させて用いれば良い。水素ガスの流量を高めることにより、結晶性の高い半導体層を形成することができる。これにより、半導体層中の水素含有量を低減することができる。
なお、シラン系ガスとしては、上記のシランを用いることに限定されず、ジシラン（Ｓｉ２Ｈ６）その他を用いても良い。また、上記の原料ガスには、希ガスを添加してもよい。
プラズマＣＶＤ法を用いて第１の半導体層１２２Ａを形成する際のその他の条件は、周波数が１０ＭＨｚ乃至２００ＭＨｚ、電力が５Ｗ以上５０Ｗ以下、チャンバー内圧力が１０Ｐａ以上１０３Ｐａ以下、電極間隔（平行平板型の場合）が１５ｍｍ以上３０ｍｍ以下、支持基板１００の温度が２００℃以上４００℃以下であり、代表的には、それぞれ、６０ＭＨｚ、１５Ｗ、１００Ｐａ、２０ｍｍ、２８０℃である。なお、上記の成膜条件は一例に過ぎず、開示する発明の一態様はこれに限定して解釈されるものではない。ここで重要な点は、第１の半導体層１２２Ａとして結晶性の高い半導体層（又は水素濃度が低い半導体層、水素含有量が小さい半導体層）を形成することであるから、この目的を達成することができれば、どのような形成方法で第１の半導体層１２２Ａを形成しても構わない。
なお、第１の半導体層１２２Ａのエピタキシャル成長を行う前に、第１の単結晶半導体層１２０表面に形成されている自然酸化層などは除去しておくことが好ましい。これは、第１の単結晶半導体層１２０の表面に酸化層が存在する場合には、第１の単結晶半導体層１２０の結晶性を受けたエピタキシャル成長を進行させることができず、第１の半導体層１２２Ａの結晶性が低下してしまうためである。ここで、上記の酸化層の除去は、フッ酸系の溶液などを用いて行うことができる。
次に、第１の半導体層１２２Ａ上に第２の半導体層１２２Ｂを形成する（図２（Ｂ）参照）。ここで、第２の半導体層１２２Ｂは、第１の半導体層１２２Ａに合わせて材料を選択し、形成する。また、第２の半導体層１２２Ｂは、２００ｎｍ以上（好ましくは４００ｎｍ以上）の厚さとなるように形成する。この場合においても、第１の半導体層１２２Ａ表面に形成されている酸化層は除去しておくことが好ましい。
第２の半導体層１２２Ｂは、第１の半導体層１２２Ａと比較して結晶性が低い半導体層とする。または、第２の半導体層１２２Ｂは、第１の半導体層１２２Ａと比較して水素濃度が高い半導体層（水素含有量が大きい半導体層）とする。このような第２の半導体層１２２Ｂとしては、例えば、非晶質半導体層を形成すればよい。
第２の半導体層１２２Ｂの形成方法は任意であるが、少なくとも第１の半導体層１２２Ａより成膜速度が高い条件で形成することが好ましい。例えば、シラン系ガス（代表的にはシラン）と水素ガスとの混合ガスを原料として、プラズマＣＶＤ法により第２の半導体層１２２Ｂを形成する場合には、シラン系ガスに対する水素ガスの流量比を２倍以上２０倍以下（好ましくは５倍以上１５倍以下）とすればよい。また、周波数を１０ＭＨｚ乃至２００ＭＨｚ、電力を５Ｗ以上５０Ｗ以下、チャンバー内圧力を１０Ｐａ以上１０３Ｐａ以下、電極間隔（平行平板型の場合）を１５ｍｍ以上３０ｍｍ以下、支持基板１００の温度を２００℃以上４００℃以下とすると良い。代表的には、シラン（ＳｉＨ４）の流量を２５ｓｃｃｍ、水素の流量を１５０ｓｃｃｍ、周波数を２７ＭＨｚ、電力を３０Ｗ、圧力を６６．６Ｐａ、電極間隔を２５ｍｍ、基板温度を２８０℃とする。なお、上記の成膜条件は一例に過ぎず、開示する発明の一態様はこれに限定して解釈されるものではない。ここで重要な点は、第２の半導体層１２２Ｂとして結晶性は低くとも（又は水素濃度が高くとも）成膜速度の高い半導体層を形成することであるから、この目的を達成することができれば、どのような形成方法で第２の半導体層１２２Ｂを形成しても構わない。
その後、熱処理を行い、固相エピタキシャル成長による第２の単結晶半導体層１２４を形成する（図２（Ｃ）参照）。なお、第１の半導体層１２２Ａは第２の単結晶半導体層１２４の下層領域１２４Ａに対応し、第２の半導体層１２２Ｂは第２の単結晶半導体層１２４の上層領域１２４Ｂに対応する。
上記の熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、炉（ファーネス）、ミリ波加熱装置などの熱処理装置を用いて行うことができる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。レーザビームの照射や、熱プラズマジェットの照射を行っても良い。
一般的に、炉は外熱式であり、チャンバー内と被処理物は熱的に平衡状態となる。一方、ＲＴＡは、被処理物に直接エネルギーを与えることで瞬間的な加熱（急速加熱）を行うものであり、チャンバー内と被処理物は熱的に非平衡状態である。ＲＴＡ装置としては、ランプ加熱式のＲＴＡ（ＬＲＴＡ；Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、加熱された気体を用いるガス加熱式のＲＴＡ（ＧＲＴＡ；Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、又はランプ加熱式とガス加熱式の両方を備えたＲＴＡ装置等が挙げられる。
ＲＴＡ装置を用いる場合には、処理温度５００℃以上７５０℃以下、処理時間０．５分以上１０分以下とすることが好ましい。炉を用いる場合は、処理温度５００℃以上６５０℃以下、処理時間１時間以上４時間以下とすることが好ましい。もちろん、支持基板１００の耐熱温度が許せばこの限りではない。
以上により、第１の単結晶半導体層１２０と第２の単結晶半導体層１２４の積層構造が形成される。ここで、第２の単結晶半導体層１２４を厚く（例えば、５００ｎｍ以上）形成するために、気相成長法のみを用いることは、成膜速度の点から好ましくない。一方で、成膜速度の問題を解決するため固相成長法のみを用いて第２の単結晶半導体層１２４を形成する場合には、熱処理に起因する半導体層の剥離の問題が生じることになる。これは、成膜直後の半導体層（例えば、非晶質半導体層）が多量の水素を含有することに起因するものと考えられる。
本実施の形態では、気相成長により第１の半導体層１２２Ａ（結晶性が高い半導体層、水素濃度が低い半導体層、または成膜速度が低い製法による半導体層）を薄く形成した後、第２の半導体層１２２Ｂ（結晶性が低い半導体層、水素濃度が高い半導体層、または成膜速度が高い製法による半導体層）を厚く形成し、その後、固相成長を行うことで第２の単結晶半導体層１２４を形成している。これにより、成膜速度を確保しつつ、半導体層の剥離の問題を解消することができる。つまり、生産性良く、且つ、歩留まり良く、所定の厚さを有する単結晶半導体層を形成することができる。
このように、単結晶半導体層上に結晶性の高い半導体層と結晶性の低い半導体層の積層構造を形成し、その後固相成長させることで剥離の問題が低減されるのは、隣接する層同士の結晶性の差が小さくなることで、界面における原子同士の結合が強化され、密着性が高まることによると考えられる。
なお、本実施の形態においては、単結晶半導体層（第１の単結晶半導体層１２０）と結晶性が低い半導体層（第２の半導体層１２２Ｂ）との間に結晶性が高い半導体層（第１の半導体層１２２Ａ）を一層形成しているが、上述の理由を考えた場合、本発明をこれに限定して解釈する必要はない。つまり、単結晶半導体層と結晶性が低い半導体層との間に、結晶性が異なる半導体層を複数設ける構成としても良い。例えば、単結晶半導体層上に、結晶性が高い半導体層を形成し、その上に結晶性がやや高い半導体層を形成し、その上に結晶性が低い半導体層を形成する。このような構成とすることで、密着性をより向上させることが可能である。
また、界面における密着力という観点からは、上記積層構造は、できるだけ大気などに触れないように形成することが好ましい。例えば、第１の半導体層１２２Ａと第２の半導体層１２２Ｂを同一のチャンバー内で連続的に成膜しても良い。
以上により、厚膜化された単結晶半導体層を有する半導体基板を作製することができる。なお、本実施の形態においては第１の単結晶半導体層１２０の表面に平坦化処理を施していないため、第２の単結晶半導体層１２４の表面は、第１の単結晶半導体層１２０の表面の影響を強く受けたものとなっている。このため、必要がある場合には、第２の単結晶半導体層１２４の表面を平坦化しても良い。
また、本実施の形態では、支持基板１００上に絶縁層１１６を介して第１の単結晶半導体層１２０及び第２の単結晶半導体層１２４を形成する方法について説明しているが、本発明はこれに限定して解釈されるものではない。例えば、第１の単結晶半導体層１２０の下部に各種の機能を持たせた層（以下、機能層と呼ぶ）を設けても良い。例えば、導電性材料を含む層や、不純物元素を含有する層（不純物元素を含有する半導体層）などを機能層として形成することができる。
次に、図３を用いて、本実施の形態において用いる単結晶半導体基板１１０の加工方法について説明する。
まず、単結晶半導体基板１１０を用意する（図３（Ａ）参照）。単結晶半導体基板１１０の詳細については、図１の説明部分を参照することができるため、ここでは省略する。
単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０の表面に絶縁層１１２を形成する。絶縁層１１２を設けない構成とすることもできるが、後のイオン照射の際の単結晶半導体基板１１０の汚染及び表面の損傷を防ぐためには、絶縁層１１２を設けることが好ましい。絶縁層１１２の厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。
絶縁層１１２を構成する材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを挙げることができる。絶縁層１１２の形成方法としては、ＣＶＤ法、スパッタ法、単結晶半導体基板１１０の酸化（又は窒化）による方法などがある。
次に、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１４０を単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１４を形成する（図３（Ｂ）参照）。損傷領域１１４が形成される領域の深さは、イオンビーム１４０の加速エネルギーとイオンビーム１４０の入射角によって制御することができる。なお、損傷領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。
上述の損傷領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定される。損傷領域１１４が形成される深さは、単結晶半導体基板１１０の表面から５００ｎｍ以下であり、好ましくは４００ｎｍ以下であり、より好ましくは５０ｎｍ以上３００ｎｍ以下である。損傷領域１１４を浅く形成することで、分離後の単結晶半導体基板が厚く残存するため、単結晶半導体基板の繰り返し利用回数を増加させることができる。ただし、損傷領域１１４を浅く形成する場合には、加速電圧を低くすることになるため、生産性などについての考慮が必要となる。
上記イオンの照射は、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオン注入装置では、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離機構を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
イオンドーピング装置を用いる場合のイオンの照射工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
イオンドーピング装置を用いる場合、イオン照射工程のソースガスには水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋、Ｈ２ ＋、Ｈ３ ＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３ ＋を多く照射することが好ましい。具体的には、例えば、イオンビーム１４０に、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３ ＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３ ＋の割合を高めておくことで、損傷領域１１４に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、損傷領域１１４における分離が容易になる。また、Ｈ３ ＋イオンを多く用いることで、Ｈ＋、Ｈ２ ＋を用いる場合よりもイオンの照射効率が向上する。つまり、イオン照射にかかる時間を短縮することができる。なお、ここではＨ３ ＋を多く用いる場合について説明しているが、Ｈ＋やＨ２ ＋の割合を高めて用いても問題はない。
イオン注入装置を用いる場合には、質量分離により、Ｈ３ ＋イオンが注入されるようにすることが好ましい。もちろん、Ｈ＋やＨ２ ＋を注入してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して注入するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビーム１４０を作り出すことができる。このようなイオンビーム１４０を用いることで、損傷領域１１４を効率よく形成することができる。
また、複数回の照射工程を行うことで、損傷領域１１４を形成することもできる。この場合、イオン照射工程毎にソースガスを異ならせても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオン照射を行い、次に、水素ガスを含むガスを用いてイオン照射を行うこともできる。
上記の損傷領域１１４を形成した後、絶縁層１１２を除去し、絶縁層１１６を形成する（図３（Ｃ）参照）。絶縁層１１６は、貼り合わせに係る層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１１６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化シリコン層を用いることができる。また、窒化シリコン層を用いても良い。
ここで、絶縁層１１２を除去するのは、上記イオンの照射によって絶縁層１１２が損傷する可能性が高いためである。したがって、イオンの照射による絶縁層１１２の損傷が問題とならない場合には、絶縁層１１２上に絶縁層１１６を形成しても良い。又は、絶縁層１１２を絶縁層１１６として用いることもできる。
以上により、図１（Ｂ）に示される半導体基板が得られる。
（実施の形態２）
本実施の形態では、第１の単結晶半導体層の下部に、電極（又は配線）として機能する導電層を設ける場合について図４を参照して説明する。なお、実施の形態１と重複する部分についての詳細は省略する。
まず、単結晶半導体基板１１０を用意する（図４（Ａ）参照）。単結晶半導体基板１１０の詳細については、実施の形態１を参照することができるため、ここでは省略する。
単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０の表面に絶縁層１１２を形成する。絶縁層１１２の詳細についても実施の形態１と同様である。
次に、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１４０を単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１４を形成する（図４（Ｂ）参照）。詳細については実施の形態１を参照すればよい。
上記の損傷領域１１４を形成した後、絶縁層１１２を除去し、導電層１１８を形成する（図４（Ｃ）参照）。導電層１１８は、後の工程における熱処理に耐え得るものとする必要がある。このため、導電層１１８は、高融点金属材料を用いて形成することが好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、前述の金属材料と、金属材料の窒化物との積層構造としても良い。例えば、窒化チタン層とチタン層の積層構造、窒化タンタル層とタンタル層の積層構造、窒化タングステン層とタングステン層の積層構造などを用いることができる。なお、導電層１１８は、蒸着法やスパッタリング法を用いて形成することができる。また、電極（又は配線）として用いる場合には、その厚さを１００ｎｍ以上とすることが好ましい。
次に、導電層１１８上に絶縁層１１６を形成する（図４（Ｄ）参照）。絶縁層１１６は、貼り合わせに係る層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１１６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化シリコン層を用いることができる。また、窒化シリコン層を用いても良い。
絶縁層１１６を形成した後の工程については、実施の形態１と同様である（図１及び図２参照）。
なお、図４においては、単結晶半導体基板１１０上に絶縁層１１２を形成した後、イオンを照射して損傷領域１１４を形成し、その後、絶縁層１１２を除去して、導電層１１８及び絶縁層１１６を形成する場合について説明しているが、本発明はこれに限定されない。
例えば、単結晶半導体基板の表面上に導電層を形成し、該導電層の表面にイオンを照射して単結晶半導体基板の所定の深さの領域に損傷領域を形成した後、導電層上に絶縁層を形成することもできる。このように、イオン照射の前に導電層を形成することで、導電層を保護層として機能させることが可能であり、絶縁層１１２を別途設ける必要がなく、工程の短縮につながる。
以上により、単結晶半導体層の下部に電極（又は配線）として機能する導電層を有する半導体基板を提供することができる。なお、上記の導電層は、電極（又は配線）として機能させることに限定されない。例えば、その遮光機能を利用して、遮光層として用いても良い。また、上記導電層の形成と同様の方法で、不純物元素を含有する半導体層を形成しても良い。本実施の形態は、実施の形態１と組み合わせて用いることができる。
本実施例では、開示する発明の一態様である方法を用いてガラス基板上に形成された単結晶シリコン層の特性について、図５を用いて説明する。
まず、上記実施の形態において説明した方法を用いて、ガラス基板上に単結晶シリコン層を形成する。本実施例では、厚さ０．７ｍｍのガラス基板上に、厚さ５０ｎｍの酸化シリコン層と、厚さ５０ｎｍの窒化酸化シリコン層と、厚さ１２０ｎｍの単結晶シリコン層からなる積層構造を形成した。そして、その後、上記単結晶シリコン層上に、結晶性が高いシリコン層と、結晶性が低いシリコン層を順に形成した。
結晶性が高いシリコン層の作製条件は、以下の通りである。
・成膜法：プラズマＣＶＤ
・原料ガス：シラン（４ｓｃｃｍ）＋水素（４００ｓｃｃｍ）
・電力（周波数）：１５Ｗ（６０ＭＨｚ）
・圧力：１００Ｐａ
・電極間隔：２０ｍｍ
・ガラス基板温度：２８０℃
・膜厚：２０ｎｍ
また、結晶性が低いシリコン層の作製条件は、以下の通りである。
・成膜法：プラズマＣＶＤ
・原料ガス：シラン（２５ｓｃｃｍ）＋水素（１５０ｓｃｃｍ）
・電力（周波数）：３０Ｗ（２７ＭＨｚ）
・圧力：６６．６Ｐａ
・電極間隔：２５ｍｍ
・ガラス基板温度：２８０℃
・膜厚：４８０ｎｍ
上記結晶性が低いシリコン層を作製した段階で、半導体層の特性を観察した。具体的には、顕微鏡による半導体層の表面観察、ラマンスペクトル観察、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ ＢａｃｋＳｃａｔｔｅｒｉｎｇ Ｐａｔｔｅｒｎ）観察を行った。
その後、固相成長（固相エピタキシャル成長）により、結晶性が高いシリコン層と結晶性が低いシリコン層を単結晶化した。具体的には、ガス加熱式のＲＴＡ（ＧＲＴＡ；Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いて、６５０℃、６分の熱処理を行った。なお、本実施例で形成した結晶性が高いシリコン層は、極めて単結晶シリコンに近い性質を有しているため、上記の加熱処理によって結晶性が大きく変化することはない。もちろん、結晶性が高いシリコン層が単結晶シリコンに近い性質を有しない場合には、固相成長により単結晶化されることになる。また、この段階では、上記シリコン層の剥離は発生しなかった。上記の熱処理後、再度、表面観察、ラマンスペクトル観察、ＥＢＳＰ観察を行った。
図５に上記観察結果をまとめて示す。左列は熱処理前の観察結果であり、右列は熱処理後の観察結果である。これらの比較から、加熱処理の前後において、シリコン層の特性が大きく変化していることが分かる。例えば、加熱処理後のラマンスペクトルのピーク波数は５１９．１ｃｍ−１であり、また、そのピークが急峻である（半値全幅で５．３３ｃｍ−１）。さらに、ＥＢＳＰ観察より、結晶の配列が十分に整っており、実質的に単結晶化していることが分かる。
以上の観察結果から、本発明において示した方法を用いることで、優れた特性の半導体基板を提供できると言える。
（比較例）
比較のため、単結晶シリコン層に結晶性が低いシリコン層を直接形成して加熱処理を行った。なお、本比較例では、結晶性が高いシリコン層と結晶性が低いシリコン層の積層構造に代えて、結晶性が低いシリコン層（膜厚：５００ｎｍ）を用いているが、それ以外の条件については、実施例１と同じ条件を採用した。
加熱処理の結果、本比較例において、結晶性が低いシリコン層の剥離が発生した。これは、単結晶シリコン層と、結晶性が低いシリコン層との密着性が低いためと考えられる。本比較例によって、開示する発明の一態様である作製方法の有効性が確認できる。
１００ 支持基板
１１０ 単結晶半導体基板
１１２ 絶縁層
１１４ 損傷領域
１１６ 絶縁層
１１８ 導電層
１２０ 単結晶半導体層
１２２Ａ 半導体層
１２２Ｂ 半導体層
１２４ 単結晶半導体層
１２４Ａ 下層領域
１２４Ｂ 上層領域
１３０ 単結晶半導体基板
１４０ イオンビーム

Claims (6)

  1. 単結晶半導体基板にイオンを照射して前記単結晶半導体基板中に損傷領域を形成し、
    前記単結晶半導体基板上に絶縁層を形成し、
    前記絶縁層と支持基板を密着させて前記単結晶半導体基板と前記支持基板を貼り合わせ、
    前記損傷領域において前記単結晶半導体基板を分離させることにより、前記支持基板上に第１の単結晶半導体層を形成し、
    前記第１の単結晶半導体層上に、結晶性を有する第１の半導体層を形成し、
    前記第１の半導体層上に、前記第１の半導体層とは異なる条件により前記第１の半導体層に比較して低い結晶性を有する第２の半導体層を形成し、
    熱処理により前記第１の半導体層及び前記第２の半導体層の結晶性を向上させて、第２の単結晶半導体層を形成することを特徴とする半導体基板の作製方法。
  2. 単結晶半導体基板にイオンを照射して前記単結晶半導体基板中に損傷領域を形成し、
    支持基板上に絶縁層を形成し、
    前記単結晶半導体基板と前記絶縁層を密着させて前記単結晶半導体基板と前記支持基板を貼り合わせ、
    前記損傷領域において前記単結晶半導体基板を分離させることにより、前記支持基板上に第１の単結晶半導体層を形成し、
    前記第１の単結晶半導体層上に、結晶性を有する第１の半導体層を形成し、
    前記第１の半導体層上に、前記第１の半導体層とは異なる条件により前記第１の半導体層に比較して低い結晶性を有する第２の半導体層を形成し、
    熱処理により前記第１の半導体層及び前記第２の半導体層の結晶性を向上させて、第２の単結晶半導体層を形成することを特徴とする半導体基板の作製方法。
  3. 請求項１または請求項２において、
    前記イオンとして、水素を含む原料ガスにより生成されるイオンを用いることを特徴とする半導体基板の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記第１の半導体層に比較して水素濃度が高くなるように前記第２の半導体層を形成することを特徴とする半導体基板の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記第１の半導体層を、その厚さが１０ｎｍ以上５０ｎｍ以下となるように形成し、
    前記第２の半導体層を、その厚さが３００ｎｍ以上となるように形成することを特徴とする半導体基板の作製方法。
  6. 請求項１乃至５のいずれか一において、
    前記第１の半導体層を、シラン系ガスに対する水素ガスの流量比を５０倍以上とするプラズマ化学気相成長法により形成することを特徴とする半導体基板の作製方法。
JP2009100931A 2008-04-24 2009-04-17 半導体基板の作製方法 Expired - Fee Related JP5496540B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009100931A JP5496540B2 (ja) 2008-04-24 2009-04-17 半導体基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008113320 2008-04-24
JP2008113320 2008-04-24
JP2009100931A JP5496540B2 (ja) 2008-04-24 2009-04-17 半導体基板の作製方法

Publications (3)

Publication Number Publication Date
JP2009283922A JP2009283922A (ja) 2009-12-03
JP2009283922A5 JP2009283922A5 (ja) 2012-03-08
JP5496540B2 true JP5496540B2 (ja) 2014-05-21

Family

ID=41215417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100931A Expired - Fee Related JP5496540B2 (ja) 2008-04-24 2009-04-17 半導体基板の作製方法

Country Status (2)

Country Link
US (1) US8349702B2 (ja)
JP (1) JP5496540B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5755931B2 (ja) 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
JP5819614B2 (ja) * 2011-02-02 2015-11-24 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JPWO2012111616A1 (ja) * 2011-02-15 2014-07-07 住友電気工業株式会社 保護膜付複合基板、および半導体デバイスの製造方法
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
US9444019B1 (en) * 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
FR3091619B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de guérison avant transfert d’une couche semi-conductrice

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202417A (ja) * 1985-03-06 1986-09-08 Oki Electric Ind Co Ltd シリコンエピタキシヤル層の形成方法
JPS6248014A (ja) * 1985-08-28 1987-03-02 Sony Corp 半導体層の固相成長方法
JPH02100315A (ja) * 1988-10-07 1990-04-12 Fuji Electric Co Ltd 結晶質シリコン膜の生成方法
JPH03101121A (ja) * 1989-09-13 1991-04-25 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH1174209A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH11121310A (ja) 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JPH1140786A (ja) 1997-07-18 1999-02-12 Denso Corp 半導体基板及びその製造方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4951202B2 (ja) * 2002-05-07 2012-06-13 エーエスエム アメリカ インコーポレイテッド シリコンオンインシュレータ構造の製造方法
JP2004103855A (ja) 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
DE60336543D1 (de) * 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
JP4554180B2 (ja) 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
WO2007118121A2 (en) 2006-04-05 2007-10-18 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
FR2917232B1 (fr) 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
US7947523B2 (en) 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device

Also Published As

Publication number Publication date
US8349702B2 (en) 2013-01-08
JP2009283922A (ja) 2009-12-03
US20090269906A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
JP5110772B2 (ja) 半導体薄膜層を有する基板の製造方法
JP5389627B2 (ja) ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5420968B2 (ja) 貼り合わせウェーハの製造方法
JP5917036B2 (ja) Ｓｏｉ基板の作製方法
JP5496540B2 (ja) 半導体基板の作製方法
JP5706670B2 (ja) Ｓｏｉ基板の作製方法
US8653536B2 (en) Method for manufacturing semiconductor substrate, and semiconductor device
KR101642335B1 (ko) 반도체 기판의 제조방법
US8043937B2 (en) Method for manufacturing semiconductor substrate
JP5417399B2 (ja) 複合ウェーハの製造方法
JP5559984B2 (ja) 半導体装置の作製方法
JP5681354B2 (ja) Ｓｏｉ基板の作製方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
JP4594121B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2012160713A (ja) Ｓｏｉ基板の作製方法
JP2011077506A (ja) Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP5358159B2 (ja) 半導体薄膜層を有する基板の製造方法
JP5669439B2 (ja) 半導体基板の作製方法
JP2014195026A (ja) 複合基板
JP2024137131A (ja) 半導体基板の製造方法、半導体基板、及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R150 Certificate of patent or registration of utility model

Ref document number: 5496540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees