JPH03101121A - Soi構造の形成方法 - Google Patents

Soi構造の形成方法

Info

Publication number
JPH03101121A
JPH03101121A JP23751489A JP23751489A JPH03101121A JP H03101121 A JPH03101121 A JP H03101121A JP 23751489 A JP23751489 A JP 23751489A JP 23751489 A JP23751489 A JP 23751489A JP H03101121 A JPH03101121 A JP H03101121A
Authority
JP
Japan
Prior art keywords
film
crystal
substrate
grown
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23751489A
Other languages
English (en)
Inventor
Yoshihiro Morimoto
佳宏 森本
Shiro Nakanishi
中西 史朗
Kiyoshi Yoneda
清 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP23751489A priority Critical patent/JPH03101121A/ja
Publication of JPH03101121A publication Critical patent/JPH03101121A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、S OI (Silicon on In5
ulator)構造の形成方法に関し、特に固相成長法
によりSi膜を形成するものに関する。
(ロ)従来の技術 絶縁層(絶縁物の基板も含む)上に単結晶Si層を形成
したものは、SOI構造と称され、狭い領域で容易に素
子分離が行え、高集積化や高速化が可能なものとして知
られている。そして、従来のSi基板上に素子が作製さ
れる半導体集積回路(IC)に比べて、特性向上が図ら
れることから盛んに研究開発が行われている。
絶縁層上に単結晶Si膜を形成させるものの一つに、固
相エピタキシャル成長法があり、これは、単結晶Si基
板上に、Si基板面の一部をシードとして露出させて絶
縁膜を形成し、シードと絶縁膜上に非晶質Si(以下a
−8iと称する)膜を堆積し、600℃程度の低温でア
ニールすることで、横方向に固相成長させてa−5i膜
を単結晶化させるも・のである(例えばApplied
 Physics Letter52(20)、16 
May、1988、I)p1682=1683参照)。
(ハ)発明が解決しようとする課題 しかしながら、上述のように固相エピタキシャル成長さ
せた単結晶Si膜は、横方向の成長距離が5〜6pmと
短い上に、Si膜中には欠陥や転位が多数存在しており
、良好な膜質が得られていなかった。
また、絶縁膜上に堆積したa−5i膜にP+イオンを高
濃度に注入してから、アニール処理を行うことで、固相
エピタキシャル成長における横方向の成長距離を伸ばす
ことがされている。
しかし、やはり成長させた単結晶Si膜の膜質は、欠陥
や転位が多く良好なものではなかった。
本発明は、斯様な点に鑑みて為されたもので、固相エピ
タキシャル成長法により、半導体デバイスの作製に適し
た良好な単結晶Si膜を形成し、そしてSol構造を形
成する方法を提供するものである。
(ニ)課題を解決するための手段 本発明は、単結晶Si基台上に基台表面の一部を露出さ
せて絶縁膜を形成する工程と、基台と絶縁膜表面上にa
−5i膜を形成する工程と、アニルによりa−5i膜を
固相成長させる工程と、固相成長したSi膜を固相成長
させた温度より高い温度でアニールする工程とを備える
Sol構造の形成方法である。
(ホ)作用 固相成長させたSi膜を、固相成長させた温度より高い
温度で再度アニールすることにより、固相成長させたS
i膜中の欠陥や転位は除去され、その膜質は改善される
(へ)実施例 第1図A乃至Fは本発明一実施例の概略工程図を示す。
本実施例では、単結晶基台として単結晶Si基板を用い
ているが、絶縁基板等の基板」二に形成された単結晶S
i膜を用いてもよい。
(1)は(100)面を主面とする単結晶Si基台とし
ての単結晶Si基板で、その表面に絶縁膜として膜厚1
μm程の510m膜(2)をCVD法により形成する。
更に公知の技術であるフォトリソグラフィ技術により、
<100>方向のライン状にシードとしてのSi基板表
面が露出する開孔部(2a)を形成する(第1図A)。
次に基板をRCA法により化学的に洗浄後、図示しない
CVD装置に設置し、パックグラウンド真空度を5 X
 10−”Torrとし、開孔部(2a)における単結
晶Si膜(1)と5ift膜(2)との表面の段差を5
00λ以下にするために、基板温度97IO℃、SiH
,流量2 secm、 S iH+分圧9 mTorr
で、開孔部(2a)内の単結晶Si基板(1)上のみに
選択的に単結晶Si膜(3)をエピタキシャル成長させ
る(第1図B)。
単結晶Si膜(3)を成長させたら、引き続いて、基板
温度を550℃まで降温し、SiH,ガスを流量200
sccm、  S i r−1、分圧6mTorrでC
V I)装置の反応管内に供給して、基板上全面にa−
3i膜(4)を2500人程堆積させる(第1図C)。
次に堆積したa−8i膜(4)全体に、P原子の濃度が
均一に3 X 10”cm−”程度になるように、加速
エネルギー180keVでドーズ量7 X 10”cm
””、加速エネルギー100keVでドーズ量3 X 
10”cm−”、加速エネルギー50keVでドーズ量
2 X 10”cm−”の条件でPのイオン注入を行う
(第1図D)。
その後、N、雰囲気(大気圧)中で基板温度を600℃
に設定保持し、20時間のアニール処理を行う。このア
ニール処理によりa−8i膜(4)は、単結晶Si膜(
3)の結晶方位(即ち、単結晶Si基板(1)の結晶方
位)を継承して、固相エピタキシャル成長し、単結晶S
i膜(4′)となる(第1図E)。
尚、a−3i膜の固相成長のためのアニール温度を60
0℃より高くすると、高温化に伴い横方向の固相副長距
離は極端に短くなって、SOI構造の形成ができなくな
る。
単結晶Si膜(4°)の形成のためのアニール処理が終
わったら、基板温度を950℃にして、2時間、更にア
ニール処理を行う。その結果、単結晶Si膜(4′)の
固相エピタキシャル成長させた時点(第1図E)で、単
結晶Si膜(4′)中に多数存在していた結晶欠陥や結
晶転位の大部分が除去され、欠陥や転位の少ない単結晶
Si膜(4”)となる(第1図F)。
また、本実施例では、固相成長させるa−3i膜(4)
中にPを導入しているので、このa−3i膜(4)が長
い距離エピタキシャル成長するので、大面積のSOI構
造が得られる。
(ト)発明の効果 本発明は、以上の説明から明らかなように、a−5i膜
を固相成長させた単結晶Si膜を、固相成長におけるア
ニール温度よりも高い温度で、更にアニールすることに
より、単結晶Si膜の結晶欠陥や転位を除去することが
でき、膜質及び結晶制の良好な単結晶Si膜を得ること
ができる。そして、この単結晶Si膜からなるSOIt
li造に作製されるデバイスの特性向上に寄与できる。
【図面の簡単な説明】
第1図A乃至Fは本発明一実施例の工程説明図である。

Claims (2)

    【特許請求の範囲】
  1. (1)単結晶Si基台上に基台表面の一部を露出させて
    絶縁膜を形成する工程と、基台と絶縁膜表面上に非晶質
    Si膜を形成する工程と、アニールにより非晶質Si膜
    を固相成長させる工程と、固相成長したSi膜を固相成
    長させた温度より高い温度でアニールする工程とを備え
    ることを特徴とするSOI構造の形成方法。
  2. (2)前記非晶質Si膜は、該非晶質Si膜に不純物を
    導入した後、アニールにより固相成長させることを特徴
    とする請求項1記載のSOI構造の形成方法。
JP23751489A 1989-09-13 1989-09-13 Soi構造の形成方法 Pending JPH03101121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23751489A JPH03101121A (ja) 1989-09-13 1989-09-13 Soi構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23751489A JPH03101121A (ja) 1989-09-13 1989-09-13 Soi構造の形成方法

Publications (1)

Publication Number Publication Date
JPH03101121A true JPH03101121A (ja) 1991-04-25

Family

ID=17016453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23751489A Pending JPH03101121A (ja) 1989-09-13 1989-09-13 Soi構造の形成方法

Country Status (1)

Country Link
JP (1) JPH03101121A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283922A (ja) * 2008-04-24 2009-12-03 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283922A (ja) * 2008-04-24 2009-12-03 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法

Similar Documents

Publication Publication Date Title
US4069094A (en) Method of manufacturing apertured aluminum oxide substrates
GB2195498A (en) Silicon-on-insulator semiconductor device
JPH076950A (ja) 電子、電光および光学的な構成要素に対する構造部品を作製する方法
US7122452B2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JP3220864B2 (ja) 半導体装置の製造方法
JPH03101121A (ja) Soi構造の形成方法
JP2647927B2 (ja) 選択的エピタキシャル成長方法
JP2698147B2 (ja) Soi構造の形成方法
JPS5983998A (ja) 単結晶シリコン薄膜の製造方法
JPH02106034A (ja) Soi構造の形成方法
JPH04184918A (ja) 絶縁基体上への不純物拡散方法
JP2550968B2 (ja) 半導体薄膜の結晶化方法
JP3157280B2 (ja) 半導体装置の製造方法
EP1577932A2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JP2737152B2 (ja) Soi形成方法
JPH0513327A (ja) 単結晶シリコン膜の形成方法
JPH0396223A (ja) Soi構造の形成方法
JPH02191319A (ja) Soi構造の形成方法
JPH02302024A (ja) 固相エピタキシャル成長方法
JPH0547660A (ja) 半導体薄膜の固相成長方法
JP2727564B2 (ja) ヘテロエピタキシャル成長方法
JPS63278217A (ja) 半導体基板の製造方法
JPH04124814A (ja) Soi基板の作製方法
JPS6248015A (ja) 半導体層の固相成長方法
JPH08102532A (ja) イオン注入基板の製造方法