JP2727564B2 - ヘテロエピタキシャル成長方法 - Google Patents
ヘテロエピタキシャル成長方法Info
- Publication number
- JP2727564B2 JP2727564B2 JP63123505A JP12350588A JP2727564B2 JP 2727564 B2 JP2727564 B2 JP 2727564B2 JP 63123505 A JP63123505 A JP 63123505A JP 12350588 A JP12350588 A JP 12350588A JP 2727564 B2 JP2727564 B2 JP 2727564B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- semiconductor layer
- crystal semiconductor
- layer
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ヘテロエピタキシャル成長方法に関し、例
えば、シリコン（Si）基板上へのガリウムヒ素（GaAs）
のヘテロエピタキシャル成長に適用して最適なものであ
る。
えば、シリコン（Si）基板上へのガリウムヒ素（GaAs）
のヘテロエピタキシャル成長に適用して最適なものであ
る。
本発明のヘテロエピタキシャル成長方法は、シリコン
基板上にシリコンと異なる種類の単結晶半導体層を形成
し、上記単結晶半導体層の表面及びその近傍に所定の原
子をイオン注入した後に熱処理を行うことにより上記原
子がイオン注入された上記単結晶半導体層の表面及びそ
の近傍を再結晶化し、上記再結晶化された上記単結晶半
導体層上に上記単結晶半導体層をさらに形成するように
することによって、転位等の結晶欠陥密度が低い良質の
単結晶半導体層をシリコン基板上にヘテロエピタキシャ
ル成長させることができるようにしたものである。
基板上にシリコンと異なる種類の単結晶半導体層を形成
し、上記単結晶半導体層の表面及びその近傍に所定の原
子をイオン注入した後に熱処理を行うことにより上記原
子がイオン注入された上記単結晶半導体層の表面及びそ
の近傍を再結晶化し、上記再結晶化された上記単結晶半
導体層上に上記単結晶半導体層をさらに形成するように
することによって、転位等の結晶欠陥密度が低い良質の
単結晶半導体層をシリコン基板上にヘテロエピタキシャ
ル成長させることができるようにしたものである。
ヘテロエピタキシャル成長は、格子定数の異なる基板
を用いてエピタキシャル層を成長させる技術である。Si
基板上へのGaAs層のヘテロエピタキシャル成長はその代
表的な例である。しかしながら、GaAsの格子定数は5.65
34Åであるのに対してSiの格子定数は5.43086Åであ
り、それらの差は約４％と大きい。このため、Si基板上
にGaAsを直接成長させると、このGaAsは島状に成長し、
層状のものは得られない。従って、Si基板上に単結晶Ga
As層を直接成長させることは困難であると言ってよい。
を用いてエピタキシャル層を成長させる技術である。Si
基板上へのGaAs層のヘテロエピタキシャル成長はその代
表的な例である。しかしながら、GaAsの格子定数は5.65
34Åであるのに対してSiの格子定数は5.43086Åであ
り、それらの差は約４％と大きい。このため、Si基板上
にGaAsを直接成長させると、このGaAsは島状に成長し、
層状のものは得られない。従って、Si基板上に単結晶Ga
As層を直接成長させることは困難であると言ってよい。
応用物理、第55巻、第11号（1986）第1069頁から第10
73頁においては、上述の問題を解決することを目的とす
る二段階成長法について論じられている。この二段階成
長によれば、まずSi基板上に非晶質または多結晶の薄い
GaAs層を成長させた後、これを熱処理（アニール）する
ことにより固相成長させて単結晶化し、この単結晶化さ
れたGaAs層の上に能動層となる単結晶GaAs層を成長させ
る。
73頁においては、上述の問題を解決することを目的とす
る二段階成長法について論じられている。この二段階成
長によれば、まずSi基板上に非晶質または多結晶の薄い
GaAs層を成長させた後、これを熱処理（アニール）する
ことにより固相成長させて単結晶化し、この単結晶化さ
れたGaAs層の上に能動層となる単結晶GaAs層を成長させ
る。
しかしながら、上述の二段階成長法により成長された
GaAs層中に存在する転位等の結晶欠陥密度は108個／cm2
程度と高く、その品質は不十分である。
GaAs層中に存在する転位等の結晶欠陥密度は108個／cm2
程度と高く、その品質は不十分である。
従って本発明の目的は、転位等の結晶欠陥密度が低い
良質の単結晶半導体層をシリコン基板上にヘテロエピタ
キシャル成長させることができるヘテロエピタキシャル
成長方法を提供することにある。
良質の単結晶半導体層をシリコン基板上にヘテロエピタ
キシャル成長させることができるヘテロエピタキシャル
成長方法を提供することにある。
上記課題を解決するため、本発明のヘテロエピタキシ
ャル成長方法は、シリコン基板（１）上にシリコンと異
なる種類の単結晶半導体層（４）を形成し、単結晶半導
体層の表面及びその近傍（４）に所定の原子をイオン注
入した後に熱処理を行うことにより原子がイオン注入さ
れた単結晶半導体層の表面及びその近傍（４）を再結晶
化し、再結晶化された単結晶半導体層（４）上に単結晶
半導体層（５）をさらに形成するようにしている。
ャル成長方法は、シリコン基板（１）上にシリコンと異
なる種類の単結晶半導体層（４）を形成し、単結晶半導
体層の表面及びその近傍（４）に所定の原子をイオン注
入した後に熱処理を行うことにより原子がイオン注入さ
れた単結晶半導体層の表面及びその近傍（４）を再結晶
化し、再結晶化された単結晶半導体層（４）上に単結晶
半導体層（５）をさらに形成するようにしている。
シリコン基板上に単結晶半導体層を一旦形成し、その
上にさらに単結晶半導体層を形成する場合、上層の単結
晶半導体層中の転位等の結晶欠陥密度を低くするために
は、下層の単結晶半導体層中の貫通転位の数を減少させ
ておくことが特に重要である。上記した手段によれば、
イオン注入により単結晶半導体層の表面及びその近傍に
結晶格子が歪んだ領域を形成することができるので、こ
の結晶格子が歪んだ領域の下側の貫通転位は熱処理によ
る再結晶化時にこの歪んだ領域により主として横方向
（シリコン基板の表面と平行な方向）に曲げられ、上方
（シリコン基板の表面と垂直な方向＝成長方向）への伝
播が妨げられる。その結果、この再結晶化された単結晶
半導体層中の貫通転位の数は減少する。このため、この
貫通転位の数が少ない単結晶半導体層上にさらに単結晶
半導体層を形成することにより、より結晶欠陥密度が低
い単結晶半導体層を形成することができる。これによっ
て、結晶欠陥密度が低い良質の単結晶半導体層をシリコ
ン基板上にヘテロエピタキシャル成長させることができ
る。
上にさらに単結晶半導体層を形成する場合、上層の単結
晶半導体層中の転位等の結晶欠陥密度を低くするために
は、下層の単結晶半導体層中の貫通転位の数を減少させ
ておくことが特に重要である。上記した手段によれば、
イオン注入により単結晶半導体層の表面及びその近傍に
結晶格子が歪んだ領域を形成することができるので、こ
の結晶格子が歪んだ領域の下側の貫通転位は熱処理によ
る再結晶化時にこの歪んだ領域により主として横方向
（シリコン基板の表面と平行な方向）に曲げられ、上方
（シリコン基板の表面と垂直な方向＝成長方向）への伝
播が妨げられる。その結果、この再結晶化された単結晶
半導体層中の貫通転位の数は減少する。このため、この
貫通転位の数が少ない単結晶半導体層上にさらに単結晶
半導体層を形成することにより、より結晶欠陥密度が低
い単結晶半導体層を形成することができる。これによっ
て、結晶欠陥密度が低い良質の単結晶半導体層をシリコ
ン基板上にヘテロエピタキシャル成長させることができ
る。
以下、本発明の一実施例について図面を参照しながら
説明する。この実施例は、Si基板上へのGaAs層のヘテロ
エピタキシャル成長に本発明を適用した実施例である。
説明する。この実施例は、Si基板上へのGaAs層のヘテロ
エピタキシャル成長に本発明を適用した実施例である。
第１図Ａに示すように、まずあらかじめ表面が清浄化
されたSi基板１上に例えば有機金属化学気相成長（MOCV
D）法や分子線エピタキシー（MBE）法により例えば成長
温度410℃で例えば膜厚200Å程度の非晶質GaAs層２を形
成する。
されたSi基板１上に例えば有機金属化学気相成長（MOCV
D）法や分子線エピタキシー（MBE）法により例えば成長
温度410℃で例えば膜厚200Å程度の非晶質GaAs層２を形
成する。
次に、例えば720℃でアニールを行うことにより上記
非晶質GaAs層２を固相成長させて単結晶化する。これに
よって、第１図Ｂに示すように、単結晶GaAs層３が形成
される。このようにして二段階成長法により成長された
この単結晶GaAs層３中の転位等の結晶欠陥密度は、既に
述べたように108個／cm2程度と高い。
非晶質GaAs層２を固相成長させて単結晶化する。これに
よって、第１図Ｂに示すように、単結晶GaAs層３が形成
される。このようにして二段階成長法により成長された
この単結晶GaAs層３中の転位等の結晶欠陥密度は、既に
述べたように108個／cm2程度と高い。
次に第１図Ｃに示すように、この単結晶GaAs層３の上
にMOCVD法やMBE法により例えば750℃程度の成長温度で
単結晶GaAs層４を上記単結晶GaAs層３との合計の厚さが
例えば１μｍ程度となるまで成長させる。この単結晶Ga
As層４中の結晶欠陥密度も上記単結晶GaAs層３と同様に
108個／cm2程度である。
にMOCVD法やMBE法により例えば750℃程度の成長温度で
単結晶GaAs層４を上記単結晶GaAs層３との合計の厚さが
例えば１μｍ程度となるまで成長させる。この単結晶Ga
As層４中の結晶欠陥密度も上記単結晶GaAs層３と同様に
108個／cm2程度である。
次に、この単結晶GaAs層４に例えばホウ素（Ｂ）を例
えば加速エネルギー240keV、ドーズ量５×1015cm-2程度
の条件でイオン注入する。その結果、この単結晶GaAs層
４中にその表面から約0.3μｍ程度の深さの所にピーク
濃度（約1020cm-3）を持つガウス分布状の濃度プロファ
イルでＢで導入される（Ｂが導入された領域に点描を付
す）。単結晶GaAs層４中のこのＢが導入された領域では
結晶格子が歪んでいる。
えば加速エネルギー240keV、ドーズ量５×1015cm-2程度
の条件でイオン注入する。その結果、この単結晶GaAs層
４中にその表面から約0.3μｍ程度の深さの所にピーク
濃度（約1020cm-3）を持つガウス分布状の濃度プロファ
イルでＢで導入される（Ｂが導入された領域に点描を付
す）。単結晶GaAs層４中のこのＢが導入された領域では
結晶格子が歪んでいる。
次に、アニールを行うことにより上記単結晶GaAs層４
を固相エピタキシャル成長させて再結晶化する。その結
果、上述の結晶格子が歪んだ領域が消滅し、第１図Ｅに
示すような状態となる。この時点で、この単結晶GaAs層
４中の貫通転位の数は減少している。
を固相エピタキシャル成長させて再結晶化する。その結
果、上述の結晶格子が歪んだ領域が消滅し、第１図Ｅに
示すような状態となる。この時点で、この単結晶GaAs層
４中の貫通転位の数は減少している。
この後、この単結晶GaAs層４の上にさらにGaAsを成長
させる。これによって、第１図Ｆに示すように、目的と
する厚さの単結晶GaAs層５を得る。
させる。これによって、第１図Ｆに示すように、目的と
する厚さの単結晶GaAs層５を得る。
以上のように、本実施例によれば、二段階成長法によ
りSi基板１上に形成した単結晶GaAs層４にＢをイオン注
入することにより結晶格子が歪んだ領域を形成し、その
後アニールを行うことによりこの単結晶GaAs層４を再結
晶化しているので、この結晶格子が歪んだ領域の下側の
貫通転位はこの再結晶の過程でこの領域により主として
横方向に曲げられ、上方への伝播が妨げられる。この結
果、再結晶化後の単結晶GaAs層４中に存在する貫通転位
の数はイオン注入前のそれに比べて減少する。従って、
この貫通転位の数が少ない単結晶GaAs層４上に形成され
る単結晶GaAs層５中の転位等の結晶欠陥密度を例えば10
7個／cm2程度に低くすることができる。すなわち、本実
施例によれば、転位等の結晶欠陥密度が低い良質の単結
晶GaAs層５をSi基板１上にヘテロエピタキシャル成長さ
せることができる。
りSi基板１上に形成した単結晶GaAs層４にＢをイオン注
入することにより結晶格子が歪んだ領域を形成し、その
後アニールを行うことによりこの単結晶GaAs層４を再結
晶化しているので、この結晶格子が歪んだ領域の下側の
貫通転位はこの再結晶の過程でこの領域により主として
横方向に曲げられ、上方への伝播が妨げられる。この結
果、再結晶化後の単結晶GaAs層４中に存在する貫通転位
の数はイオン注入前のそれに比べて減少する。従って、
この貫通転位の数が少ない単結晶GaAs層４上に形成され
る単結晶GaAs層５中の転位等の結晶欠陥密度を例えば10
7個／cm2程度に低くすることができる。すなわち、本実
施例によれば、転位等の結晶欠陥密度が低い良質の単結
晶GaAs層５をSi基板１上にヘテロエピタキシャル成長さ
せることができる。
本実施例により得られる良質な単結晶GaAs層５を能動
層として用いることにより、高速半導体素子等の高性能
の半導体素子の作製が可能となる。また、この高速半導
体素子と光半導体素子とのモノリシック化により、高性
能の光電子集積回路（OEIC）の実現が可能となる。
層として用いることにより、高速半導体素子等の高性能
の半導体素子の作製が可能となる。また、この高速半導
体素子と光半導体素子とのモノリシック化により、高性
能の光電子集積回路（OEIC）の実現が可能となる。
以上、本発明の一実施例について具体的に説明した
が、本発明は上述の実施例に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
が、本発明は上述の実施例に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
例えば、結晶格子を歪ませるために単結晶GaAs層４に
イオン注入する原子としては上述の実施例で用いたＢ以
外にクリプトン（Kr）、リン（Ｐ）、ヒ素（As）、Si等
を用いることも可能である。また、非晶質GaAs層２の代
わりに多結晶のGaAs層を用いることも可能である。さら
に、単結晶GaAs層４の成長は必ずしも二段階成長法によ
り行う必要はない。
イオン注入する原子としては上述の実施例で用いたＢ以
外にクリプトン（Kr）、リン（Ｐ）、ヒ素（As）、Si等
を用いることも可能である。また、非晶質GaAs層２の代
わりに多結晶のGaAs層を用いることも可能である。さら
に、単結晶GaAs層４の成長は必ずしも二段階成長法によ
り行う必要はない。
また、上述の実施例においては、Si基板上へのGaAs層
のヘテロエピタキシャル成長に本発明を適用した場合に
ついて説明したが、本発明は、Si基板上にGaAs以外の単
結晶半導体層をヘテロエピタキシャル成長させる場合に
適用することも可能である。
のヘテロエピタキシャル成長に本発明を適用した場合に
ついて説明したが、本発明は、Si基板上にGaAs以外の単
結晶半導体層をヘテロエピタキシャル成長させる場合に
適用することも可能である。
以上述べたように、本発明によれば、特に単結晶半導
体層の表面及びその近傍に所定の原子をイオン注入した
後に熱処理を行うことにより上記原子がイオン注入され
た上記単結晶半導体層の表面及びその近傍を再結晶化し
ているので、このイオン注入により形成される結晶格子
が歪んだ領域により貫通転位の上方へ伝播が妨げられ、
その結果この単結晶半導体層中の貫通転位の数が減少す
る。このため、この単結晶半導体層上にさらに単結晶半
導体層を形成することにより、結晶欠陥密度が低い良質
の単結晶半導体層をシリコン基板上にヘテロエピタキシ
ャル成長させることができる。
体層の表面及びその近傍に所定の原子をイオン注入した
後に熱処理を行うことにより上記原子がイオン注入され
た上記単結晶半導体層の表面及びその近傍を再結晶化し
ているので、このイオン注入により形成される結晶格子
が歪んだ領域により貫通転位の上方へ伝播が妨げられ、
その結果この単結晶半導体層中の貫通転位の数が減少す
る。このため、この単結晶半導体層上にさらに単結晶半
導体層を形成することにより、結晶欠陥密度が低い良質
の単結晶半導体層をシリコン基板上にヘテロエピタキシ
ャル成長させることができる。
第１図Ａ〜第１図Ｆは本発明の一実施例によるヘテロエ
ピタキシャル成長方法を工程順に説明するための断面図
である。 図面における主要な符号の説明 1:Si基板、2:非晶質GaAs層、３、４、5:単結晶GaAs層。
ピタキシャル成長方法を工程順に説明するための断面図
である。 図面における主要な符号の説明 1:Si基板、2:非晶質GaAs層、３、４、5:単結晶GaAs層。
Claims (1)
- 【請求項１】シリコン基板上にシリコンと異なる種類の
単結晶半導体層を形成し、 上記単結晶半導体層の表面及びその近傍に所定の原子を
イオン注入した後に熱処理を行うことにより上記原子が
イオン注入された上記単結晶半導体層の表面及びその近
傍を再結晶化し、 上記再結晶化された上記単結晶半導体層上に上記単結晶
半導体層をさらに形成するようにした ことを特徴とするヘテロエピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123505A JP2727564B2 (ja) | 1988-05-20 | 1988-05-20 | ヘテロエピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123505A JP2727564B2 (ja) | 1988-05-20 | 1988-05-20 | ヘテロエピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01292814A JPH01292814A (ja) | 1989-11-27 |
| JP2727564B2 true JP2727564B2 (ja) | 1998-03-11 |
Family
ID=14862284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63123505A Expired - Fee Related JP2727564B2 (ja) | 1988-05-20 | 1988-05-20 | ヘテロエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727564B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01200613A (ja) * | 1988-02-05 | 1989-08-11 | Hitachi Ltd | ヘテロエピタキシャル膜 |
-
1988
- 1988-05-20 JP JP63123505A patent/JP2727564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01292814A (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4177084A (en) | Method for producing a low defect layer of silicon-on-sapphire wafer | |
| CA1209017A (en) | Method of producing single crystal film | |
| EP0365875B1 (en) | Capped anneal | |
| CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
| JPH10294281A (ja) | 転位低減方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| US5453153A (en) | Zone-melting recrystallization process | |
| US5363793A (en) | Method for forming crystals | |
| JP2670453B2 (ja) | 結晶の形成方法 | |
| JP2727564B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| EP0289114B1 (en) | Process for producing crystals on a light-transmissive substrate | |
| EP0455981A1 (en) | Method of forming crystals | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPS63281420A (ja) | 化合物半導体基板の製造方法 | |
| JP2737925B2 (ja) | 選択ヘテロエピタキシャル成長方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP2603351B2 (ja) | 結晶成長方法及び該方法によって得られた結晶物品 | |
| JPH0732121B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |