JPH0732121B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0732121B2 JPH0732121B2 JP59101684A JP10168484A JPH0732121B2 JP H0732121 B2 JPH0732121 B2 JP H0732121B2 JP 59101684 A JP59101684 A JP 59101684A JP 10168484 A JP10168484 A JP 10168484A JP H0732121 B2 JPH0732121 B2 JP H0732121B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- amorphous
- irradiation
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置の製造方法に係り、特に絶縁膜上に
大面積の半導体膜を形成するに好適な半導体装置の製造
方法に関する。
大面積の半導体膜を形成するに好適な半導体装置の製造
方法に関する。
情報処理の高密度化にともない、LSIの信号処理速度の
増大、集積密度の向上、及びその多機能化が強く求めら
れている。従来素子寸法を微細化することによりこれら
の要求に応えようという努力が払われてきたが、近年に
いたり、素子を三次元化する試みが開始された。すなわ
ち半導体層／絶縁物層の多層構造を形成し、この各半導
体層中に素子を組み込むという手法である。半導体素子
を形成するためには半導体層は結晶性のよいことが必要
である。このような構造の形成法としてレーザ・アニー
ル、電子線アニール、ストリップヒータ・アニール等に
よる絶縁物層上シリコンの単結晶化もしくは大粒径結晶
化がある。これらの手法は、上記アニール技術により絶
縁物層上のシリコンを一度融解させ、これが固化すると
きに単結晶成長もしくは多結晶シリコンの粒径増大が起
きることを利用している。ところが、この技術において
は、固化に際してシリコン表面にリップル（表面凹凸）
が発生する、下地基板シリコンに損傷が生じる等のいく
つかの問題がある。そこで、堆積した非晶質シリコンを
固相に保持したまま単結晶化しようという試みがある。
これが固相エピタキシーと呼ばれる技術であり、固相反
応であるために、表面リップルの問題が回避でき、同時
に、液相成長に比して低温プロセスであることから下地
基板シリコンに損傷をもたらさない等の利点がある。
増大、集積密度の向上、及びその多機能化が強く求めら
れている。従来素子寸法を微細化することによりこれら
の要求に応えようという努力が払われてきたが、近年に
いたり、素子を三次元化する試みが開始された。すなわ
ち半導体層／絶縁物層の多層構造を形成し、この各半導
体層中に素子を組み込むという手法である。半導体素子
を形成するためには半導体層は結晶性のよいことが必要
である。このような構造の形成法としてレーザ・アニー
ル、電子線アニール、ストリップヒータ・アニール等に
よる絶縁物層上シリコンの単結晶化もしくは大粒径結晶
化がある。これらの手法は、上記アニール技術により絶
縁物層上のシリコンを一度融解させ、これが固化すると
きに単結晶成長もしくは多結晶シリコンの粒径増大が起
きることを利用している。ところが、この技術において
は、固化に際してシリコン表面にリップル（表面凹凸）
が発生する、下地基板シリコンに損傷が生じる等のいく
つかの問題がある。そこで、堆積した非晶質シリコンを
固相に保持したまま単結晶化しようという試みがある。
これが固相エピタキシーと呼ばれる技術であり、固相反
応であるために、表面リップルの問題が回避でき、同時
に、液相成長に比して低温プロセスであることから下地
基板シリコンに損傷をもたらさない等の利点がある。
この手法は具体的には次のようにして行なわれる。すな
わち、まず単結晶シリコン基板の上にSiO2層を形成す
る。但しこのSiO2層には下地基板シリコンの一部が露出
しているように穴をあけておく。この上に非晶質シリコ
ンを堆積する。これを電気炉を用いてアニールすると、
堆積したシリコンと下部の単結晶シリコンとが接してい
る所（シード領域）から堆積シリコンの単結晶化が進行
する。つまり、下地基板の単結晶シリコンが結晶成長の
種結晶となるわけである。しかしながら、電気炉のアニ
ールにおいてはシード領域から遠くの場所の堆積シリコ
ンも熱処理されることになる。ところが、ここでは種結
晶がないため、堆積シリコンは多結晶となる。一度多結
晶となったシリコンを単結晶とするには高温（約950℃
以上）のアニールが必要であるから、堆積シリコンが多
結晶となる前に単結晶化を終了させることが肝要であ
る。したがって固相エピタキシャル法でSOI（Silicon O
n insulator）構造を形成するためには、多結晶化を
抑制するか、単結晶化すなわち固相エピタキシャル成
長速度を促進するか、のいずれか又は両方が必要とな
る。
わち、まず単結晶シリコン基板の上にSiO2層を形成す
る。但しこのSiO2層には下地基板シリコンの一部が露出
しているように穴をあけておく。この上に非晶質シリコ
ンを堆積する。これを電気炉を用いてアニールすると、
堆積したシリコンと下部の単結晶シリコンとが接してい
る所（シード領域）から堆積シリコンの単結晶化が進行
する。つまり、下地基板の単結晶シリコンが結晶成長の
種結晶となるわけである。しかしながら、電気炉のアニ
ールにおいてはシード領域から遠くの場所の堆積シリコ
ンも熱処理されることになる。ところが、ここでは種結
晶がないため、堆積シリコンは多結晶となる。一度多結
晶となったシリコンを単結晶とするには高温（約950℃
以上）のアニールが必要であるから、堆積シリコンが多
結晶となる前に単結晶化を終了させることが肝要であ
る。したがって固相エピタキシャル法でSOI（Silicon O
n insulator）構造を形成するためには、多結晶化を
抑制するか、単結晶化すなわち固相エピタキシャル成
長速度を促進するか、のいずれか又は両方が必要とな
る。
非晶質シリコンの中に核が発生し多結晶化するのに要す
る時間を、固相エピタキシャル成長に要する時間との比
較とをまじえて、温度の関数として第１図に示す。この
図から明らかなように、アニール温度が低温であるほ
ど、固相エピタキシャル成長に要する時間は多結晶化に
要する時間に比べて短かくなる。しかしながら、アニー
ル温度があまりに低温であると結晶成長に要する時間が
膨大となり、実用上適用が不可能である。そこで、従
来、固相エピタキシャル成長のアニール温度としては約
600℃が採用されてきた。ところで、低温領域では固相
エピタキシャル成長の方が多結晶化に比べて相対的に優
先するとはいうものの、600℃ではその差は未だ十分と
はいえない。そのため、従来の方法でSiO2上に形成でき
る単結晶シリコンの領域は極めて狭いという欠点があっ
た。
る時間を、固相エピタキシャル成長に要する時間との比
較とをまじえて、温度の関数として第１図に示す。この
図から明らかなように、アニール温度が低温であるほ
ど、固相エピタキシャル成長に要する時間は多結晶化に
要する時間に比べて短かくなる。しかしながら、アニー
ル温度があまりに低温であると結晶成長に要する時間が
膨大となり、実用上適用が不可能である。そこで、従
来、固相エピタキシャル成長のアニール温度としては約
600℃が採用されてきた。ところで、低温領域では固相
エピタキシャル成長の方が多結晶化に比べて相対的に優
先するとはいうものの、600℃ではその差は未だ十分と
はいえない。そのため、従来の方法でSiO2上に形成でき
る単結晶シリコンの領域は極めて狭いという欠点があっ
た。
本発明の目的は上記の問題を解決するために、多結晶の
核発生をおさえて、又はエピタキシャル成長層を損うこ
となく多結晶領域を非晶質化して、固相エピタキシャル
成長により面積の大きなSOI構造を形成する半導体装置
の製造方法を提供することにある。
核発生をおさえて、又はエピタキシャル成長層を損うこ
となく多結晶領域を非晶質化して、固相エピタキシャル
成長により面積の大きなSOI構造を形成する半導体装置
の製造方法を提供することにある。
本発明は適当なドーズレイトでイオン打ち込みを行なう
と多結晶半導体が非晶質化することを利用して、非晶質
半導体が多結晶化するのを防止しつつ、単結晶化するも
のである。すなわち、上記目的を達成するために、本発
明は、絶縁基板上または全面あるいは一部が絶縁膜で覆
われた半導体基板上に、多結晶半導体膜または非晶質半
導体膜を被着した後、前記多結晶半導体膜を非晶質化し
て非晶質化した部分の多結晶化を防止するか、または前
記非晶質半導体膜の多結晶化を防止する質量粒子の照射
を前記半導体膜へ行ない、その照射面積を徐々に減少し
ていくか、または固相成長とほぼ同期して照射領域の端
部を一定方向に移動し、かつ、前記照射後、または前記
照射と同時に前記基板を加熱することにより前記半導体
膜に単結晶領域を形成することを特徴とする。すなわ
ち、固相成長とほぼ同期して照射領域の端部を移動する
場合は、適当なドーズレイトでイオン打ち込みを行な
い、堆積した非晶質層の多結晶化を阻止しながら、種結
晶のある領域から徐々にこの打ち込みを停止していくわ
けである。このとき、基板をヒータ等により加熱する
か、あるいはイオン打ち込みそのものによる加熱によっ
て、固相エピタキシャル成長が進行する。固相エピタキ
シャル成長に同期してシード側からイオン打ち込みを停
止していけば、多結晶の核発生という現象に妨げられる
ことなく、固相エピタキシャル成長による大面積SOI構
造を形成することが可能となる。もちろん、線状または
その他の形に成形したイオンビームを固相エピタキシャ
ル成長に同期してシード側から操作してもよいことは言
うまでもない。また、非晶質層の多結晶化阻止と結晶成
長とを同時に行なう必要はなく、交互に行なってもよ
い。但しこの場合は、イオン打ち込みは多結晶化を阻止
するのではなく、多結晶化領域を選択的に非晶質化する
ということになる。
と多結晶半導体が非晶質化することを利用して、非晶質
半導体が多結晶化するのを防止しつつ、単結晶化するも
のである。すなわち、上記目的を達成するために、本発
明は、絶縁基板上または全面あるいは一部が絶縁膜で覆
われた半導体基板上に、多結晶半導体膜または非晶質半
導体膜を被着した後、前記多結晶半導体膜を非晶質化し
て非晶質化した部分の多結晶化を防止するか、または前
記非晶質半導体膜の多結晶化を防止する質量粒子の照射
を前記半導体膜へ行ない、その照射面積を徐々に減少し
ていくか、または固相成長とほぼ同期して照射領域の端
部を一定方向に移動し、かつ、前記照射後、または前記
照射と同時に前記基板を加熱することにより前記半導体
膜に単結晶領域を形成することを特徴とする。すなわ
ち、固相成長とほぼ同期して照射領域の端部を移動する
場合は、適当なドーズレイトでイオン打ち込みを行な
い、堆積した非晶質層の多結晶化を阻止しながら、種結
晶のある領域から徐々にこの打ち込みを停止していくわ
けである。このとき、基板をヒータ等により加熱する
か、あるいはイオン打ち込みそのものによる加熱によっ
て、固相エピタキシャル成長が進行する。固相エピタキ
シャル成長に同期してシード側からイオン打ち込みを停
止していけば、多結晶の核発生という現象に妨げられる
ことなく、固相エピタキシャル成長による大面積SOI構
造を形成することが可能となる。もちろん、線状または
その他の形に成形したイオンビームを固相エピタキシャ
ル成長に同期してシード側から操作してもよいことは言
うまでもない。また、非晶質層の多結晶化阻止と結晶成
長とを同時に行なう必要はなく、交互に行なってもよ
い。但しこの場合は、イオン打ち込みは多結晶化を阻止
するのではなく、多結晶化領域を選択的に非晶質化する
ということになる。
また、本発明は、前記一部が絶縁膜で覆われた前記半導
体基板上に、前記半導体膜を被着した後、前記半導体膜
を覆うマスクを徐々に開口が小さくなるように複数回覆
って前記照射（質量粒子ビームの照射を含む）を行な
い、前記照射面積を徐々に減少していくことを特徴とす
る。
体基板上に、前記半導体膜を被着した後、前記半導体膜
を覆うマスクを徐々に開口が小さくなるように複数回覆
って前記照射（質量粒子ビームの照射を含む）を行な
い、前記照射面積を徐々に減少していくことを特徴とす
る。
また、本発明は、絶縁基板上または全面あるいは一部が
絶縁膜で覆われた半導体基板上に、多結晶半導体膜また
は非晶質半導体膜を被着した後、前記多結晶半導体膜を
非晶質化して非晶質化した部分の多結晶化を防止する
か、または前記非晶質半導体膜の多結晶化を防止する質
量粒子の照射を、その加速エネルギーを徐々に減少させ
ていくか、または徐々に増加させて前記半導体膜へ複数
回行ない、かつ、前記照射と交互に、または前記照射と
同時に前記基板を加熱することにより前記半導体膜に単
結晶領域を形成することを特徴とする。
絶縁膜で覆われた半導体基板上に、多結晶半導体膜また
は非晶質半導体膜を被着した後、前記多結晶半導体膜を
非晶質化して非晶質化した部分の多結晶化を防止する
か、または前記非晶質半導体膜の多結晶化を防止する質
量粒子の照射を、その加速エネルギーを徐々に減少させ
ていくか、または徐々に増加させて前記半導体膜へ複数
回行ない、かつ、前記照射と交互に、または前記照射と
同時に前記基板を加熱することにより前記半導体膜に単
結晶領域を形成することを特徴とする。
さらに、本発明は、絶縁基板上または全面あるいは一部
が絶縁膜で覆われた半導体基板上に、多結晶半導体膜ま
たは非晶質半導体膜を被着した後、前記多結晶半導体膜
を非晶質化して非晶質化した部分の多結晶化を防止する
か、または前記非晶質半導体膜の多結晶化を防止する質
量粒子の照射を前記半導体膜へ複数回行ない、前記照射
は、単結晶化した領域を前記質量粒子がチャネリングす
る方向（単結晶を破壊しない面方位の方向）から照射
を、繰り返すか、あるいは少なくとも最後に１回行な
い、かつ、前記照射と交互に、または前記照射と同時に
前記基板を加熱することにより前記半導体膜に単結晶領
域を形成することを特徴とする。
が絶縁膜で覆われた半導体基板上に、多結晶半導体膜ま
たは非晶質半導体膜を被着した後、前記多結晶半導体膜
を非晶質化して非晶質化した部分の多結晶化を防止する
か、または前記非晶質半導体膜の多結晶化を防止する質
量粒子の照射を前記半導体膜へ複数回行ない、前記照射
は、単結晶化した領域を前記質量粒子がチャネリングす
る方向（単結晶を破壊しない面方位の方向）から照射
を、繰り返すか、あるいは少なくとも最後に１回行な
い、かつ、前記照射と交互に、または前記照射と同時に
前記基板を加熱することにより前記半導体膜に単結晶領
域を形成することを特徴とする。
以下、本発明の実施例について説明する。
実施例１ 第２図（ａ）に示すように、面方位（100）のシリコン
基板１の上に、SiO2膜２を選択的に形成し、その上に非
晶質のシリコン膜３を厚さ1500Å堆積した。このとき、
シード領域間距離ｌは25μｍである。非晶質のシリコン
膜３は超高真空蒸着により堆積したが、他の方法例えば
CVD法等を用いてもよい。また、堆積するシリコンは非
晶質である必要はなく、例えば多結晶シリコンでもよ
い。これに、第２図（ｂ）に示すように、打ち込みエネ
ルギー150keV、ドーズレイト1012cm-2・s-1でシリコンイ
オン打ち込み４を行なった。このとき、このイオン打ち
込みにより基板温度は600℃に上昇していた。次に、第
２図（ｃ）に示すように、シード領域から約10-7cm/sの
速度で徐々にシリコンイオン打ち込み４を止めていく
と、下地シリコン基板１に接しているところから堆積シ
リコン膜３の単結晶化が始まった。このようにして堆積
シリコンを単結晶化した試料の断面図を第２図（ｄ）に
示す。
基板１の上に、SiO2膜２を選択的に形成し、その上に非
晶質のシリコン膜３を厚さ1500Å堆積した。このとき、
シード領域間距離ｌは25μｍである。非晶質のシリコン
膜３は超高真空蒸着により堆積したが、他の方法例えば
CVD法等を用いてもよい。また、堆積するシリコンは非
晶質である必要はなく、例えば多結晶シリコンでもよ
い。これに、第２図（ｂ）に示すように、打ち込みエネ
ルギー150keV、ドーズレイト1012cm-2・s-1でシリコンイ
オン打ち込み４を行なった。このとき、このイオン打ち
込みにより基板温度は600℃に上昇していた。次に、第
２図（ｃ）に示すように、シード領域から約10-7cm/sの
速度で徐々にシリコンイオン打ち込み４を止めていく
と、下地シリコン基板１に接しているところから堆積シ
リコン膜３の単結晶化が始まった。このようにして堆積
シリコンを単結晶化した試料の断面図を第２図（ｄ）に
示す。
また、シリコン基板１を250℃に加熱しながら上記の条
件でイオン打ち込み４を行なったところ、基板の温度は
780℃に上昇した。すなわちこの場合、イオン打ち込み
を停止していく速度を約10-5cm/sにまで上昇させること
が可能となり、量産性の向上をはかることが可能となっ
た。
件でイオン打ち込み４を行なったところ、基板の温度は
780℃に上昇した。すなわちこの場合、イオン打ち込み
を停止していく速度を約10-5cm/sにまで上昇させること
が可能となり、量産性の向上をはかることが可能となっ
た。
実施例２ 次に、質量粒子の照射領域を移動させていく実施例を示
す。まず実施例１の第２図（ａ）で示した試料を用意し
た。この試料において、堆積シリコン膜３が単結晶シリ
コン基板１上に直接堆積してある領域から質量粒子の照
射すなわちシリコンイオンビーム６を走査した。シリコ
ンイオンビーム６が照射されている領域は非晶質となり
多結晶化は起こらない。第３図に示すように、シリコン
イオンビーム６を固相エピタキシャル成長速度に同期し
て矢印７方向に走査すると、シリコンイオンビーム走査
のテールを追うように固相エピタキシャル成長が進行し
た。こうして堆積シリコンが単結晶化した試料の断面図
は実施例１の第２図（ｄ）と同様である。走査の方向は
SiO2膜２端に垂直でも平行でもよい。
す。まず実施例１の第２図（ａ）で示した試料を用意し
た。この試料において、堆積シリコン膜３が単結晶シリ
コン基板１上に直接堆積してある領域から質量粒子の照
射すなわちシリコンイオンビーム６を走査した。シリコ
ンイオンビーム６が照射されている領域は非晶質となり
多結晶化は起こらない。第３図に示すように、シリコン
イオンビーム６を固相エピタキシャル成長速度に同期し
て矢印７方向に走査すると、シリコンイオンビーム走査
のテールを追うように固相エピタキシャル成長が進行し
た。こうして堆積シリコンが単結晶化した試料の断面図
は実施例１の第２図（ｄ）と同様である。走査の方向は
SiO2膜２端に垂直でも平行でもよい。
しかし、これらの実験を進めていく中で、シリコン基板
１表面の全領域がSiO2膜で覆われており、その上にシリ
コン膜を形成した試料においても単結晶化が可能な場合
が新しく見い出された。その一例を第４図（ａ）、
（ｂ）に示すが、ここで用いた試料は、図示のごとくシ
リコン膜３をSiO2膜２上に島状に形成したものである。
第４図（ａ）の上面図において、島状のシリコン膜３の
細くなった部分８からシリコンイオン照射を止めていく
と単結晶化が起こる。すなわちこの場合、まず始めにシ
リコン膜３の島のごく微小な部分８がイオン照射からま
ぬがれ、その領域が極めて微小であるためにただ一個の
粒よりなる単結晶となる。イオン照射を止めた領域を徐
々に広げていくと、これが種結晶となって固相エピタキ
シャル成長が進展していくわけである。
１表面の全領域がSiO2膜で覆われており、その上にシリ
コン膜を形成した試料においても単結晶化が可能な場合
が新しく見い出された。その一例を第４図（ａ）、
（ｂ）に示すが、ここで用いた試料は、図示のごとくシ
リコン膜３をSiO2膜２上に島状に形成したものである。
第４図（ａ）の上面図において、島状のシリコン膜３の
細くなった部分８からシリコンイオン照射を止めていく
と単結晶化が起こる。すなわちこの場合、まず始めにシ
リコン膜３の島のごく微小な部分８がイオン照射からま
ぬがれ、その領域が極めて微小であるためにただ一個の
粒よりなる単結晶となる。イオン照射を止めた領域を徐
々に広げていくと、これが種結晶となって固相エピタキ
シャル成長が進展していくわけである。
実施例３ 実施例１で述べた第２図（ａ）に示す構造の試料を用意
した。これに、第５図（ａ）に示すように、シリコンイ
オン打ち込み４を行ない、堆積シリコン膜３（第２図
（ａ））及びその界面近傍の単結晶シリコン基板１を非
晶質化した。これを電気炉で600℃の熱処理を行ない固
相エピタキシャル成長により非晶質領域９を単結晶化し
た。この場合、第５図（ｂ）に示すように、SiO2膜２上
に得られた単結晶領域10は、多結晶化とエピタキシャル
成長の競合の結果、シード領域端から約５μｍの距離ま
でであった。次に、堆積シリコン膜12の深部にはイオン
が到達しないエネルギー100keV、ドーズ量1016cm-2でシ
リコンイオン打ち込みを行ない、第５図（ｃ）に示すよ
うに、堆積シリコン膜12上部を非晶質化した。この試料
を再び電気炉に入れて600℃のアニールを行なうと、先
のアニールで単結晶化しかつイオン打ち込みによる非晶
質化を受けなかった単結晶領域13を種結晶とした固相エ
ピタキシャル成長が生じ、非晶質領域14が第５図（ｄ）
に示すように単結晶化した。このときの横方向固相エピ
タキシャル成長距離も多結晶化との競合で決定される。
さらに、第５図（ｅ）に示すように打ち込みエネルギー
50keVのシリコンイオン打ち込みを行ない、前工程で形
成した非晶質領域14よりも浅く非晶質領域層14′を形成
した。これを再び電気炉を用いて600℃のアニールを行
ない、固相エピタキシャル成長により、非晶質領域層1
4′を単結晶化して単結晶領域５とした。イオン打ち込
みとアニールの繰返しにより単結晶間隔が狭くなってき
ていたため、今回のアニールでは第５図（ｆ）に示すよ
うに堆積シリコン膜の表面に近い層は全てシリコン基板
１と同じ結晶方位の単結晶となった。次に、この単結晶
領域膜５に、単結晶シリコンのチャネリングの方向から
シリコンイオン打ち込みを行なった。この場合、多結晶
領域11の結晶粒はランダムな結晶方位となっているの
で、第５図（ｇ）に示すようにイオン打ち込みにより非
晶質化される。これに600℃のアニールを行なった結
果、非晶質領域９の周囲の単結晶領域10を種結晶とした
固相エピタキシャル成長により、第５図（ｈ）に示すよ
うに、非晶質シリコンが単結晶化した。
した。これに、第５図（ａ）に示すように、シリコンイ
オン打ち込み４を行ない、堆積シリコン膜３（第２図
（ａ））及びその界面近傍の単結晶シリコン基板１を非
晶質化した。これを電気炉で600℃の熱処理を行ない固
相エピタキシャル成長により非晶質領域９を単結晶化し
た。この場合、第５図（ｂ）に示すように、SiO2膜２上
に得られた単結晶領域10は、多結晶化とエピタキシャル
成長の競合の結果、シード領域端から約５μｍの距離ま
でであった。次に、堆積シリコン膜12の深部にはイオン
が到達しないエネルギー100keV、ドーズ量1016cm-2でシ
リコンイオン打ち込みを行ない、第５図（ｃ）に示すよ
うに、堆積シリコン膜12上部を非晶質化した。この試料
を再び電気炉に入れて600℃のアニールを行なうと、先
のアニールで単結晶化しかつイオン打ち込みによる非晶
質化を受けなかった単結晶領域13を種結晶とした固相エ
ピタキシャル成長が生じ、非晶質領域14が第５図（ｄ）
に示すように単結晶化した。このときの横方向固相エピ
タキシャル成長距離も多結晶化との競合で決定される。
さらに、第５図（ｅ）に示すように打ち込みエネルギー
50keVのシリコンイオン打ち込みを行ない、前工程で形
成した非晶質領域14よりも浅く非晶質領域層14′を形成
した。これを再び電気炉を用いて600℃のアニールを行
ない、固相エピタキシャル成長により、非晶質領域層1
4′を単結晶化して単結晶領域５とした。イオン打ち込
みとアニールの繰返しにより単結晶間隔が狭くなってき
ていたため、今回のアニールでは第５図（ｆ）に示すよ
うに堆積シリコン膜の表面に近い層は全てシリコン基板
１と同じ結晶方位の単結晶となった。次に、この単結晶
領域膜５に、単結晶シリコンのチャネリングの方向から
シリコンイオン打ち込みを行なった。この場合、多結晶
領域11の結晶粒はランダムな結晶方位となっているの
で、第５図（ｇ）に示すようにイオン打ち込みにより非
晶質化される。これに600℃のアニールを行なった結
果、非晶質領域９の周囲の単結晶領域10を種結晶とした
固相エピタキシャル成長により、第５図（ｈ）に示すよ
うに、非晶質シリコンが単結晶化した。
上記チャネリングのイオン打ち込みを用いるかわりに、
エネルギーの大きなイオン打ち込みを施す手法を用いて
もよい。この場合、第６図に示すように、堆積シリコン
表面付近は非晶質化されずに単結晶のまま残る。この試
料をアニールすれば単結晶領域５が結晶成長の種とな
り、第５図（ｈ）と同様に非晶質領域９が単結晶化す
る。
エネルギーの大きなイオン打ち込みを施す手法を用いて
もよい。この場合、第６図に示すように、堆積シリコン
表面付近は非晶質化されずに単結晶のまま残る。この試
料をアニールすれば単結晶領域５が結晶成長の種とな
り、第５図（ｈ）と同様に非晶質領域９が単結晶化す
る。
上記実施例においては、イオン打ち込みを行なう場合
に、打ち込みエネルギーをその前工程で行なったイオン
打ち込みより小さくしていった。打ち込みにより形成さ
れる非晶質層を浅くしていくためである。しかし、本発
明の第２の発明においては逆に、打ち込みエネルギーを
大きくしていってもよい。その場合には、表面に残る非
晶質化されない層（エピタキシャル成長領域及び多結晶
領域の双方が存在する）が厚くなっていく。すなわち、
第５図（ａ）〜（ｈ）で示した上記実施例では、固相エ
ピタキシャル成長が下から上へと向かうのに対し、逆に
上から下へと向かうのである。こうして、試料は第７図
（ａ）に示す構成となる。チャネリング・イオン打ち込
みにより多結晶領域11を非晶質化して第７図（ｂ）に示
すごとく非晶質領域９とし、これにアニールを施すこと
により固相エピタキシャル成長で第５図（ｈ）と同様に
堆積シリコン膜５が単結晶化する。あるいは、第７図
（ｃ）に示すように堆積シリコン膜深部までは達しない
シリコンイオン打ち込みにより堆積シリコン上半分及び
多結晶領域11（第７図（ａ））を非晶質化し、これにア
ニールを施すことにより固相エピタキシャル成長で堆積
シリコンが同様に単結晶化する。
に、打ち込みエネルギーをその前工程で行なったイオン
打ち込みより小さくしていった。打ち込みにより形成さ
れる非晶質層を浅くしていくためである。しかし、本発
明の第２の発明においては逆に、打ち込みエネルギーを
大きくしていってもよい。その場合には、表面に残る非
晶質化されない層（エピタキシャル成長領域及び多結晶
領域の双方が存在する）が厚くなっていく。すなわち、
第５図（ａ）〜（ｈ）で示した上記実施例では、固相エ
ピタキシャル成長が下から上へと向かうのに対し、逆に
上から下へと向かうのである。こうして、試料は第７図
（ａ）に示す構成となる。チャネリング・イオン打ち込
みにより多結晶領域11を非晶質化して第７図（ｂ）に示
すごとく非晶質領域９とし、これにアニールを施すこと
により固相エピタキシャル成長で第５図（ｈ）と同様に
堆積シリコン膜５が単結晶化する。あるいは、第７図
（ｃ）に示すように堆積シリコン膜深部までは達しない
シリコンイオン打ち込みにより堆積シリコン上半分及び
多結晶領域11（第７図（ａ））を非晶質化し、これにア
ニールを施すことにより固相エピタキシャル成長で堆積
シリコンが同様に単結晶化する。
また、本実施例ではアニールとイオン打ち込みを交互に
行なったが、これを同時に行ないかつ打ち込みエネルギ
ーを徐々に減少あるいは増加していっても、それぞれ第
５図（ｆ）、第７図（ｂ）に示した試料が得られるのは
いうまでもない。したがって、その後に上記プロセスを
繰り返せば単結晶シリコンが得られることになる。
行なったが、これを同時に行ないかつ打ち込みエネルギ
ーを徐々に減少あるいは増加していっても、それぞれ第
５図（ｆ）、第７図（ｂ）に示した試料が得られるのは
いうまでもない。したがって、その後に上記プロセスを
繰り返せば単結晶シリコンが得られることになる。
実施例４ 実施例１で述べた第２図（ａ）に示した試料を用意し、
これに600℃のアニールを施し実施例３の第５図（ｂ）
に示した試料を作成した。まず、第８図（ａ）に示すよ
うにエピタキシャル成長層すなわち単結晶領域５のチャ
ネリングの方向からシリコンイオン打ち込みを行なって
多結晶領域11（第５図（ｂ））を非晶質化した。この試
料に電気炉で600℃のアニールを施したところ単結晶シ
リコン膜５を種結晶として、第８図（ｂ）に示すように
固相エピタキシャル成長がアニールする前の単結晶端か
ら約５μｍ進行した。次に、再びチャネリング・イオン
打ち込みを行ない、多結晶領域11のみを非晶質化した。
これに600℃のアニールを施したところ、第８図（ｃ）
に示すように、堆積シリコン膜は全てシリコン基板１と
同じ結晶方位の単結晶となった。本実施例ではチャネリ
ング・イオン打ち込みと電気炉アニールを交互に行なっ
たが、これと同時に行なっても同様であることはいうま
でもない。
これに600℃のアニールを施し実施例３の第５図（ｂ）
に示した試料を作成した。まず、第８図（ａ）に示すよ
うにエピタキシャル成長層すなわち単結晶領域５のチャ
ネリングの方向からシリコンイオン打ち込みを行なって
多結晶領域11（第５図（ｂ））を非晶質化した。この試
料に電気炉で600℃のアニールを施したところ単結晶シ
リコン膜５を種結晶として、第８図（ｂ）に示すように
固相エピタキシャル成長がアニールする前の単結晶端か
ら約５μｍ進行した。次に、再びチャネリング・イオン
打ち込みを行ない、多結晶領域11のみを非晶質化した。
これに600℃のアニールを施したところ、第８図（ｃ）
に示すように、堆積シリコン膜は全てシリコン基板１と
同じ結晶方位の単結晶となった。本実施例ではチャネリ
ング・イオン打ち込みと電気炉アニールを交互に行なっ
たが、これと同時に行なっても同様であることはいうま
でもない。
実施例５ 実施例１で述べ第２図（ａ）に示した試料を用意し、こ
れに600℃のアニールを施し実施例３の第５図（ｂ）に
示した試料を用意した。これを第９図（ａ）、（ｂ）に
示すが、（ａ）は上面図、（ｂ）は断面図である。ここ
では、図示のようにSiO2膜２のパターンが正方形のもの
を用いたが、これは長方形でもひし形でも円形等でもよ
い。まず、第９図（ｃ）、（ｄ）に示すように多結晶領
域11及びエピタキシャル成長領域すなわち単結晶領域５
の該多結晶領域11に近接する部分の外側をマスク15で覆
ってシリコン・イオン打ち込みを行なった。これによ
り、マスク15をかけなかった領域が非晶質化した。これ
を電気炉で600℃のアニールをしたところ、SiO2膜２上
で横方向の固相エピタキシャル成長が生じ、この結果、
第９図（ｅ）、（ｆ）に示すように、シールド領域端か
ら約9.5μｍ以内のSiO2膜２上のシリコン膜が単結晶と
なった。さらに、この試料の多結晶領域11及び単結晶領
域膜５の多結晶領域11に近接する部分の外側をマスクで
覆ってシリコン・イオン打ち込みを行なった。これによ
り、上記のマスクをかけなかった領域が非晶質化し、該
試料を電気炉で600℃のアニールを行なうと、固相エピ
タキシャル成長により堆積シリコン膜全部がシリコン基
板１と同じ面方位の単結晶シリコンとなった。
れに600℃のアニールを施し実施例３の第５図（ｂ）に
示した試料を用意した。これを第９図（ａ）、（ｂ）に
示すが、（ａ）は上面図、（ｂ）は断面図である。ここ
では、図示のようにSiO2膜２のパターンが正方形のもの
を用いたが、これは長方形でもひし形でも円形等でもよ
い。まず、第９図（ｃ）、（ｄ）に示すように多結晶領
域11及びエピタキシャル成長領域すなわち単結晶領域５
の該多結晶領域11に近接する部分の外側をマスク15で覆
ってシリコン・イオン打ち込みを行なった。これによ
り、マスク15をかけなかった領域が非晶質化した。これ
を電気炉で600℃のアニールをしたところ、SiO2膜２上
で横方向の固相エピタキシャル成長が生じ、この結果、
第９図（ｅ）、（ｆ）に示すように、シールド領域端か
ら約9.5μｍ以内のSiO2膜２上のシリコン膜が単結晶と
なった。さらに、この試料の多結晶領域11及び単結晶領
域膜５の多結晶領域11に近接する部分の外側をマスクで
覆ってシリコン・イオン打ち込みを行なった。これによ
り、上記のマスクをかけなかった領域が非晶質化し、該
試料を電気炉で600℃のアニールを行なうと、固相エピ
タキシャル成長により堆積シリコン膜全部がシリコン基
板１と同じ面方位の単結晶シリコンとなった。
なお、本実施例５ではマスクを用いて試料にイオン打ち
込みを行なったが、代わりにイオンビームを用いてもよ
いことはいうまでもない。この場合、マスクを用いても
用いなくてもよい。
込みを行なったが、代わりにイオンビームを用いてもよ
いことはいうまでもない。この場合、マスクを用いても
用いなくてもよい。
また、本発明の実施例１〜５において、シリコンイオン
打ち込みを用いたが、シリコン以外のイオン例えばリ
ン、ヒ素、ホウ素でもよいこと及び高エネルギスパッタ
等の他の質量を有する粒子を照射してもよいことはいう
までもない。また、本発明の実施例ではアニール法とし
て電気炉アニールを用いたが、他の均質加熱法例えばラ
ンプ照射加熱法、高周波誘導加熱法を用いてもよいこと
はいうまでもない。アニールする温度はだいたい400℃
〜1000℃が望ましいが、これに限定されるものではな
い。イオン打ち込みの移動速度は、固相エピタキシャル
成長の速度と同じが望ましいが、それ以下でもよい。イ
オン打ち込みの移動速度と加熱温度の関係は前述した第
１図から明らかである。またアニールとイオン打ち込み
を交互に繰り返す方法では、その繰返し回数はSiO2領域
２の面積の大小に応じて多くしても少なくしてもよいこ
とは明らかである。さらに、絶縁物層としてSiO2以外の
材料例えばSi3N4を用いてもよいことも明らかである。
打ち込みを用いたが、シリコン以外のイオン例えばリ
ン、ヒ素、ホウ素でもよいこと及び高エネルギスパッタ
等の他の質量を有する粒子を照射してもよいことはいう
までもない。また、本発明の実施例ではアニール法とし
て電気炉アニールを用いたが、他の均質加熱法例えばラ
ンプ照射加熱法、高周波誘導加熱法を用いてもよいこと
はいうまでもない。アニールする温度はだいたい400℃
〜1000℃が望ましいが、これに限定されるものではな
い。イオン打ち込みの移動速度は、固相エピタキシャル
成長の速度と同じが望ましいが、それ以下でもよい。イ
オン打ち込みの移動速度と加熱温度の関係は前述した第
１図から明らかである。またアニールとイオン打ち込み
を交互に繰り返す方法では、その繰返し回数はSiO2領域
２の面積の大小に応じて多くしても少なくしてもよいこ
とは明らかである。さらに、絶縁物層としてSiO2以外の
材料例えばSi3N4を用いてもよいことも明らかである。
上記の説明から明らかなように、多結晶化を阻止しつつ
固相エピタキシャル成長を行なう手法、あるいはエピタ
キシャル成長層の全部又は一部を種結晶として残したま
ま多結晶シリコンを非晶質化する手法を提供する本発明
によって、表面リップルのないSOI構造を低温、短時間
かつ大きな面積で形成することができる。これにより、
集積度が高く、高速で動作する三次元集積回路の基礎プ
ロセスが確立した。
固相エピタキシャル成長を行なう手法、あるいはエピタ
キシャル成長層の全部又は一部を種結晶として残したま
ま多結晶シリコンを非晶質化する手法を提供する本発明
によって、表面リップルのないSOI構造を低温、短時間
かつ大きな面積で形成することができる。これにより、
集積度が高く、高速で動作する三次元集積回路の基礎プ
ロセスが確立した。
第１図は非晶質シリコンが多結晶化するのに要する時間
及び固相エピタキシャル成長が1000Å進行するのに要す
る時間の温度依存性を示す図、第２図（ａ）〜（ｄ）は
本発明の一実施例を示す工程断面図、第３図、第４図
（ａ）、（ｂ）はそれぞれ他の実施例を示す図、第５図
（ａ）〜（ｈ）は本発明の他の実施例を示す工程断面
図、第６図、第７図（ａ）〜（ｃ）はそれぞれ他の実施
例を示す工程断面図、第８図（ａ）〜（ｃ）は本発明の
他の実施例を示す工程断面図、第９図（ａ）〜（ｆ）は
本発明の他の実施例を示す図である。 １……単結晶シリコン基板 ２……SiO2膜、3,12……堆積シリコン膜 ４……シリコンイオン打ち込み 5,10,13……単結晶領域 ６……シリコンイオンビーム照射 ８……シリコン島の細くなった部分 9,14,14′……非晶質領域 11……多結晶領域、15……マスク
及び固相エピタキシャル成長が1000Å進行するのに要す
る時間の温度依存性を示す図、第２図（ａ）〜（ｄ）は
本発明の一実施例を示す工程断面図、第３図、第４図
（ａ）、（ｂ）はそれぞれ他の実施例を示す図、第５図
（ａ）〜（ｈ）は本発明の他の実施例を示す工程断面
図、第６図、第７図（ａ）〜（ｃ）はそれぞれ他の実施
例を示す工程断面図、第８図（ａ）〜（ｃ）は本発明の
他の実施例を示す工程断面図、第９図（ａ）〜（ｆ）は
本発明の他の実施例を示す図である。 １……単結晶シリコン基板 ２……SiO2膜、3,12……堆積シリコン膜 ４……シリコンイオン打ち込み 5,10,13……単結晶領域 ６……シリコンイオンビーム照射 ８……シリコン島の細くなった部分 9,14,14′……非晶質領域 11……多結晶領域、15……マスク
Claims (4)
- 【請求項１】絶縁基板上または全面あるいは一部が絶縁
膜で覆われた半導体基板上に、多結晶半導体膜または非
晶質半導体膜を被着した後、前記多結晶半導体膜を非晶
質化して非晶質化した部分の多結晶化を防止するか、ま
たは前記非晶質半導体膜の多結晶化を防止する質量粒子
の照射を前記半導体膜へ行ない、その照射面積を徐々に
減少していくか、または固相成長とほぼ同期して照射領
域の端部を一定方向に移動し、かつ、前記照射後、また
は前記照射と同時に前記基板を加熱することにより前記
半導体膜に単結晶領域を形成することを特徴とする半導
体装置の製造方法。 - 【請求項２】前記一部が絶縁膜で覆われた前記半導体基
板上に、前記半導体膜を被着した後、前記半導体膜を覆
うマスクを徐々に開口が小さくなるように複数回覆って
前記照射を行ない、前記照射面積を徐々に減少していく
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。 - 【請求項３】絶縁基板上または全面あるいは一部が絶縁
膜で覆われた半導体基板上に、多結晶半導体膜または非
晶質半導体膜を被着した後、前記多結晶半導体膜を非晶
質化して非晶質化した部分の多結晶化を防止するか、ま
たは前記非晶質半導体膜の多結晶化を防止する質量粒子
の照射を、その加速エネルギーを徐々に減少させていく
か、または徐々に増加させて前記半導体膜へ複数回行な
い、かつ、前記照射と交互に、または前記照射と同時に
前記基板を加熱することにより前記半導体膜に単結晶領
域を形成することを特徴とする半導体装置の製造方法。 - 【請求項４】絶縁基板上または全面あるいは一部が絶縁
膜で覆われた半導体基板上に、多結晶半導体膜または非
晶質半導体膜を被着した後、前記多結晶半導体膜を非晶
質化して非晶質化した部分の多結晶化を防止するか、ま
たは前記非晶質半導体膜の多結晶化を防止する質量粒子
の照射を前記半導体膜へ複数回行ない、前記照射は、単
結晶化した領域を前記質量粒子がチャネリングする方向
からの照射を繰り返すか、あるいは少なくとも最後に１
回行ない、かつ、前記照射と交互に、または前記照射と
同時に前記基板を加熱することにより前記半導体膜に単
結晶領域を形成することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101684A JPH0732121B2 (ja) | 1984-05-22 | 1984-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101684A JPH0732121B2 (ja) | 1984-05-22 | 1984-05-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246619A JPS60246619A (ja) | 1985-12-06 |
| JPH0732121B2 true JPH0732121B2 (ja) | 1995-04-10 |
Family
ID=14307167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59101684A Expired - Lifetime JPH0732121B2 (ja) | 1984-05-22 | 1984-05-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732121B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62101017A (ja) * | 1985-10-28 | 1987-05-11 | Sony Corp | 半導体層の形成方法 |
| JP2554055B2 (ja) * | 1986-05-27 | 1996-11-13 | シャープ株式会社 | 低抵抗多結晶シリコン薄膜の形成方法 |
| JPS63185016A (ja) * | 1987-01-27 | 1988-07-30 | Sony Corp | 半導体薄膜の形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544789A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Formation of mono-crystal semiconductor layer |
| JPS6041032B2 (ja) * | 1982-03-23 | 1985-09-13 | 日本電信電話株式会社 | 非晶質膜上の単結晶形成法 |
-
1984
- 1984-05-22 JP JP59101684A patent/JPH0732121B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60246619A (ja) | 1985-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| US4177084A (en) | Method for producing a low defect layer of silicon-on-sapphire wafer | |
| JPH10294281A (ja) | 転位低減方法 | |
| JPH0732121B2 (ja) | 半導体装置の製造方法 | |
| JPH059099A (ja) | 結晶の成長方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP2695462B2 (ja) | 結晶性半導体膜及びその形成方法 | |
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPH0236052B2 (ja) | ||
| JPH0368532B2 (ja) | ||
| JPS6320011B2 (ja) | ||
| JPH0334847B2 (ja) | ||
| JPH0236050B2 (ja) | ||
| JPH0652712B2 (ja) | 半導体装置 | |
| JPH0236051B2 (ja) | ||
| JPS60164316A (ja) | 半導体薄膜の形成方法 | |
| JPS5856408A (ja) | シリコン単結晶膜の成長方法 | |
| JPH04243137A (ja) | 半導体装置の製造方法 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JP2500315B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH0580438B2 (ja) | ||
| JPS6212658B2 (ja) | ||
| JPS62102517A (ja) | 半導体層の形成方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JPH01292814A (ja) | ヘテロエピタキシャル成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |