JPH0810669B2 - Soi膜の形成方法 - Google Patents

Soi膜の形成方法

Info

Publication number
JPH0810669B2
JPH0810669B2 JP61083532A JP8353286A JPH0810669B2 JP H0810669 B2 JPH0810669 B2 JP H0810669B2 JP 61083532 A JP61083532 A JP 61083532A JP 8353286 A JP8353286 A JP 8353286A JP H0810669 B2 JPH0810669 B2 JP H0810669B2
Authority
JP
Japan
Prior art keywords
thin film
insulating material
film
forming
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61083532A
Other languages
English (en)
Other versions
JPS62239520A (ja
Inventor
充 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61083532A priority Critical patent/JPH0810669B2/ja
Publication of JPS62239520A publication Critical patent/JPS62239520A/ja
Publication of JPH0810669B2 publication Critical patent/JPH0810669B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はSOI膜の形成方法に関し、特に、絶縁物質上
に良質な単結晶半導体薄膜層を形成する方法に関する。
〔従来の技術〕
三次元デバイス,高速デバイス用の半導体基板作製の
ため、近年絶縁物質上にシリコン等の半導体単結晶薄膜
を形成する方法について精力的な研究開発が進められて
いる(以下この技術をSOI技術と称す)。
このような研究開発の中で、特にシリコン基板表面に
絶縁物質膜を形成した後、この絶縁物質膜上に多結晶又
は無定形シリコン薄膜を、CVD、又はスパッター法で堆
積し、このシリコン厚膜をレーザー光,電子ビーム等の
照射で単結晶化する技術開発が広く行われている。以上
の技術は一般に、多結晶又は無定形シリコン薄膜を一度
溶融状態にした後固化し、単結晶薄膜層にするものであ
る。
この他に、前記と同様、半導体基板上に絶縁物質膜を
形成した後、無定形の半導体薄膜層を堆積し、当薄膜層
を低温度(600℃程度)の熱処理で単結晶薄膜に変換す
る方法も提案されている(H.Ishiwara et al,APL 43 10
28 1983))。
この技術は一部絶縁物質膜を開孔し露出した半導体基
板表面を単結晶化のシード(種)にし、上記熱処理で固
相エピタキィシャル成長するものである。
〔発明が解決しようとする問題点〕
上述した従来のSOI技術の第1の方法は、一般に基板
を高温にする必要があり、熱応力に伴なう結晶欠陥の多
発,有効不純物の再分布等、高温化で必然的に生じる問
題を内包している。
これに対し第2の方法は、低温熱処理で単結晶化が可
能であるが、多結晶化が進み易く容易には単結晶薄膜を
形成することができない。このため絶縁膜表面のクリー
ン化等の結晶核を除去する手段が必須となる。更に又以
上のことから、単結晶化する前の薄膜層は無定形の半導
体薄膜にする必要があり、高真空での半導体薄膜成膜装
置が必要となる。
上述のように、SOI技術の必要性が高いにもかかわら
ず、実現のためには種々の問題点を含んでいる。
本発明は上記第2の方法での現状技術のもつ問題点、
即ち、多結晶化を抑制し、単結晶薄膜を容易にせんとす
るものである。更に又、本発明は、量産化が可能となる
方法を提供するものである。
〔問題点を解決するための手段〕
本発明のSOI膜の形成方法は、半導体基板上に部分的
に前記半導体基板を露出する開口部を有する絶縁物質膜
を形成する工程と、前記絶縁物質膜上及び前記開口部に
多結晶半導体薄膜層を堆積する工程と、前記半導体を構
成する元素のイオン又は不活性元素のイオンを前記絶縁
物質膜に達するように前記多結晶半導体薄膜層にイオン
注入し、前記多結晶半導体薄膜層を無定形にすると共
に、前記多結晶半導体薄膜層と前記絶縁物質膜との界面
に存在する結晶核をつぶす工程と、前記イオン注入した
半導体薄膜層を固相成長にて単結晶化する工程とを含む
ことを特徴とする。
本発明においては、多結晶半導体薄膜層へイオン注入
することにより、多結晶半導体層を無定形の半導体層に
変換すると共に、絶縁物質膜と半導体薄膜界面に存在す
る結晶核をつぶし、これにより引き続いて行なう低温炉
での熱処理時生じ易い半導体薄膜層の多結晶化が抑制さ
れ良質の単結晶が得られ易くなる。
更に又本発明では半導体基板上に形成した絶縁物質膜
開口の形状をなめらかにし開口角度を小さくすること
で、開口のカド部での応力が生じる結晶核の発生を抑制
する。
〔実施例〕
次に実施例で以って本発明の詳細な説明を後添附図第
1図乃至第6図をもとに行なう。ここで第1図乃至第4
図は本発明の主説明を行なうものであり、第5図は本発
明の一実施例を示すものであり、第6図は絶縁物質膜開
口形状を変えた例である。以下P型のシリコン基板の場
合について説明するが、導電型がN型又は他の半導体基
板でも同様になることに前以って言及しておく。
第1図に示すようにP型シリコン基板101表面に熱酸
化又はCVD法にて膜厚が20A〜1μmのシリコン酸化膜、
シリコン窒化膜又はこれ等の2層構造膜等の絶縁物質膜
102を形成後、公知のホトレジスト,蝕刻技術で開口部1
03を形成する。
このよにした後、第2図に示すようにシリコン基板表
面にLPCVD法にて膜厚が500Å〜5μmのポリシリコン薄
膜104を堆積する。次に第3図に示すように、シリコン
原子のイオン,アルゴン,クリブトンのイオン等比較的
質量数の高いイオン105をイオン注入する。ここでイオ
ンエネルギーはポリシリコン厚膜104の膜厚に応じて種
々に変え、少くとも注入イオンが絶縁物質膜102表面に
達するよう調整する。更に又ドーズ量は1014atoms/cm2
〜1017atoms/cm2にする。
このようにして、このポリシリコン薄膜104は無定形
シリコン薄膜106に変わる。更に又このイオン注入によ
り絶縁物質膜102とポリシリコン薄膜104との界面に存在
していた結晶核がつぶされる。
次に第4図に示すように、400℃〜1000℃の温度に保
った熱炉で、アルゴン、窒素雰囲気中にて熱処理を行な
うと、無定形シリコン薄膜106は開口部103の単結晶シリ
コンをシードにして開口部103に近いところから単結晶
化され、熱処理時間と共に横方向にこの単結晶が進む。
このようにして無定形シリコン薄膜106は、シリコン単
結晶薄膜107に変換される。
ところが第1図乃至第4図で示した方法では、単結晶
化が開口部13からある限定された領域迄しか進まない。
このため、大領域でシリコン単結晶薄膜を形成すること
が困難である。そこで、第5図に本発明の一実施例とし
て示すように、開口部202を10μm〜100μm間隔で絶縁
物質膜203に形成し、以降第1の実施例と同様に単結晶
化する。このようにすることで、個々のシードから成長
した単結晶層が合体して大面積を有する、シリコン単結
晶薄膜204が形成される。
ところで、前述したように開口部103、202が単結晶化
のためのシード部となっている。このため開口形状が単
結晶化に大きな影響を与える。即ち、当部形状が悪いと
当部に応力が発生し結晶核が形成され配向の異なった結
晶が成長し、均一な単結晶化が阻害される。即ち、多結
晶化が進む。この現象は、絶縁物質膜厚が大きくなる程
顕著に現われる。
これを防ぐため第6図に示すように、シリコン基板30
1表面に絶縁物質膜302を形成する時、公知のLOCOS法で
形成すると、開口部303にテーパーが形成されなめらか
な開口が形成される。又は、一度絶縁物質膜302を形成
後、当膜の間孔に於いてプラズマガスエッチでテーパー
エッチングを行うか又は、通常のウェット又はドライエ
ッチング後イオンミリングを行なうとなめらかなテーパ
ー形状が得られる。更には又絶縁物質膜をシリコン基板
301に埋め込む姿態に形成し、段部を形成しない方法も
有効である。
このようにした後、半導体薄膜を形成し、熱炉で熱処
理すると良質のシリコン単結晶薄膜304が得られる。
〔発明の効果〕
以上説明したように本発明では、多結晶半導体薄膜層
を形成後、当薄膜層へイオン注入することにより、多結
晶層を無定形層に変換すると共に、多結晶半導体薄膜と
当膜が堆積している絶縁物物質膜との界面領域に形成さ
れた結晶核をつぶし、その後の熱処理での単結晶化を容
易にする効果がある。
更に又、多結晶半導体薄膜層は公知のLPCVD法で堆積
できるため、無定形半導体薄膜層を形成する場合のよう
な高真空が必須となるような装置設備は必要とされず、
量産化に適したプロセスを採用できるという効果があ
る。
【図面の簡単な説明】
第1図乃至第4図は本発明の基本原理を示す各工程毎の
縦断面図、第5図は本発明の一実施例の断面図、第6図
は開口部の変形例の断面図である。 101……P型シリコン基板、102……絶縁物質膜、103…
…開口部、104……ポリシリコン薄膜、105……加速イオ
ン、106……無定形シリコン薄膜、107……シリコン単結
晶薄膜、201……シリコン基板、202……開口部、203…
…絶縁物質膜、204……シリコン単結晶薄膜、301……シ
リコン基板、302……絶縁物質膜、303……開口部、304
……シリコン単結晶薄膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に部分的に前記半導体基板を
    露出する開口部を有する絶縁物質膜を形成する工程と、
    前記絶縁物質膜上及び前記開口部に多結晶半導体薄膜層
    を堆積する工程と、前記半導体を構成する元素のイオン
    又は不活性元素のイオンを前記絶縁物質膜に達するよう
    に前記多結晶半導体薄膜層にイオン注入し、前記多結晶
    半導体薄膜層を無定形にすると共に、前記多結晶半導体
    薄膜層と前記絶縁物質膜との界面に存在する結晶核をつ
    ぶす工程と、前記イオン注入した半導体薄膜層を固相成
    長にて単結晶化する工程とを含むことを特徴とするSOI
    膜の形成方法。
JP61083532A 1986-04-11 1986-04-11 Soi膜の形成方法 Expired - Lifetime JPH0810669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61083532A JPH0810669B2 (ja) 1986-04-11 1986-04-11 Soi膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61083532A JPH0810669B2 (ja) 1986-04-11 1986-04-11 Soi膜の形成方法

Publications (2)

Publication Number Publication Date
JPS62239520A JPS62239520A (ja) 1987-10-20
JPH0810669B2 true JPH0810669B2 (ja) 1996-01-31

Family

ID=13805104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61083532A Expired - Lifetime JPH0810669B2 (ja) 1986-04-11 1986-04-11 Soi膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0810669B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106034A (ja) * 1988-10-14 1990-04-18 Sanyo Electric Co Ltd Soi構造の形成方法
JP2698147B2 (ja) * 1989-02-10 1998-01-19 三洋電機株式会社 Soi構造の形成方法
JP2762097B2 (ja) * 1989-02-20 1998-06-04 三洋電機株式会社 Soi膜の形成方法
US7285473B2 (en) * 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837913A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS5893225A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造の製造方法
JPS6015916A (ja) * 1983-07-08 1985-01-26 Hitachi Ltd 単結晶薄膜の製造方法
JPS6055614A (ja) * 1983-09-07 1985-03-30 Agency Of Ind Science & Technol 半導体単結晶膜の製造方法
JPS6248015A (ja) * 1985-08-28 1987-03-02 Sony Corp 半導体層の固相成長方法
JPH0799742B2 (ja) * 1986-02-19 1995-10-25 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS62239520A (ja) 1987-10-20

Similar Documents

Publication Publication Date Title
JPS5918196A (ja) 単結晶薄膜の製造方法
JPH0810669B2 (ja) Soi膜の形成方法
JPH0824184B2 (ja) 薄膜トランジスタの製造方法
JP2698147B2 (ja) Soi構造の形成方法
JPH02188499A (ja) 結晶粒径の大きい多結晶シリコン膜の製法
JP2762103B2 (ja) Soi膜の形成方法
JP2755653B2 (ja) Soi構造の形成方法
JP2793241B2 (ja) Soi形成法
JPS60164316A (ja) 半導体薄膜の形成方法
JPH0236052B2 (ja)
JPH02105517A (ja) 半導体装置の製造方法
JPS58167490A (ja) 非晶質膜上の単結晶形成法
JPS63283013A (ja) 多結晶シリコン薄膜の形成方法
JP2541456B2 (ja) 微細構造の作製方法
JPS59101822A (ja) 半導体装置用基板の製造方法
JPS60153114A (ja) 単結晶半導体層の形成方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPS59228713A (ja) 半導体装置の製造方法
JPH0334847B2 (ja)
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法
JPS61116821A (ja) 単結晶薄膜の形成方法
JPS63278217A (ja) 半導体基板の製造方法
JPS62167295A (ja) シリコン単結晶膜の製造方法
JPS5892209A (ja) 半導体装置の製造方法
JPH0334533A (ja) 半導体結晶層の製造方法