JPS6015916A - 単結晶薄膜の製造方法 - Google Patents

単結晶薄膜の製造方法

Info

Publication number
JPS6015916A
JPS6015916A JP58123238A JP12323883A JPS6015916A JP S6015916 A JPS6015916 A JP S6015916A JP 58123238 A JP58123238 A JP 58123238A JP 12323883 A JP12323883 A JP 12323883A JP S6015916 A JPS6015916 A JP S6015916A
Authority
JP
Japan
Prior art keywords
film
single crystal
substrate
deposited
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58123238A
Other languages
English (en)
Inventor
Masao Tamura
田村　誠男
Koji Kozuka
小塚　弘次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58123238A priority Critical patent/JPS6015916A/ja
Publication of JPS6015916A publication Critical patent/JPS6015916A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は単結晶薄膜の製造方法に関するものでものであ
る。
この方法は、絶縁膜を被着したＳｉ基板上に一部露出部
分を形成し、この試料全面に多結晶膜しい事、などであ
る。これら問題を解決する方法として、最近、線状の充
分に長い熱源を用い、−回の走査のみで絶縁膜上の多結
晶膜を融解し単結晶膜を形成する方法が提案されている
。
この方法によれば、線状の熱源を走査させる際に、基板
も別のヒータにより高温に保持されるため、熱勾配も小
さく基板内での転位の発生が防止される。しかしながら
、この方法による従来技術では、再結晶化した単結晶膜
中にグレインが発生し、これを除去する事が困難であっ
た。周知のように、グレインの存在は、膜中に形成した
素子の電気的特性を劣化させる原因となっている。
〔発明の目的〕
本発明はグレインの発生がなく良好な単結晶膜を線状ヒ
ータの走査によって絶縁膜上に形成する方法を提供する
ものである。
〔発明の概要〕
前述したグレイン発生を防止する方法として、ここでは
Ｓｉ基板表面に堆積した絶縁膜に約１００μｍ以下の間
隔でストライプ状のパターンを形成してＳｉ表面を露出
し、しかる後これらの部分を連続して覆うように多結晶
（または非晶質）Ｓｉ膜を被着した試料を作製する。こ
の試料の表面全面に薄い絶縁膜を堆積して、しかる後、
線状の熱源を試料の一端から他の一端へ向けてストライ
プパターンに対して垂直方向に走査する。
熱源の温度条件は、多結晶膜（または非晶゛厨膜）が融
解する条件であり、これによって多結晶膜はＳＬ基板と
接続している領域（シード領域）から液相エピタキシャ
ル機構によって単結晶化し、しかる後熱源の移動ととも
に単結晶領域が絶縁膜上横方向に移動し、良好なＳ　Ｏ
Ｉ　（Ｓｉ　ｏｎ　Ｉｎ５ｕｌａｔｏｒ）構造が実現で
きる（ラテラルシーディング成長法）。
通常行なわれている実験では、シード領域の間隔が極め
て広く、そのため途中からグレインの発生が生じ良好な
ＳＯＩ構造が得られなかった。このグレインの発生は、
線状の熱源が通常数量の巾を有するため、融解した多結
晶膜も数鰭の巾を持つ。従って、線状熱源の移動によっ
て進行する固液界面は定常状態ではあシ得ず、その先端
は若干の凹凸を持って移動する。この不安定性がグレイ
ンを形成する原因となシ、現状の線状熱源の移動方式で
は、シードから１００μｍ以上離れるとグレインが発生
する事が我々の実験により明らかとなった。
〔発明の実施例〕
第１図に示すように、３“Φの大きさを持つＳｉ基板１
の（１００）面上に巾ｔ　＝　１　ｍＪ膜厚５００調の
熱酸化法で形成したｓｉｏ、虐ｚを通常のホトリソグラ
フィ技術によって４μｍの開口部を持つように形成した
。
次に公知のＣＶＤ技術を用いて膜厚５００口ｍのｐｏｌ
ｙ　Ｓｉ膜３を全面に被着し、さらにこの上部からＳ　
１０２　ｉｌＡ　４を２μｍの厚さでＣＶＤ法によシ堆
積し試料を作製した。この試料の上部から、巾１　ｍｍ
　＋長さ１０ａｎの線状カーボンを１７５０　Ｃに加熱
し、図に示すように、開口部を持つ熱酸化膜に対して垂
直に、速度１＋＋＋＋ｎ／ｓで試料の他端から他の一端
へ向けて走査した。
この際、基板は１２００ｔｌｌ’の温度に外部ヒータに
よシ保たれた。その結果、堆積した多結晶Ｓｉ膜は融解
して基板Ｓｉと接する領域から液相エピタキシャル機構
により単結晶化し、５Ｉ０２膜２の上でも単結晶領域は
形成されたが、その領域はＳｉ２０膜の開口部端から１
００μｍ以内に限定され、それ以上の領域では転位の集
合体から成るグレインが再結晶膜中に一様に形成された
。このグレインの発生は、５ｉＯｚ膜２，４の厚さ、多
結晶膜３の厚さを変えても抑制する事はできず、いずれ
の構造に対しても、５Ｉ０２膜の開口部からほぼ１００
μｍ以上の５ｉ０２膜上で再結晶化したＳｉ膜中に発生
する事が分った。
そこで、５ｊＣｈ膜２の巾ｔを２５μｍ、５０μｍ、１
００μｍ、１５０μｍ、２００μｍの４段階に形成し、
他は上記条件と同一のもとて実験を行なった。その結果
、５１０２膜の巾が１００μｍ以下の試料に対しては、
グレインの発生のないＳｉ単結晶膜がＳｉ０２上で得ら
れたが、１５０μｍ、２００μｍの８１０２膜上では再
結晶膜中にグレインが発生する事が分った。この場合、
線状カーボンの走査はストライプ状８１０２膜２に対し
て垂直に走査する事が必要であシ、平行に走査する場合
は、ｓｉｎｇ膜上のＳｉ膜には、たとえグレインの発生
がなくとも開口部両端から進行してくる再結晶Ｓｉの衝
突部が形成され良好なＳＯ■構造は得られなかった。
このラテラルシーディング成長は、線状ヒータの大きさ
、移動速度およびヒータ温度、基板温度、などによって
も影響を受け、ヒータの大きさは４震以下に、移動速度
は０．５　ｔｒｖｎ／　Ｓ〜４關／Ｓ１　ヒータ温度、
基板温度はそれぞれ１７０００前後。
１１００膜前後に保たれる場合が良好な成長を与える条
件である事が分った。
これら条件のもとて単結晶化し得る堆積膜はＣＶＤ法に
よるｐｏｌｙ　Ｓｉの他、真空蒸着などによって形成す
る非晶質膜でも良く、膜厚は５μｍ程度迄は単結晶化す
る事ができた。
本発明においては、熱源として用いる線状カーボンは、
堆積膜を融解できれば良いので、線状カーボン以外にも
、他のいかなる熱＃、（例えば、集光した線状光など）
を用いる事ができる事は言うまでもない。
不純物のドーピングは、所望の不純物をＳｉの成長を行
なった直後に、イオン打込み法かまたは熱拡散法によシ
行なえば良く、例えば２〜３×１０”／ｃａ程度の不純
物をドーピングした場合Ｃは、ＳＯ■形成後の単結晶Ｓ
ｉに対して２〜３Ω／口の層抵抗を得る事ができた。
〔発明の効果〕
以上詳述したように、本発明によれば、良好なＳＯＩ構
造が得られ、その効果１は非常に大きい。
【図面の簡単な説明】
第１図（ａ）は試料の断面構造、（ｂ）は上面からの模
式図を示したものである。

Claims (1)

    【特許請求の範囲】
  1. １、単結晶８１基板表面の全面に絶縁膜を被着し、この
    絶縁膜にほぼ１１００Ａ以下の間隔で互いに平行なスト
    ライプ状のパターンを形成してＳｉ表面を露出し、しか
    る後これらの部分を連続して覆うように多結晶または非
    晶質Ｓｉ膜を被着する工程、さらに、この試料の表面全
    面に５ｊ０２またはＳｉ、Ｎ４、またはこれらの複合膜
    よシ成る薄い絶縁ノ摸を堆積する工程、上記試料の一端
    から線状ヒータまたは線状の熱源を、上記ストライプ状
    のパターンに対して垂直に走査する工程を含み、被照射
    部の一部を単結晶化する一事により上記絶縁膜の全面を
    連続して覆うようにＳｉ単結晶薄ノ摸を形成することを
    特徴とする単結晶薄膜の製造方法。
JP58123238A 1983-07-08 1983-07-08 単結晶薄膜の製造方法 Pending JPS6015916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58123238A JPS6015916A (ja) 1983-07-08 1983-07-08 単結晶薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58123238A JPS6015916A (ja) 1983-07-08 1983-07-08 単結晶薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPS6015916A true JPS6015916A (ja) 1985-01-26

Family

ID=14855613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58123238A Pending JPS6015916A (ja) 1983-07-08 1983-07-08 単結晶薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS6015916A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239520A (ja) * 1986-04-11 1987-10-20 Nec Corp Ｓｏｉ膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239520A (ja) * 1986-04-11 1987-10-20 Nec Corp Ｓｏｉ膜の形成方法

Similar Documents

Publication Publication Date Title
US4576851A (en) Semiconductor substrate
JPS6015916A (ja) 単結晶薄膜の製造方法
JPS59148322A (ja) 半導体装置の製造方法
JPS5893222A (ja) 半導体単結晶膜の製造方法
JPS58132919A (ja) 半導体装置の製造方法
JPS60234312A (ja) Ｓｏｉ膜形成方法
JPH0810669B2 (ja) Ｓｏｉ膜の形成方法
JPS6163018A (ja) Ｓｉ薄膜結晶層の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPS60161396A (ja) シリコン薄膜の製造方法
JPS63169023A (ja) Ｓｏｉ結晶成長法
JPH03228324A (ja) 多結晶Ｓｉ薄膜の成長方法
JPS6379953A (ja) 単結晶薄膜の製造方法
JPH0334847B2 (ja)
JP2793241B2 (ja) Ｓｏｉ形成法
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JPS61117821A (ja) 半導体装置の製造方法
JPH01162321A (ja) 半導体単結晶層の製造方法
JPS5939022A (ja) 半導体単結晶薄膜の製造方法
JPS62179112A (ja) Ｓｏｉ構造形成方法
JPS61247680A (ja) Ｓｏｉ結晶成長法
JPS62145768A (ja) Ｓｏｉ膜の構造
JPS59222923A (ja) 半導体基板の製造方法
JPS5961117A (ja) 半導体装置の製造方法