JPS5939022A - 半導体単結晶薄膜の製造方法 - Google Patents

半導体単結晶薄膜の製造方法

Info

Publication number
JPS5939022A
JPS5939022A JP57147697A JP14769782A JPS5939022A JP S5939022 A JPS5939022 A JP S5939022A JP 57147697 A JP57147697 A JP 57147697A JP 14769782 A JP14769782 A JP 14769782A JP S5939022 A JPS5939022 A JP S5939022A
Authority
JP
Japan
Prior art keywords
substrate
film
single crystal
sample
semiconductor single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57147697A
Other languages
English (en)
Inventor
Kohei Higuchi
行平 樋口
Hidekazu Okabayashi
岡林　秀和
Shuichi Saito
修一 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP57147697A priority Critical patent/JPS5939022A/ja
Publication of JPS5939022A publication Critical patent/JPS5939022A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアモルファスな絶縁体膜上に単結晶半合するこ
とによシ実現されて来た。しかし、更に１晶は多機能化
力８あゎらゎ、ヵ、っ半導体装置設、オの自由度が増え
ること拠なるが、これら三次元的□１１１“表積層技術
の基礎となるのが絶縁膜上に単結晶半導体膜を形成する
技術である。このようなことか１１： ら、゛近年活発に上記技術が模索されている。
従来、この種の技術で代表的な方法として、いわゆるＬ
ａｔｅｒａｌＥｐｉｔａｘｙ　ｂｙ　５ｅｅｄｅｄＳｏ
ｌｉｄｉｆｉｃａｔｉｏｎ　（ＬＥＳＳ　）やＧｒａｐ
ｈｏｅｐｉｔａｘｙ等の方法が提案されている。ＬＥＳ
　Ｓ法を用いた例として、１９８１年発行のアプライド
　フィジックスレターズ（Ａｐｐｌｉｅｄ　Ｐｈｙｓｉ
ｃｓ　Ｌｅｔｔｅｒｓ　）誌第３８号３６５頁でシー・
シー・ファン（Ｃ，Ｃ，Ｆａｎ）達は以下のような方法
で絶縁膜上に単結晶シリコン膜を成長はせたことを述べ
ている。第１図（ａ）　、　（ｂ）　。
（ｃ＋はこの従来方法を説明するための断面略図及び斜
視概略図である。まずシリコン基板１１上に０．２μｍ
の厚さのシリコン酸化膜１２を形成し、その後３．５μ
ｍ幅で酸化膜を除去し、基板上に一部シン膜１４をＣＶ
Ｄ法で形成する（第１図（ｂ））。以上、に、上部の細
長いヒータ１６を通電し、表面シリコ１１ 上記の方法では加熱は、グラファイトヒータを通電する
ことによシ、行なわれているが、加熱方法として他にレ
ーザー光やあるいは電子線を照射することにより、単時
間に行おうとする試みも数々ある。
上記方法は種結晶から、絶縁膜上のアモルファスシリコ
ン層を結晶化させて行く、いわゆるＬＥＳＳ法であるが
、種結晶を用いずに絶縁膜上の多結晶シリコン膜にレー
ザー光や電子線で瞬時に加熱し、多結晶粒径を大きくし
ようとする試みや絶縁膜に溝を形成しその上に形成され
た多結晶あるいけアモルファスシリコン層を加熱するこ
とによシ、面内での配向性をその溝に沿って良くしよう
とするいわゆるＧｒａｐｈｏｐｉｔａｘｙ法が報告され
ている。
これらの方法は、いずれもアモルファス絶縁膜長させる
場合単結晶化が進んで行く前面にアモルフ）スもしくは
多結晶半導体膜が存在し、温度の不均一性とか不純物等
で単結晶層の前方で一度核形成が行なわれると逆にその
結晶層が大きくなり、そのような結晶粒が成長し出すと
さらに温度が不均一になり、また境界面に不純物がはき
よせられさらに単結晶層を成長させて行くことが困難に
なるというようないわばポジラップフィートノくツクが
かかるようなことになる。また表面シリコン層をとかし
つつ、種結晶部分から単結晶層を成長させて行く場合即
ち液相から成長させて行く場合には、単結晶層の前方で
の核形成等は、シリコンの溶融条件、例えば核形成され
ることにより、不純物が偏析したシすることにより、融
点を変化させるような、溶融条件を変えることになシ、
その結果、固相で成長させる場合と同様な現象が現われ
る。以上のようなことが一因となって固相あるいは液相
からの良質な単結晶膜を再現性良く形成することを阻害
しているものと考えられる。
本発明は上記のような半導体単結晶膜製造方法備え、し
かも該アモルファス絶縁層の一部を開孔絶縁層上の一部
に種結晶となるべき半導体単結晶を置いた基板を用いて
前記種結晶から前記種結晶と同種もしくは前記種結晶と
格子不整の小さい半導体単結晶膜を前記アモルファス絶
縁層上に形成する方法において、前記基板を加熱が可能
な試料支持台に置き、次いで一部を開孔ししかも該開孔
部にごく近接してヒーターを載設したじゃへい板を前記
基板上に前記基板から離して設け、次いで前記試料支持
台側から前記基板を前記種結晶の融点あるいけ前記半導
体単結晶膜の融点のいずれか低い方より低い温度まで加
熱し、次いで形成すべき半導体膜を前記しゃへい板の開
孔部を通してしかも前記種結晶の部分から形成し同時に
前記しゃへい版に載設したヒーターで前記形成した膜を
溶融し、次いで前記基板あるいは前記しゃへい板を移動
させていくことによシ前記アモルファス絶縁１．窄化膜
２３を厚さ３ｏｏＸ形成し、幅約５００μｍの線□、１
；！・ パパ状領域を残してシリコン酸化膜及び窒化膜を除去す
る（第２図（ａ））。
次に露出した基板上に熱酸化膜２４を厚さ約５００ＯＡ
形成した（第２図（ｂ））。
次いで、上記線状領域の窒化膜を除去し酸化膜を除去し
て線状領域の基板表面２５を露出させ、さらにバッフア
ートフッ酸中で酸化膜をエツチングして表面を平坦にし
た試料を作製した（第２図（Ｃ））。
次にこのようにして作製した試料３】を第３図（ａ）に
示すようにＡＢ力方向ｉ］動できかつ基板加熱が可能な
ステージ３２にのせ、さらにその上に幅約１００μｍの
スリットヲ設けだしゃへい板３３及び線上のランプヒー
タ３４をおく。このスリットとシリコン基板のシリコン
露出面はほぼ平行になるような位置にし、かつこのスリ
ット及びランプヒータ表面は試料３１表面から約１ｍｍ
離した位置に固定のシリコン層を溶かしつつ、基板を５
μｙ１／ｓｅｃで移動した。この時の蒸着速度は２５Ａ
／ｓｅｅでスリットの開いている時間は約２０秒で厚さ
５００Ａのシリコン膜が堆積しつつ、かつ溶融し、液相
状態から単結晶化させることができた。本方法により、
単結晶シリコン膜をアモルファス絶縁膜上に再現性よく
形成できることがわかった。
以上本発明の方法によればアモルファス絶縁膜上に単結
晶半導体膜を再現性良く形成できる。本実施例ではシリ
コン膜を蒸着により形成しかつ単結晶化したが、気相成
長装置中でも可能であり、またシリコンに限らず、Ｇａ
Ａｓ等の■−■族半導体膜を形成することも可能である
。
また上記実施例では単結晶基板を一部露出させて種結晶
として用いる場合を説明したが、何もこれに限る必要は
なく、基板表面全体にアモルファ
【図面の簡単な説明】
第２図（ａ）　、　（ｂｌ　、　（ｅｌは、本発明の実
施例の単結晶莫形成前の試料形成時の各工程における試
料の模式的断面図。 第３図（８１、（ｂ）　ｔ　（ｃ）は試料ステージ及び
その移動方向及びスリットとランプヒータの位置を示す
図である。 図中の番号は以下のものを示す。 １１．２１　：シリコン基板 １２．２２，２４　：シリコン酸化膜 ２３：シリコン蟹化膜 １３．２５　：　種結晶となるべきシリコン基板表面１
５．３２ニスチー：）１６：上部ヒータ１７．３１　：
試料 ３３：スリ、トヲ設けたじゃへい板 ３４：ランプヒータ 工業技術院長 第１　図 （α） （ｂ） 嫌　ｔ　圀 （Ｃ） 第　Ｚ　菌 ２（ （ａン

Claims (1)

    【特許請求の範囲】
  1. 少くとも表面に半導体単結晶層及び該半導体単結晶層上
    にアモルファス絶縁膜を備え、しかも該に種結晶となる
    べき半導体単結晶を置いた基板を前記アモルファス絶縁
    層上に形成する方法において、前記基板を加熱が可能な
    試料支持台に置き、次いで一部を開孔ししかも該開孔部
    にごく近接してヒーターを載設したじゃへい板を前記基
    板上に前記基板から離して設け、次いで前記試料支持台
    側から前記基板を前記種結晶の融点あるいは前記半導体
    単結晶膜の融点のいずれか低い方よυ低い温度まで加熱
    し、次いで形成すべき半導体膜を前記しゃへい板の開孔
    部を通してしかも前記種結晶の部分から形成し同時に前
    記しゃへい板に載設したヒーターで前記形成した膜を溶
    融し、次いで前記基板あるいは前記しゃへい板を移動さ
    せていくこと姉よυ前記アモルファス絶縁層上に前記半
    導体膜を形成すると同時に単結晶化していくことを特徴
    とする半導体単結晶薄膜の製造方法。
JP57147697A 1982-08-27 1982-08-27 半導体単結晶薄膜の製造方法 Pending JPS5939022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57147697A JPS5939022A (ja) 1982-08-27 1982-08-27 半導体単結晶薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57147697A JPS5939022A (ja) 1982-08-27 1982-08-27 半導体単結晶薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPS5939022A true JPS5939022A (ja) 1984-03-03

Family

ID=15436211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57147697A Pending JPS5939022A (ja) 1982-08-27 1982-08-27 半導体単結晶薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS5939022A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177525U (ja) * 1987-05-08 1988-11-17

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177525U (ja) * 1987-05-08 1988-11-17
JPH0425476Y2 (ja) * 1987-05-08 1992-06-18

Similar Documents

Publication Publication Date Title
JPS6046074B2 (ja) 半導体結晶成長方法
JPS5893220A (ja) 半導体単結晶膜の製造方法
JPS5939022A (ja) 半導体単結晶薄膜の製造方法
JPS6046539B2 (ja) シリコン結晶膜の製造方法
JPH0232527A (ja) 単結晶薄膜形成法
JPS6119116A (ja) 半導体装置の製造方法
JPS5893222A (ja) 半導体単結晶膜の製造方法
JPS58132919A (ja) 半導体装置の製造方法
JPS5939021A (ja) 半導体単結晶薄膜の製造方法
JPS59128292A (ja) 薄膜の結晶化方法
JPS6379953A (ja) 単結晶薄膜の製造方法
JPH0453123A (ja) 半導体膜の製造方法
JPH0810669B2 (ja) Ｓｏｉ膜の形成方法
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JP2737152B2 (ja) Ｓｏｉ形成方法
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JPS61201414A (ja) シリコン単結晶層の製造方法
JPS61179523A (ja) 単結晶薄膜形成方法
JPS6015916A (ja) 単結晶薄膜の製造方法
JPS5886716A (ja) 単結晶半導体膜形成法
JPH0232528A (ja) 単結晶薄膜形成法
JPH03250620A (ja) 半導体装置の製造方法
JPS61212012A (ja) Ｓｏｉ構造形成方法
JPS6126598A (ja) ゲルマニウム薄膜結晶の製造方法
JPS62208620A (ja) 半導体装置の製造方法