JPS5939021A - 半導体単結晶薄膜の製造方法 - Google Patents

半導体単結晶薄膜の製造方法

Info

Publication number
JPS5939021A
JPS5939021A JP57147696A JP14769682A JPS5939021A JP S5939021 A JPS5939021 A JP S5939021A JP 57147696 A JP57147696 A JP 57147696A JP 14769682 A JP14769682 A JP 14769682A JP S5939021 A JPS5939021 A JP S5939021A
Authority
JP
Japan
Prior art keywords
substrate
film
single crystal
silicon
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57147696A
Other languages
English (en)
Inventor
Kohei Higuchi
行平 樋口
Hidekazu Okabayashi
岡林　秀和
Shuichi Saito
修一 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP57147696A priority Critical patent/JPS5939021A/ja
Publication of JPS5939021A publication Critical patent/JPS5939021A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアモルファス絶縁体膜ｋに単結晶半導！評され
れば、これら半導体装置の高密度化やあるいは多機能化
が進められ、かつ半導体装置設計の自由度が増えること
になるが、これら三次元的な積層技術の基礎となるのが
、絶縁体膜上に単結晶半導体薄膜を形成する技術である
。このようなことから、近年活発に上記技術が模索され
ている。
従来、この種の技術で代表的な方法としていわゆるＬａ
ｔｅｒａｌＥｐｉｔａｘｙ　ｂｙ　５ｅｅｄｅｄ　５ｏ
１ｉｄｉｆｉｃ（＋！ｔｉｏｎ（ＬＥＳＳ）やＧｒａｐ
ｈｏｅｐｉｔａｘｙ等の方法が提案されている。ＬＥＳ
Ｓ法を用いた例として、１９８１年発行のアプライド　
フィジクス　レターズ（ＡｐｐｌｉｓｄＰｈｙｓｉｃｓ
　Ｌｅｔｔｅｒ！＋　）誌第３８号３６５頁ではシー・
シー・ファン（Ｃ，Ｃ，Ｆａｎ）達が以下のような方法
で絶縁膜上に単結晶シリコン膜を成長させている。
第１図（ａ）に示すようにシリコン基板］１上に０２μ
ｍの厚さのシリコン酸化膜１２を形成し、その後３．５
μｍ巾で酸化膜を除去し、基板上に一部シリコン面１３
を露出させる。またこのような溝は、−例として面シリ
コン層を溶かしながら、上部ヒータをスライドさせ、シ
リコン酸化膜上に単結晶シリコンを成長させている。
上記の方法では、加熱は、グラファイトヒータを通電す
ることによシ、行なわれているが、加熱方法として他に
、レーザー光やあるいは電子線を照射することにより、
単時間に行おうとする試みも数々ある。
上記方法は種結晶から、絶縁膜上のアモルファスシリコ
ン層を結晶化させて行く、いわゆるＬＥＳＳ法であるが
、種結晶を用いずに、絶縁膜上の多結晶シリコン膜にレ
ーザー光や電子線で瞬時に加熱し、多結晶粒径を大きく
しようとする試みや、絶縁膜に溝を形成しその上に形成
された多結晶あるいはアモルファスシリコン層を加熱す
ることによシ、面内での配向性をその溝に沿って良くＶ
修成し、その後の加熱忙よシ、単結晶化を行おうとする
試みである。
１’　：、’ｕ ｌａ−かしながら、これらの方法は単結晶化が進んで行
く前面にアモルファスもしくは、多結晶半導体膜が存在
し、温度の不均一性とか不純物等で単結晶層の前方で一
度核形成が行なわれると逆にその結晶層が大きくなり、
そのような結晶粒が成長し出すとさらに温度が不均一に
なり、また境界面に不純物がはきよせられてらに単結晶
層を成長させて行くことが困難になるというようないわ
ばポジティブフィー・ドパツクがかかるよう々ことにな
る。このようなことが−因となって再現性良く、単結晶
膜を形成することを明害しているものと考えられる。
本発明は、上記のような従来の単結晶膜製造方法とは異
なった新規でかつ再現性良く単結晶膜を形成する方法を
提供するものである。
本発明によれば少くとも表面に半導体単結晶層及び該半
導体単結晶層上にアモルファス絶縁層を備え、しかも該
アモルファス絶縁層の一部を開孔して前記半導体単結晶
層を露出させて該露出部を１（５ 害ソ方法において、前記基板を加熱が可能な試料支持台
に置き、次いで一部を開孔しだしゃへい板を前記基板上
に前記基板から離して設け、次いで前記基板を前記種結
晶の融点あるいは前記形成すべき半導体単結晶膜の融点
のいずれか低い方より低い温度オで加熱し、次いで形成
すべき半導体膜を前記しゃへい板の開孔部を通してしか
も前記種結晶の部分から形成し、次いで前記基板あるい
は前記しゃへい板を移動させることによって、前記アモ
ルファス絶縁層上に前記半導体膜を形成すると同時に単
結晶化していくことを特徴とする半導体単結晶薄膜の製
造方法が得られる。
以下実施例により本発明を説明する。まず佃方位（１０
０）のシリコン基板２１上に厚さ１０００Ｘのシリコン
酸化膜２２を形成し、さらにＣＶＤ法でシリコン窒化膜
２３を厚さ３００Ａ形成し、約５００μｍ幅の線状領域
を残して、シリコン酸化膜及びシリコン窒化膜を除去す
る（第２図（ａ））。次に露出し５．００μｍ幅の線状
に基板表面２５を露出せしめ、さ１らにバッフアートフ
ッ酸中でその周囲のシリコシ酸化膜をエツチング除去す
ることにより、第２図６）に示すように表面が平坦な試
料を作製した。
次に上記のようにして作製した試料３１を第３図（８）
に示すようＫＡＢ方向に水平に可動でき、かつ加熱も可
能な試料支持台３２上にのせ、さらに試料３１の表面か
ら約１ｍｍ離した位置に巾約１００μｍのスリットヲ設
けたじゃへい板３３をシリコン基板上に形成された線状
のシリコン露出面とほぼ平行になるように固定した。こ
のスリットは線状にシリコン蒸着膜が形成されることを
実現させるための一手段であシ、本実施例では、試料支
持台のみが水平に移動できるようにしである。その様子
を第３図（ｂ）　、　（ｅ）に示す。
その後、このような試料支持台及びスリットで構成され
た装置を電子ビーム蒸着装置中に入れ、基板を８００℃
に加熱し、かつ試料支持台を５μｍ／就で移動した。蒸
着はこのスリットを通してしかも露出した基板表面２５
から行なわれる。シリコン単結晶薄膜を形成することも
可能である。
また上記実施例では単結晶基板を一部露出させてそこを
種結晶として用いる場合を説明したが、伺もこれに限る
必要はなく、基板表面全体にアモルファス絶縁膜を形成
した上に種結晶となるべき半導体単結晶片を置いたもの
を用いてもよい。
また上記実施例では試料支持台を可動、しやへい板を固
定としたが、この逆でもよい。
【図面の簡単な説明】
第１図は従来例による試料の模式断面図及び、単結晶膜
成長の熱処理方法を示す。第２図は本実施例による単結
晶膜形成前の試料形成の各工程に於ける模式断面図であ
シ、第３図は第２図の工程で形成した試料をおくための
試料支持台及びその移動方向ならびにスリットの位置を
示す模式図である。 ：′、’、、Ｑ５　、３２　：基板加熱及び移動用試料
支持台’＋１　’＋　１１ １】６：上部ヒータ　　　１７．３１　：試　料３３ニ
スリット 第　ｊ　図 ９ （ＣＬ） （ｂ） 第１図 （Ｃ） 第２図 （α）

Claims (1)

    【特許請求の範囲】
  1. 少くとも表面に半導体単結晶層及び該半導体装、に、門
    晶となるべき半導体単結晶を置いた基板を、用にて前記
    種結晶から前記種結晶と同種もしくは前記種結晶と格子
    不整の小さい半導体単結晶膜を前記アモルファス絶縁層
    上に形成する方法において、前記基板を加熱が可能な試
    料支持台に置き、次いで一部を開孔しだしゃへい板を前
    記基板上に前記基板から離して設け、次いで前記基板を
    前記種結晶の融点あるいは前記形成すべき半導体単結晶
    膜の融点のいずれか低い方よシ低い温度まで加熱し、次
    いで形成すべき半導体膜を前記しゃへい板の開口部を通
    してしかも前記種結晶の部分から形成し、次いで前記基
    板あるいは前記じゃへい板を移動させることによって、
    前記アモルファス絶縁層上に前記半導体膜を形成すると
    同時に単結晶化していくことを特徴とする半導体単結晶
    薄膜の製造方法。
JP57147696A 1982-08-27 1982-08-27 半導体単結晶薄膜の製造方法 Pending JPS5939021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57147696A JPS5939021A (ja) 1982-08-27 1982-08-27 半導体単結晶薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57147696A JPS5939021A (ja) 1982-08-27 1982-08-27 半導体単結晶薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPS5939021A true JPS5939021A (ja) 1984-03-03

Family

ID=15436190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57147696A Pending JPS5939021A (ja) 1982-08-27 1982-08-27 半導体単結晶薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS5939021A (ja)

Similar Documents

Publication Publication Date Title
KR900007901B1 (ko) 단결정박막의 제조방법
US4565599A (en) Graphoepitaxy by encapsulation
JPS6158879A (ja) シリコン薄膜結晶の製造方法
JPS5893220A (ja) 半導体単結晶膜の製造方法
JPS5939021A (ja) 半導体単結晶薄膜の製造方法
JPH0232527A (ja) 単結晶薄膜形成法
JPS621220A (ja) 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法
JPS6119116A (ja) 半導体装置の製造方法
JPH01248511A (ja) 多結晶膜の形成方法
JPS5893222A (ja) 半導体単結晶膜の製造方法
JPS5939022A (ja) 半導体単結晶薄膜の製造方法
JPH0810669B2 (ja) Ｓｏｉ膜の形成方法
JPH02105517A (ja) 半導体装置の製造方法
JP2692138B2 (ja) 単結晶薄膜の製造方法
JPH0236052B2 (ja)
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JPS62297289A (ja) 単結晶薄膜の形成方法
JPS59101822A (ja) 半導体装置用基板の製造方法
JPS61201414A (ja) シリコン単結晶層の製造方法
JPS60164316A (ja) 半導体薄膜の形成方法
JPS60235795A (ja) 単結晶膜の製造方法
JPS60235788A (ja) 単結晶膜の形成方法
JPH01239093A (ja) 結晶成長方法
JPS61212012A (ja) Ｓｏｉ構造形成方法
JPS6341210B2 (ja)